Pierwszenstwo: Zgloszenie ogloszono: 01.10.1974 Opis patentowy opublikowano: 30.09.1975 80015 KI. 21a\ 36/22 MKP H03k 21/06 Twórcywynalazku: Teresa Kramarowska, Wanda Banaszewska Uprawniony z patentu tymczasowego: Osr.odek Badawczo-Rozwojowy Pomiarów i AutomatykiaElektronicznej, Wroclaw (Polska) Uklad przystosowujacy licznik rewersyjny do wyznaczania sumy lub róznicy przebiegów pochodzacych z dwóch odrebnych torów Przedmiotem wynalazku jest uklad przystosowujacy licznik rewersyjny do wyznaczania sumy lub róznicy przebiegów pochodzacych z dwu odrebnych torów, przeznaczony do stosowania w tych elektronicznych ukla¬ dach, gdzie zachodzi potrzeba sumowania impulsów niezaleznych czesciowo o dowolnym czasie trwania a po¬ chodzacych z dwu odrebnych torów, badz tez gdy wymagana jest potrzeba wyznaczenia róznicy okreslonych wyzej impulsów.Nie znane sa uklady przystosowujace licznik rewersyjny do tworzenia sumy lub róznicy dwu przebiegów impulsowych pochodzacych z dwu odrebnych torów.Istota wynalazku. Uklad wedlug wynalazku ma na wejsciu dwa przerzutniki z których kazdy ma taktujace wejscie polaczone z jednym z dwu torów zliczanych impulsów, przy czym wyjscie kazdego z wymieniowych przerzutników jest polaczone odpowiednio z dwoma wejsciami jednego przyporzadkowanego mu dodatkowoego przerzutnika, zas zanegowane wyjscie kazdego z dwu dodatkowych przerzutników jest polaczone z jednym z wejsc wspólpracujacego zdanym dodatkov\ym przerzutnikiem elementu NAND, którego wyjscie z kolei jest polaczone z wejsciem przyporzadkowanego nu elementu negacji której wyjscie jest polaczone z kasujacym wejs¬ ciem przerzutnika wspólpracujacego z danym dodatkowym przerzutnikiem, a zanegowane wyjscia obydwu do datkowych przerzutników sa polaczone odpowiednio z dwoma wejsciami wspólnego elementu NAND którego wyjscie jest polaczone z wejsciem liczacym licznika rewersyjnego, podczas gdy kasujace wejscie obydwu dodatko¬ wych przerzutników, oraz ich taktujace wejscia sa polaczone z odpowiednimi wejsciami przesuwnego pierscie¬ niowego rejestru, który jest równiez polaczony poprzez kolejny uklad NAND i kolejny przerzutnik z wejsciem sterujacym kierunkiem zliczania rewersyjnego licznika, a drugie wejscia dwóch elementów NAND^vs|DÓlpracujac cych z dwoma dodatkowymi przerzutnikami sa zwarte i polaczone z zewnetrznym zródlem impulsu kasujacego.Uklad wedlug wynalazku umozliwia tworzenie sumy lub róznicy impulsów niezaleznych czasowo, o do¬ wolnym czasie trwania impulsu, pochodzacych z dwóch odrebnych torów, w warunkach wykorzystania do po¬ wyzszego celu licznika°rewersyjnego.Objasnienie rysunków. Wynalazek zostanie blizej objasniony w przykladzie wykonania przedstawionym na zalaczonym rysunku, na którym przedstawiono schemat elektryczny ukladu.2 80015 Przyklad wykonania wynalazku. Uklad wedlug wynalazku ma na wejsciu dwa przerzutniki 1 i 2,z których pierwszy przerzutnik 1 ma taktujace wejscie T polaczone z wyjsciem jednego toru A zliczanych impulsów, zas drugi przerzutnik 2 ma taktujace wejscie T polaczone z wyjsciem drugiego toru B zliczanych impulsów. Wyjscie Q pierwszego przerzutnika 1 jest polaczone z dwoma wejsciami J i K przyporzadkowanego mu dodatkowego przerzutnika 3, zas wyjscie Q drugiego przerzutnika 2 jest polaczone z dwoma wejsciami J i K przyporzadko¬ wanego mu drugiego dodatkowego przerzutnika 4. Zanegowane wyjscie Q pierwszego dodatkowego przerzutnika 3 jest polaczone z jednym z wejsc wspólpracujacego z nimi elementu NAND 5, zas zanegowane wyjscie Q drugie¬ go dodatkowego przerzutnika 4 jest polaczone z jednym z wejsc wspólpracujacego z nim drugiego elementu NAAD 6# przy czym zanegowane wyjscia Q obydwu dodatkowych przerzutników 3 i 4) sa polaczone jedno¬ czesnie z dwoma wejsciami wspólnego elementu NAND 7, którego wyjscie jest polaczone z wejsciem liczacym rewersyjnego licznika8. ~~ Wyjscie elementu NAND 5 wspólpracujacego z pierwszym dodatkowym przerzutnikiem 3 jest polaczone z wejsciem elementu negacji 9, której wyjscie jest polaczone z kasujacym wejsciem R pierwszego przerzutnika 1.Wyjscie drugiego elementu NAND 6 jest polaczone z wejsciem drugiego elementu negacji 10 którego wyjscie jest polaczone z kasujacym wejsciem fi drugiego przerzutnika 2. Drugie wejscia obydwu elementów NAND 5 i 6 sa ze soba zwarte i polaczone z zewnetrznym zródlem impulsów kasujacych Ik. Wyjscie taktujace T pierwszego dodatkowego przerzutnika 3 jest polaczone z wyjsciem drugiego elementu siedmio-elementowego przesuwnego, pierscieniowego rejestru 11, zas kasujace wejscie "fi omawianego dodatkowego przerzutnika 3 jest polaczone z wyjsciem czwartego elementu pierscieniowego rejestru 11 Taktujace wejscie T drugiego dodatkowego przerzut¬ nika 4 jest polaczone z wyjsciem piatego elementu pierscieniowego rejestru 11, zas kasujace wejscie R omawiane¬ go przerzutnika 4 jest polaczone z wyjsciem siódmego elementu pierscieniowego rejestru 11. Jednoczesnie zane¬ gowane wyjscia drugiego i piatego elementu pierscieniowego rejestru 11 sa polaczone poprzez kolejny uklad NAND 12 z taktujacym wejsciem kolejnego przerzutnika 13, którego wyjscie jest polaczone z wejsciem sterujacym kierunkiem zliczania rewersyjnego licznika 8.Dzialanie ukladu wedlug wynalazku. Kazdy z impulsów przychodzacych z torów A i B zostaje zapamieta¬ ny odpowiednio przez przerzutnik 1 lub 2 a nastepnie stany tych przerzutników przepisane sa sygnalami dru¬ giego i piatego elementu pierscieniowego rejestru 11 podawanymi na taktujace wejscia T dodatkowych przerzut- ników3 i 4. Stany wyjsc Q dodatkowych przerzutników 3 i 4 sa wykorzystywane do kasowania stanów przerzut¬ ników 1 i 2 oraz rejestracji impulsów przychodzacych z torów A i B. Stan przerzutnika 13 wykorzystywany jest do ustalenia kierunku zliczania rewersyjnego licznika 8 i moze byc wymuszany przez zewnetrzne sygnaly „O" na kasujacym wejsciu fi przerzutnika 13 w przypadku procesu odejmowania oraz zewnetrzne sygnaly „O" na wejsciu 5 tegoz przerzutnika w przypadku dodawania, badz tez sygnalem wyjsciowym kolejnego elementu NAND 12 sterowanego negacjami sygnalów drugiego i piatego elementu pierscieniowego rejestru 11. PL PL