Pierwszenstwo: Zgloszenie ogloszono: 30.09,1973 Opis patentowy opublikowano: 25.07.1975 78183 KI. 21a\ 36/00 MKP H03k 13/02 Twórcywynalazku: Jerzy Kostro, Piotr Misiurewicz, Wieslaw Traczyk Uprawniony z patentu tymczasowego: Politechnika Warszawska, Warszawa (Polska) Sposób przetwarzania liczb na wartosc srednia pradu lub napiecia, zwlaszcza przetwarzania wielokanalowego oraz przetwornik do stosowania tego sposobu Przedmiotem wynalazku jest sposób przetwarzania liczb na odpowiadajace im wielkosci analogowe — war¬ tosci srednie pradów lub napiec oraz przetwornik do stosowania tego sposobu. Przetworniki te umozliwiaja zapamietywanie przetwarzanych liczb, a wiec nadaja sie zwlaszcza do przetwarzania wielokanalowego. Sposób przetwarzania liczb, bedacy przedmiotem wynalazku, jest przeznaczony zwlaszcza do zastosowania w ukladach, w których wiele urzadzen analogowych, takich jak mierniki i rejestratory wspólpracuje z jednym urzadzeniem cyfrowym.' W znanych i stosowanych dotychczas rozwiazaniach przetwarzanie liczby na prad lub napiecie polega na sumowaniu pradów lub napiec wlaczanych przez klucze, sterowane bitami przetwarzanej liczby. Jezeli zachodzi koniecznosc wspólpracy jednego urzadzenia cyfrowego z wieloma urzadzeniami analogowymi wówczas stoso¬ wane sa indywidualne, dla kazdego urzadzenia analogowego, przetworniki cyfrowo-analogowe wyposazone w rejestry pamietajace lub jeden wspólny przetwornik cyfrowo-analogowy i oddzielne pamieci analogowe dla wszystkich urzadzen analogowych. Uklady z indywidualnymi przetwornikami cyfrowo-analogowymi charaktery¬ zuja sie mozliwoscia uzyskania duzych dokladnosci przetwarzania i nieograniczonym czasem zapamietywania przetwarzanych liczb, ale sa bardzo kosztowne. Uklady zjednym przetwornikiem i pamieciami analogowymi sa znacznie tansze, szczególnie przy duzej ilosci obslugiwanych urzadzen analogowych, ale poniewaz czas przecho¬ wywania informacji przez pamieci analogowe jest ograniczony, informacja ta musi byc czesto odnawiana.Celem wynalazku jest opracowanie sposobu przetwarzania wielkosci cyfrowych (liczb) na wielkosci analo¬ gowe oraz przetworników do stosowania tego sposobu, przeznaczonych glównie dla przetwarzania wielokanalo¬ wego, umozliwiajacych zapamietywanie przetwarzanych liczb przez czas nieograniczony.Postawiony cel spelnia sposób polegajacy na tym, ze liczby podlegajace przetwarzaniu wpisuje sie liczników pamietajacych w chwili wyznaczonej sygnalami z dekodera lub z licznika dzielacego. Na wejscia liczace liczników pamietajacych i licznika dzielacego wprowadza sie impulsy z generatora, zas otrzymane na wyjsciach2 78 183 liczników pamietajacych przebiegi porównuje sie fazowo z przebiegami wzorcowymi, otrzymywanymi na wyjsciu licznika dzielacego lub dekodera. Faza przebiegu wyjsciowego z licznika dzielacego w stosunku do przebiegu wzorcowego zalezy od liczby wpisanej do tego licznika oraz od tego przy jakim stanie licznika dzielacego nastapilo wpisanie. Moment wpisywania przetwarzanych liczb do liczników pamietajacych jest wyznaczony sygnalem wyjsciowym z licznika dzielacego lub sygnalami z dekodera stanów tego licznika. Momenty wpisywa¬ nia moga byc jednakowe dla wszystkich liczników pamietajacych lub rózne. Jako wynik porównania faz przebiegów na wyjsciach liczników pamietajacych z przebiegiem wzorcowym otrzymuje sie na wyjsciach ukla¬ dów porównywania faz przebiegi prostokatne o wypelnieniach proporcjonalnych do istniejacych róznic faz.Poniewaz wartosc srednia pradu lub napiecia przebiegu prostokatnego jest proporcjonalna do wspólczynnika wypelnienia, otrzymuje sie w ten sposób przetworzenie liczby na wartosc srednia pradu lub napiecia. Przez odpowiedni dobór momentu wpisywania przetwarzanej liczby mozna uzyskac przesuniecie zera przetwornika, tzn. na wyjsciu ukladu porównywania fazy mozna otrzymac przebieg o wspólczynniku wypelnienia róznym od zera przy wpisaniu zera do licznika pamietajacego.Sposób przetwarzania wedlug wynalazku nie posiada zasadniczych wad dotychczasowych rozwiazan.Dzieki wykorzystaniu liczników do pamietania przetwarzanych liczb ukladjest prosty i tani. Sygnaly wyjsciowe z ukladów porównywania faz sa latwe do wzmacniania. Czas pamietania przetwarzanych liczb jest nieograniczony. Zera przetworników wedlug wynalazku moga byc w sposób prosty dowolnie ustawiane.Przedmiot wynalazku jest przedstawiony w przykladach wykonania na rysunku, na którym fig. 1 oraz fig. 2 przedstawiaja schematy blokowe dwóch odmian przetwornika do stosowania sposobu przetwarzania wedlug wynalazku.Na fig. 1 wyjscie generatora 4 polaczone jest z wejsciami liczników pamietajacych 2 ijednoczesnie z wejsciem licznika dzielacego 1. Wyjscia licznika dzielacego 1 polaczone sa z wejsciami dekodera 5 a wyjscia dekodera 5 polaczone sa z wejsciami bramkujacymi liczników pamietajacych 2. Wyjscia liczników pamietajacych 2 polaczone sa z wejsciami odpowiadajacych im ukladów porównywania fazy 3, zas drugie wejscia tych ukladów polaczone sa z wyjsciem licznika dzielacego 1. Na fig. 2 wyjscie licznika dzielacego 1 jest polaczone z wejsciami bramkujacymi liczników pamietajacych 2, a jedno z wejsc kazdego ukladu porównywania fazy 3 jest polaczone z jednym z wyjsc dekodera 5.Dzialanie przetwornika wedlug wynalazku jest nastepujace. Impulsy z generatora 4 sa wprowadzane na .wejscie liczace licznika dzielacego 1 oraz liczników pamietajacych 2. Przebieg wyjsciowy (sygnal ostatniego przerzutnika) z licznika dzielacego 1 jest wprowadzony do wszystkich ukladów porównywania fazy 3, jako przebieg wzorcowy. Do kazdego ukladu porównywania fazy 3 wprowadzony jest ponadto przebieg wyjsciowy zapowiadajacego mu licznika pamietajacego 2. Ukladów porównywania fazy 3 oraz liczników pamietajacych 2 jest tyle ile kanalów ma miec przetwornik, to znaczy tyle ile liczb jednoczesnie ma byc przetwarzanych. Liczby przetwarzane, oznaczone na rysunku fig. 1 i fig. 2 symbolami Lt, L^ wprowadzone sa na wejscia wpisujace liczników pamietajacych 2. Momenty wpisywania przetwarzanych liczb do liczników pamietajacych 2 wyzna¬ czane sa przez sygnaly z dekodera 5, wprowadzane na wejscia bramkujace liczników pamietajacych 2. Wybór momentu, w którym ma nastepowac wpisyu#nie do danego licznika pamietajacego 2 nastepuje poprzez pola¬ czenie wejscia bramkujacego tego licznika pamietajacego 2 z odpowiednim wyjsciem dekodera 5. Jako uklady porównywania fazy moga byc wykorzystywane dowolne znane uklady komparatorów fazy, w szczególnosci moga byc tu wykorzystywane przerzutniki ustawiane i zerowane zboczem dodatnim lub ujemnym przebiegów otrzymywanych na wyjsciach licznika dzielacego 1 oraz liczników pamietajacych 2.W odmianie przetwornika wedlug wynalazku sa inaczej wykorzystane sygnaly wyjsciowe z licznika dziela¬ cego 1 oraz z dekodera 5. Sygnal wyjsciowy z licznika dzielacego 1 jest tu wprowadzany na wejscia bramkujace liczników pamietajacych 2, natomiast sygnaly wyjsciowe z dekodera 5 sa wprowadzane do ukladów porówny¬ wania fazy 3 jako sygnaly odniesienia. PL PL