PL219531B1 - Układ dodawania ternarnego - Google Patents
Układ dodawania ternarnegoInfo
- Publication number
- PL219531B1 PL219531B1 PL394711A PL39471111A PL219531B1 PL 219531 B1 PL219531 B1 PL 219531B1 PL 394711 A PL394711 A PL 394711A PL 39471111 A PL39471111 A PL 39471111A PL 219531 B1 PL219531 B1 PL 219531B1
- Authority
- PL
- Poland
- Prior art keywords
- differential
- current
- circuit
- pair
- input
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000008000 CHES buffer Substances 0.000 description 1
- MKWKNSIESPFAQN-UHFFFAOYSA-N N-cyclohexyl-2-aminoethanesulfonic acid Chemical compound OS(=O)(=O)CCNC1CCCCC1 MKWKNSIESPFAQN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Description
Opis wynalazku
Przedmiotem wynalazku jest układ dodawania ternarnego, będący realizacją układu dodawania modulo 3, stosowany zwłaszcza do budowy układów cyfrowych operujących w obliczeniach na ciałach charakterystyki trzeciej, a w szczególności w układach kryptograficznych do ochrony przed atakami bazującymi na analizie prądu zasilania i ulocie elektromagnetycznym.
Znany jest w technice, np. z publikacji D. Page, N. P. Smart, „Hardware Implementation of Finite Fields of Characteristic Three”, CHES LNCS 2523, str. 529 - 539, Springer-Verlag, Berlin/Heidelberg, układ dodawania ternarnego, będący realizacją układu dodawania modulo 3, zawierający cztery dwuwejściowe binarne bramki OR i trzy dwuwejściowe binarne bramki XOR, dwa napięciowe wejścia pierwszej liczby, dwa napięciowe wejścia drugiej liczby oraz dwa napięciowe wyjścia liczby wyniku, w którym pierwsze wejście pierwszej liczby dołączone jest do pierwszego wejścia pierwszej bramki OR, pierwsze wejście drugiej liczby dołączone jest do drugiego wejścia pierwszej bramki OR, drugie wejście pierwszej liczby dołączone jest do pierwszego wejścia drugiej bramki OR, pierwsze wejście drugiej liczby dołączone jest do drugiego wejścia drugiej bramki OR, pierwsze wejście pierwszej liczby dołączone jest do pierwszego wejścia trzeciej bramki OR, drugie wejście drugiej liczby dołączone jest do drugiego wejścia trzeciej bramki OR, drugie wejście pierwszej liczby dołączone jest do pierwszego wejścia czwartej bramki OR, drugie wejście drugiej liczby dołączone jest do drugiego wejścia czwartej bramki OR, wyjście drugiej bramki OR dołączone jest do pierwszego wejścia pierwszej bramki XOR, wyjście trzeciej bramki OR dołączone jest do drugiego wejścia pierwszej bramki XOR, wyjście pierwszej bramki OR dołączone jest do pierwszego wejścia drugiej bramki XOR, wyjście czwartej bramki OR dołączone jest do pierwszego wejścia trzeciej bramki XOR, wyjście pierwszej bramki XOR dołączone jest jednocześnie do drugiego wejścia drugiej bramki XOR i do drugiego wejścia trzeciej bramki XOR, wyjście drugiej bramki XOR dołączone jest pierwszego wyjścia wyniku oraz wyjście trzeciej bramki XOR dołączone jest drugiego wyjścia wyniku.
Znany jest w technice, np. z publikacji K. Gołofit, „Różnicowa bramka prądowa dla zastosowań układów kryptograficznych”. Przegląd Elektrotechniczny (Electrical Review), tom 2009, nr 11, str. 206 - 209, SIGMA-NOT, Warszawa, 2009, układ dodawania binarnego, opisany w w/w publikacji funkcją BR(x-y), zawierający różnicowo-prądową bramkę logiczną o jednej parze różnicowo-prądowych wejść i jednej parze różnicowo-prądowych wyjść, realizującą różnicową funkcję prądową BR prądu znamionowego I, zgodnie z poniższą zależnością:
BR(x) = dla χ = —I, —21,... O dla x = O . I dla χ = 1,21,...
oraz zawierający jedną parę różnicowo-prądowych wejść pierwszej liczby, jedną parę różnicowo-prądowych wejść drugiej liczby i jedną parę różnicowo-prądowych wyjść liczby wyniku, w którym pierwsze wejście bramki dołączone jest jednocześnie do pierwszego wejścia pierwszej liczby i drugiego wejścia drugiej liczby, drugie wejście bramki dołączone jest jednocześnie do drugiego wejścia pierwszej liczby i pierwszego wejścia drugiej liczby, pierwsze wyjście bramki dołączone jest do pierwszego wyjścia liczby wyniku oraz drugie wyjście bramki dołączone jest do drugiego wyjścia liczby wyniku.
Znany jest w technice, np. z publikacji Krzysztof Gołofit, „Różnicowa Technologia Prądowa oraz wstęp do różnicowej arytmetyki prądowej”. Mat. konf. VI KKE, tom 1/2, str. 225 - 230, INTRO-DRUK, Koszalin, 2007, układ różnicowo-prądowej sumy, zawierający dwie pary różnicowo-prądowych wejść i jedną parę różnicowo-prądowych wyjść, w którym pierwsze wyjście z pary wyjść dołączone jest jednocześnie do pierwszego wejścia pierwszej pary wejść i pierwszego wejścia drugiej pary wejść, a drugie wyjście pary wyjść dołączone jest jednocześnie do drugiego wejścia pierwszej pary wejść i drugiego wejścia drugiej pary wejść.
Znany jest w technice, np. z publikacji Krzysztof Gołofit, „Różnicowa Technologia Prądowa oraz wstęp do różnicowej arytmetyki prądowej”. Mat. konf VI KKE, tom 1/2, str. 225 - 230, INTRO-DRUK, Koszalin, 2007, układ różnicowo-prądowej różnicy, zawierający dwie pary różnicowo-prądowych wejść i jedną parę różnicowo-prądowych wyjść, w którym pierwsze wyjście z pary wyjść dołączone jest jednocześnie do pierwszego wejścia pierwszej pary wejść i drugiego wejścia drugiej pary wejść, a drugie wyjście pary wyjść dołączone jest jednocześnie do drugiego wejścia pierwszej pary wejść i pierwszego wejścia drugiej pary wejść.
PL 219 531 B1
Znana jest ze zgłoszenia patentowego w UP RP z dn. 11.03.2009 r. pod numerem P-387471 zastrz. 3, różnicowo-prądowa bramka logiczna, która posiada dwa zaciski wejściowe, dwa układy różnicowe podłączone do dwóch źródeł prądowych i obydwa układy różnicowe sterowane tym samym napięciem na odbiorniku podłączonym do zacisków wejściowych i układy różnicowe połączone ze sobą elementami przewodzącymi i pierwszy układ blokujący jedną końcówką dołączony w miejscu połączenia pierwszego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony w miejscu połączenia pierwszego układu różnicowego do drugiego elementu przewodzącego, oraz drugi układ blokujący, jedną końcówką dołączony w miejscu połączenia drugiego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony w miejscu połączenia drugiego układu różnicowego do drugiego elementu przewodzącego, pierwszy układ blokujący połączony z pierwszą parą zacisków wyjściowych, a drugi układ blokujący połączony z drugą parą zacisków wyjściowych, przy czym pierwszy zacisk pierwszej pary zacisków wyjściowych ma zwarty z pierwszym zaciskiem drugiej pary, a drugi zacisk pierwszej pary ma zwarty z drugim zaciskiem drugiej pary zacisków wyjściowych.
Istota rozwiązania według pierwszej odmiemy wynalazku polega na tym, że układ posiada pierwszy układ różnicowo-prądowej sumy dołączony do pierwszej pary różnicowo-prądowych zacisków wejściowych układu, drugiej pary różnicowo-prądowych zacisków wejściowych układu i pary wejść pierwszej różnicowo-prądowej bramki logicznej. Układ posiada drugi układ różnicowo-prądowej sumy dołączony do trzeciej pary różnicowo-prądowych zacisków wejściowych układu, czwartej pary różnicowo-prądowych zacisków wejściowych układu i pary wejść drugiej różnicowo-prądowej bramki logicznej. Układ posiada układ różnicowo-prądowej różnicy dołączony do pary wyjść pierwszej różnicowo-prądowej bramki logicznej, pary wyjść drugiej różnicowo-prądowej bramki logicznej i pary różnicowo-prądowych zacisków wyjściowych układu. Pierwsza różnicowo-prądowa bramka logiczna realizuje różnicową funkcję prądową 1TR1 prądu znamionowego I, która daje prąd wyjściowy równy -I dla prądów wejściowych o wartościach -I i -2I, prąd wyjściowy równy 0 dla prądu wejściowego równego 0, prąd wyjściowy równy I dla prądów wejściowych o wartościach I i 2I, zgodnie z poniższą zależnością:
1TR1(x) = —I dla x = —I, —21 O dla x = O I dla x = 1,21
Druga różnicowo-prądowa bramka logiczna realizuje różnicową funkcję prądową 2TR2 prądu znamionowego I, która daje prąd wyjściowy równy -2I dla prądu wejściowego -2I, prąd wyjściowy równy 0 dla prądów wejściowych o wartościach -I, 0, I, oraz prąd wyjściowy równy 2I dla prądu wejściowego 2I, zgodnie z poniższą zależnością:
2TR2(x) =
-21 dla x = —21 O dla x = —1,0,1 . 21 dla x = 21
Pierwsza para zacisków wejściowych układu i trzecia para zacisków wejściowych układu przeznaczone są dla takiego samego sygnału różnicowo-prądowego, oraz druga para zacisków wejściowych układu i czwarta para zacisków wejściowych układu przeznaczone są dla takiego samego sygnału różnicowo-prądowego. Różnicowo-prądowa bramka logiczna posiada dwa źródła prądowe, z których pierwsze jest połączone do masy układu a drugie do dodatniego napięcia zasilania, oraz zawiera pierwszy układ różnicowy dołączony do pierwszego ze źródeł prądowych i drugi układ różnicowy dołączony do drugiego ze źródeł. Bramka posiada odbiornik dołączony do wejść bramki, przy czym obydwa układy różnicowe dołączone są do odbiornika oraz układy różnicowe połączone są ze sobą poprzez elementy przewodzące. Bramka posiada pierwszy układ blokujący, który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego do drugiego elementu przewodzącego. Bramka posiada drugi układ blokujący, który jedną końcówka dołączony jest w miejscu połączenia drugiego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego do drugiego elementu przewodzącego. Pierwszy układ blokujący połączony jest z pierwszą parą zacisków wewnętrznych, a drugi układ blokujący połączony jest z drugą parą zacisków wewnętrznych, przy czym pierwsze zaciski obu par zacisków są ze sobą zwarte i dołączone do pierwszego wyjścia bramki oraz drugie zaciski obu par zacisków są ze sobą zwarte i dołączone do drugiego wyjścia bramki.
PL 219 531 B1
Układ według drugiego wykonania posiada układ różnicowo-prądowej sumy dołączony do pierwszej pary różnicowo-prądowych zacisków wejściowych układu, drugiej pary różnicowo-prądowych zacisków wejściowych układu i pierwszego wejścia pierwszej różnicowo-prądowej bramki logicznej i drugiego wejścia drugiej różnicowo-prądowej bramki logicznej oraz ma drugie wejście pierwszej różnicowo-prądowej bramki logicznej dołączone do pierwszego wejścia drugiej różnicowo-prądowej bramki logicznej. Układ posiada układ różnicowo-prądowej różnicy dołączony do pary wyjść pierwszej różnicowo-prądowej bramki logicznej, pary wyjść drugiej różnicowo-prądowej bramki logicznej i pary różnicowo-prądowych zacisków wyjściowych układu. Pierwsza bramka realizuje różnicową funkcję prądową 1TR1 prądu znamionowego I, która daje prąd wyjściowy równy -I dla prądów wejściowych o wartościach -I i -2I, prąd wyjściowy równy 0 dla prądu wejściowego równego 0, prąd wyjściowy równy I dla prądów wejściowych o wartościach I i 2I, zgodnie z poniższą zależnością:
1TR1(x) = —I dla x = —I, —21 O dla x = O I dla x = 1,21
Druga bramka realizuje różnicową funkcję prądową 2TR2 prądu znamionowego I, która daje prąd wyjściowy równy -2I dla prądu wejściowego -2I, prąd wyjściowy równy 0 dla prądów wejściowych wartościach -I, 0, I, oraz prąd wyjściowy równy 2I dla prądu wejściowego 2I, zgodnie z poniższą zależnością:
2TR2(xj =
-21 dla x = —21 O dla x = —1,0,1 . 21 dla x = 21
Różnicowo-prądowa bramka logiczna posiada dwa źródła prądowe, z których pierwsze jest połączone do masy układu a drugie do dodatniego napięcia zasilania, oraz zawiera pierwszy układ różnicowy dołączony do pierwszego ze źródeł prądowych i drugi układ różnicowy dołączony do drugiego ze źródeł. Bramka posiada odbiornik dołączony do wejść bramki, przy czym obydwa układy różnicowe dołączone są do odbiornika. Układy różnicowe połączone są ze sobą poprzez elementy przewodzące. Bramka posiada pierwszy układ blokujący, który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego do drugiego elementu przewodzącego. Bramka posiada drugi układ blokujący, który jedną końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego do drugiego elementu przewodzącego. Pierwszy układ blokujący połączony jest z pierwszą parą zacisków wewnętrznych, a drugi układ blokujący połączony jest z drugą parą zacisków wewnętrznych, przy czym pierwsze zaciski obu par zacisków są ze sobą zwarte i dołączone do pierwszego wyjścia bramki oraz drugie zaciski obu par zacisków są ze sobą zwarte dołączone do drugiego wyjścia bramki.
Korzystnym skutkiem wynalazku jest to, że operacja dodawania modulo 3 została zrealizowana przy pomocy zaledwie dwóch bramek.
Korzystne jest połączenie par zacisków wejściowych do wejść obydwu bramek, ponieważ połączenia te realizują sumy wejściowych sygnałów różnicowo-prądowych. Korzystne jest połączenie wyjść obydwu bramek z parą wyjściowych zacisków układu, ponieważ realizuje to różnicę różnicowo-prądowych sygnałów wyjściowych bramek.
Przedmiot wynalazku jest uwidoczniony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy układu dodawania ternarnego z czterema parami zacisków wejściowych, fig. 2 przedstawia schemat blokowy układu dodawania ternarnego z dwoma parami zacisków wejściowych, a fig. 3 przedstawia schemat blokowy zastosowanej różnicowo-prądowej bramki logicznej.
Układ uwidoczniony na fig. 1 zawiera zaciski wejściowe pierwszej pary wejść układu Za1 i Za2 oraz zaciski wejściowe drugiej pary wejść układu Zb1 i Zb2 połączone z wejściami pierwszej różnicowo-prądowej bramki logicznej TR1 tak, że pierwsze wejście pierwszej bramki TR1 dołączone jest jednocześnie do pierwszego zacisku wejściowego pierwszej pary wejść układu Za1 i pierwszego zacisku wejściowego drugiej pary wejść układu Zb1, a drugie wejście pierwszej bramki TR1 dołączone jest jednocześnie do drugiego zacisku wejściowego pierwszej pary wejść układu Za2 i drugiego zacisku wejściowego drugiej pary wejść układu Zb2. Połączenia te tworzą pierwszy układ sumy prądowej US1 zastosowany dla różnicowo-prądowych sygnałów wejściowych X i Y.
PL 219 531 B1
Analogiczny drugi układ sumy US2 realizują połączenia pomiędzy zaciskami wejściowymi trzeciej pary wejść układu Zc1 i Zc2, zaciskami wejściowymi czwartej pary wejść układu Zd1 i Zd2 oraz wejściami drugiej różnicowo-prądowej bramki logicznej TR2, tzn. pierwsze wejście drugiej bramki TR2 dołączone jest jednocześnie do pierwszego zacisku wejściowego trzeciej pary wejść układu Zc1 i pierwszego zacisku wejściowego czwartej pary wejść układu Zd1, a drugie wejście drugiej bramki TR2 dołączone jest jednocześnie do drugiego zacisku wejściowego trzeciej pary wejść układu Zc2 i drugiego zacisku wejściowego czwartej pary wejść układu Zd2.
Wyjścia obydwu bramek TR1 i TR2 połączone są z parą zacisków wyjściowych układu Z1 i Z2, w taki sposób, że połączenia te tworzą układ różnicy prądowej UR zastosowany dla sygnałów wyjściowych tych bramek, tzn. pierwszy zacisk wyjściowy Z1 dołączony jest jednocześnie do pierwszego wyjścia pierwszej bramki TR1 i do drugiego wyjścia drugiej bramki TR2, a drugi zacisk wyjściowy Z2 dołączony jest jednocześnie drugiego wyjścia pierwszej bramki TR1 i do pierwszego wyjścia drugiej bramki TR2.
Jak to pokazuje fig. 3, różnicowo prądowa bramka logiczna ma do masy układu U1 dołączone pierwsze źródło prądowe I1, którego prąd sterowany jest przez pierwszy układ różnicowy R1. Do dodatniego napięcia zasilania U2 dołączone jest drugie źródło prądowe I2 połączone z drugim układem różnicowym R2. Obydwa układy różnicowe R1 i R2 sterowane są tym samym napięciem odbiornika Ow. Odbiornik Ow jest układem wejściowym bramki zamykającym obwód pomiędzy zaciskami wejściowymi 1w i 2w. Układy różnicowe R1 i R2 połączone są ze sobą poprzez elementy przewodzące Pa i Pb. Bramka posiada pierwszy układ blokujący B1 dołączony jedną końcówką w miejscu połączenia pierwszego układu różnicowego R1 do pierwszego elementu przewodzącego Pa, a drugą końcówką w miejscu połączenia pierwszego układu różnicowego R1 do drugiego elementu przewodzącego Pb. Drugi układ blokujący B2, dołączony jest jedną końcówką w miejscu połączenia drugiego układu różnicowego R2 do pierwszego elementu przewodzącego Pa, a drugą końcówką w miejscu połączenia drugiego układu różnicowego R2 do drugiego elementu przewodzącego Pb. Pierwszy układ blokujący B1 połączony jest z pierwszą parą zacisków wyjściowych 1a i 1b, a drugi układ blokujący B2 połączony jest z drugą parą zacisków wyjściowych 2a i 2b. Pierwszy zacisk pierwszej pary zacisków wyjściowych la jest zwarty z pierwszym zaciskiem drugiej pary 2a, do których dołączone jest pierwsze wyjście bramki, Drugi zacisk pierwszej pary 1b jest zwarty z drugim zaciskiem drugiej pary zacisków wyjściowych 2b, do których dołączone jest drugie wyjście bramki.
Poprzez regulację rezystancją odbiornika Ow można ustalić napięcie progowe przełączenia się bramki w odpowiedzi na wartość prądu wejściowego bramki, natomiast poprzez regulację prądów źródeł prądowych I1 i ]2 można sterować wartością prądów wyjściowych bramki - dzięki temu możliwa jest realizacja różnych funkcji prądowych typu TR. Bramki TR1 i TR2 realizują funkcje prądowe 1TR1 i 2TR2 opisane zależnościami:
1TR1(x) = —I dla x = —I, —21 0 dla x = 0 I dla x = 1,21
2TR2(x) = —21 dla x = —21 0 dla x = —1,0,1 . 21 dla x = 21
Sygnały prądowe doprowadzane do układu mogą przyjmować trzy wartości: 0, I, -I, co odpowiada trzem stanom logicznym: 0, 1, 2. Przy założeniu, że zarówno do pierwszej pary zacisków wejściowych Za1 i Za2 jak i do trzeciej pary zacisków wejściowych Zc1 i Zc2 podawany będzie taki sam sygnał różnicowo-prądowy X oraz przy założeniu, że zarówno do drugiej pary zacisków wejściowych Zb1 i Zb2 jak i do czwartej pary zacisków wejściowych Zd1 i Zd2 podawany będzie taki sam sygnał różnicowo-prądowy Y, wszystkie możliwe stany logiczne i odpowiadające im stany prądowe zestawić można w tabeli:
| Logiczne | Prądowe | Logiczne | ||||||
| X | Y | X | Y | X+Y | 1TR1 (X+Y) | 2TR2 (X+Y) | 1TR1 (X+Y) -2TR2 (X+Y) | X+Y (mod 3) |
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | I | 0 | I | I | 0 | I | 1 |
| 2 | 0 | -I | 0 | -I | -I | 0 | -I | 2 |
PL 219 531 B1 cd. tabeli
| 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 |
| 0 | 1 | 0 | I | I | I | 0 | I | 1 |
| 1 | 1 | I | I | 2I | I | 2I | -I | 2 |
| 2 | 1 | -I | I | 0 | 0 | 0 | 0 | 0 |
| 0 | 2 | 0 | -I | -I | -I | 0 | -I | 2 |
| 1 | 2 | I | -I | 0 | 0 | 0 | 0 | 0 |
| 2 | 2 | -I | -I | -2I | -I | -2I | I | 1 |
Znaki dodawania i odejmowania oznaczają różnicowo-prądowe realizacje dodawania i odejmowania na różnicowo-prądowych sygnałach, a ujemna wartość sygnału oznacza prąd płynący w przeciwnym kierunku do prądu sygnału o nieujemnej wartości. Tabela zawiera wszystkie możliwe stany układu dodawania modulo 3: wejściowe stany logiczne wraz z odpowiadającymi im stanami prądowymi, pośrednie stany prądowe oraz wyjściowe stany prądowe i odpowiadające im stany logiczne.
Układ uwidoczniony na fig. 2 posiada tylko dwie pary zacisków wejściowych i tylko jeden układ sumy prądowej US zastosowany dla różnicowych sygnałów wejściowych. Połączenia stanowiące układ US zrealizowane są w taki sposób, że pierwsze wejście pierwszej bramki TR1 dołączone jest jednocześnie do pierwszego zacisku wejściowego pierwszej pary wejść układu Za1 i pierwszego zacisku wejściowego drugiej pary wejść układu Zb1 oraz że drugie wejście drugiej bramki TR2 dołączone jest jednocześnie do drugiego zacisku wejściowego pierwszej pary wejść układu Za2 i drugiego zacisku wejściowego drugiej pary wejść układu Zb2. Połączenie drugiego wejścia pierwszej bramki TR1 oraz pierwszego wejścia drugiej bramki TR2 zapewnia przepływ prądu pomiędzy bramkami. Identycznie jak w układzie z fig. 1, wyjścia obydwu bramek TR1 i TR2 połączone są z parą zacisków wyjściowych układu Z1 i Z2 w taki sposób, że połączenia te tworzą układ różnicy prądowej UR zastosowany dla sygnałów wyjściowych tych bramek, tzn. pierwszy zacisk wyjściowy Z2 dołączony jest jednocześnie do pierwszego wyjścia pierwszej bramki TR1 i do drugiego wyjścia drugiej bramki TR2, a drugi zacisk wyjściowy 22 dołączony jest jednocześnie drugiego wyjścia pierwszej bramki TR1 i do pierwszego wyjścia drugiej bramki TR2. Realizacja bramek TR1 i TR2 jest identyczna z przykładem z fig. 1, a działanie układu jest analogiczne do układu z fig. 1.
Możliwości zastosowania wynalazku przewiduje się w zależności od eksploatowanych cech wynalazku. Po pierwsze, w realizacjach, w których zastosowanie ma logika trójwartościowa, ponieważ rozwiązania o charakterze prądowym, poprzez swoją naturalną trójwartościowość, wykorzystują efektywnie możliwości sumowania i odejmowania prądów w węzłach oraz funkcje różnicowych bramek prądowych. Po drugie, w obszarze realizacji układów kryptograficznych, tam gdzie istnieje potrzeba ograniczenia wycieków informacji związanych z korelującymi z obliczeniami zmianami prądu zasilania i pola elektromagnetycznego wokół układu. Po trzecie, w układach i konstrukcjach szczególnie czułych na zakłócenia przenoszone drogą zasilania, których przykładem są mieszane układy analogowo-cyfrowe, gdzie wymagane jest, aby część cyfrowa układu nie powodowała zakłóceń w części analogowej.
Claims (5)
1. Układ dodawania ternarnego, zawierający różnicowo-prądową bramkę logiczną oraz układy różnicowo-prądowej sumy i różnicy, znamienny tym, że posiada pierwszy układ różnicowo-prądowej sumy (US1) dołączony do pierwszej pary różnicowo-prądowych zacisków wejściowych układu (Za1) i (Za2), drugiej pary różnicowo-prądowych zacisków wejściowych układu (Zb1) i (Zb2) i pary wejść pierwszej różnicowo-prądowej bramki logicznej (TR1), oraz posiada drugi układ różnicowo-prądowej sumy (US2) dołączony do trzeciej pary różnicowo-prądowych zacisków wejściowych układu (Zc1) i (Zc2), czwartej pary różnicowo-prądowych zacisków wejściowych układu (Zd1) i (Zd2) i pary wejść drugiej różnicowo- prądowej bramki logicznej (TR2), oraz posiada układ różnicowo-prądowej różnicy (UR) dołączony do pary wyjść pierwszej różnicowo-prądowej bramki logicznej (TR1), pary wyjść drugiej różnicowo-prądowej bramki logicznej (TR2) i pary różnicowo-prądowych zacisków wyjściowych układu (Z1) i (Z2), przy czym pierwsza różnicowo-prądowa bramka logiczna (TR1) realizuje różnicową funkcję prądową 1TR1 prądu znamionowego I, która daje prąd wyjściowy równy -I dla prądów wejPL 219 531 B1 ściowych o wartościach -I i -2I, prąd wyjściowy równy 0 dla prądu wejściowego równego 0, prąd wyjściowy równy I dla prądów wejściowych o wartościach I i 2I, zgodnie z poniższą zależnością:
1TR1(x) = —I dla x = —I, —21 O dla x = O I dla x = 1,21 zaś druga różnicowo-prądowa bramka logiczna (TR2) realizuje różnicową funkcję prądową 2TR2 prądu znamionowego I, która daje prąd wyjściowy równy -2I dla prądu wejściowego -2I, prąd wyjściowy równy 0 dla prądów wejściowych o wartościach -I, 0, I, oraz prąd wyjściowy równy 2I dla prądu wejściowego 2I, zgodnie z poniższą zależnością:
2TR2(x) =
-21 dla x = —21 O dla x = —1,0,1 . 21 dla x = 21
2. Układ według zastrz. 1, znamienny tym, że pierwsza para różnicowo-prądowych zacisków wejściowych układu (Za1) i (Za2) oraz trzecia para różnicowo-prądowych zacisków wejściowych układu (Zc1) i (Zc2) przeznaczone są dla takiego samego sygnału różnicowo-prądowego (X), oraz że druga para różnicowo-prądowych zacisków wejściowych układu (Zb1) i (Zb2) oraz czwarta para różnicowo-prądowych zacisków wejściowych układu (Zd1) i (Zd2) przeznaczone są dla takiego samego sygnału różnicowo-prądowego (Y).
3. Układ według zastrz. 1, znamienny tym, że każda różnicowo-prądowa bramka logiczna (TR1, TR2) posiada dwa źródła prądowe, z których pierwsze (II) jest połączone do masy układu (U1) a drugie (12) do dodatniego napięcia zasilania (U2), oraz zawiera pierwszy układ różnicowy (R1) dołączony do pierwszego ze źródeł prądowych (II) i drugi układ różnicowy (R2) dołączony do drugiego ze źródeł (I2), oraz posiada odbiornik (Ow) dołączony do wejść bramki (1w) i (2w), przy czym obydwa układy różnicowe (R1) i (R2) dołączone są do odbiornika (Ow) oraz układy różnicowe (R1) i (R2) połączone są ze sobą poprzez elementy przewodzące (Pa) i (Pb) i bramka posiada pierwszy układ blokujący (B1), który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego (R1) do pierwszego elementu przewodzącego (Pa), a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego (R1) do drugiego elementu przewodzącego (Pb), oraz posiada drugi układ blokujący (B2), który jedną końcówka dołączony jest w miejscu połączenia drugiego układu różnicowego (R2) do pierwszego elementu przewodzącego (Pa), a drugą końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego (R2) do drugiego elementu przewodzącego (Pb), przy czym pierwszy układ blokujący (B1) połączony jest z pierwszą parą zacisków wewnętrznych (1a) i (1b), a drugi układ blokujący połączony jest z drugą parą zacisków wewnętrznych (2a) i (2b), przy czym pierwsze zaciski obu par zacisków (1a) i (2a) są ze sobą zwarte i dołączone do pierwszego wyjścia bramki (w1) oraz drugie zaciski obu par zacisków (1b) i (2b) są ze sobą zwarte i dołączone do drugiego wyjścia bramki (w2).
4. Układ dodawania ternarnego, zawierający różnicowo-prądową bramkę logiczną oraz układy różnicowo-prądowej sumy i różnicy, znamienny tym, że posiada układ różnicowo-prądowej sumy (US) dołączony do pierwszej pary różnicowo-prądowych zacisków wejściowych układu (Za1) i (Za2), drugiej pary różnicowo-prądowych zacisków wejściowych układu (Zb1) i (Zb2) i pierwszego wejścia pierwszej różnicowo-prądowej bramki logicznej (TR1) i drugiego wejścia drugiej różnicowo-prądowej bramki logicznej (TR2), oraz drugie wejście pierwszej różnicowo-prądowej bramki logicznej (TR1) dołączone do pierwszego wejścia drugiej różnicowo-prądowej bramki logicznej (TR2), oraz posiada układ różnicowo-prądowej różnicy (UR) dołączony do pary wyjść pierwszej różnicowo-prądowej bramki logicznej (TR1), pary wyjść drugiej różnicowo-prądowej bramki logicznej (TR2) i pary różnicowo-prądowych zacisków wyjściowych układu (Z1) i (Z2), przy czym pierwsza różnicowo-prądowa bramka logiczna (TR1) realizuje różnicową funkcję prądową 1TR1 prądu znamionowego I, która daje prąd wyjściowy równy -I dla prądów wejściowych o wartościach -I i -2I, prąd wyjściowy równy 0 dla prądu wejściowego równego 0, prąd wyjściowy równy I dla prądów wejściowych o wartościach I i 2I, zgodnie z poniższą zależnością:
—I dla x = —I, —21 O dla x = O I dla x = 1,21
1TR1(x) =
PL 219 531 B1 zaś druga różnicowo-prądowa bramka logiczna (TR2) realizuje różnicową funkcję prądową 2TR2 prądu znamionowego I, która daje prąd wyjściowy równy -2I dla prądu wejściowego -2I, prąd wyjściowy równy 0 dla prądów wejściowych o wartościach -I, 0, I, oraz prąd wyjściowy równy 2I dla prądu wejściowego 2I, zgodnie z poniższą zależnością:
2TR2(x') = —21 dla x = —21 O dla x = —1,0,1 . 21 dla x = 21
5. Układ według zastrz. 4, znamienny tym, że każda różnicowo-prądowa bramka logiczna (TR1, TR2) posiada dwa źródła prądowe, z których pierwsze (II) jest połączone do masy układu (U1) a drugie (12) do dodatniego napięcia zasilania (U2), oraz zawiera pierwszy układ różnicowy (R1) dołączony do pierwszego ze źródeł prądowych (II) i drugi układ różnicowy (R2) dołączony do drugiego ze źródeł (12), oraz posiada odbiornik (Ow) dołączony do wejść bramki (1w) i (2w), przy czym obydwa układy różnicowe (R1) i (R2) dołączone są do odbiornika (Ow) oraz układy różnicowe (R1) i (R2) połączone są ze sobą poprzez elementy przewodzące (Pa) i (Pb) i bramka posiada pierwszy układ blokujący (B1), który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego (R1) do pierwszego elementu przewodzącego (Pa), a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego (R1) do drugiego elementu przewodzącego (Pb), oraz posiada drugi układ blokujący (B2), który jedną końcówka dołączony jest w miejscu połączenia drugiego układu różnicowego (R2) do pierwszego elementu przewodzącego (Pa), a drugą końcówką drążony jest w miejscu połączenia drugiego układu różnicowego (R2) do drugiego elementu przewodzącego (Pb), przy czym pierwszy układ blokujący (B1) peszony jest z pierwszą parą zacisków wewnętrznych (1a) i (1b), a drugi układ blokujący prażony jest z drugą parą zacisków wewnętrznych (2a) i (2b), przy czym pierwsze zaciski obu par zacisków (1a) i (2a) są ze sobą zwarte i dołączone do pierwszego wyjścia bramki (w1) oraz drugie zaciski obu par zacisków (1b) i (2b) są ze sobą zwarte i dołączone do drugiego wyjścia bramki (w2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL394711A PL219531B1 (pl) | 2011-04-28 | 2011-04-28 | Układ dodawania ternarnego |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL394711A PL219531B1 (pl) | 2011-04-28 | 2011-04-28 | Układ dodawania ternarnego |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL394711A1 PL394711A1 (pl) | 2012-11-05 |
| PL219531B1 true PL219531B1 (pl) | 2015-05-29 |
Family
ID=47263853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL394711A PL219531B1 (pl) | 2011-04-28 | 2011-04-28 | Układ dodawania ternarnego |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL219531B1 (pl) |
-
2011
- 2011-04-28 PL PL394711A patent/PL219531B1/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL394711A1 (pl) | 2012-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI627727B (zh) | 靜電放電防護裝置與其偵測電路 | |
| CN104283583B (zh) | 用于检测差分总线上的故障的方法、装置和电路装置 | |
| CN102035166B (zh) | 负电压保护系统及方法 | |
| KR101438773B1 (ko) | 자기장 제어 가변형 논리 소자 및 그 제어 방법 | |
| KR20130129715A (ko) | 래치 회로 및 이를 포함하는 플립플롭 회로 | |
| PL219531B1 (pl) | Układ dodawania ternarnego | |
| GB2443495A (en) | Exclsuive OR (EXOR) Function using two magnetic transistors | |
| CN109327206A (zh) | 功耗平坦化标准集成电路 | |
| KR101920710B1 (ko) | 인버터 소자, nand 소자, nor 소자, 및 이를 포함하는 논리 장치 | |
| US20120313688A1 (en) | Nonvolatile Multiplexer Circuit | |
| KR100691349B1 (ko) | 멀티 파워 시스템에 사용되는 차동 회로, 출력 버퍼 회로및 반도체 집적 회로 | |
| CN102457253B (zh) | 触发器电路设计 | |
| CN104025535B (zh) | 用于生成差分输入模式通信的终端电阻的装置和差分输入模式通信装置 | |
| Sasamal et al. | Design of two-rail checker using a new parity preserving reversible logic gate | |
| PL219554B1 (pl) | Układ dodawania ternarnego | |
| CN111384942B (zh) | 数据保持电路 | |
| Mukhedkar et al. | A 180 nm efficient low power and optimized area ALU design using gate diffusion input technique | |
| Delgado-Lozano et al. | Design and analysis of secure emerging crypto-hardware using HyperFET devices | |
| PL219552B1 (pl) | Układ mnożenia ternarnego | |
| CN103501173A (zh) | 防止反向电流传输的上拉电阻电路与输入输出端口电路 | |
| CN105897245A (zh) | 一种抗单粒子效应的逻辑电平转换器 | |
| KR101332039B1 (ko) | 전원발생회로 및 전원발생회로가 구비된 스위칭회로 | |
| CN106301350B (zh) | 锁存器和分频器 | |
| Pilitowska et al. | On some congruences of power algebras | |
| CN112929020A (zh) | 电子设备及其电平转换电路 |