PL219552B1 - Układ mnożenia ternarnego - Google Patents

Układ mnożenia ternarnego

Info

Publication number
PL219552B1
PL219552B1 PL394712A PL39471211A PL219552B1 PL 219552 B1 PL219552 B1 PL 219552B1 PL 394712 A PL394712 A PL 394712A PL 39471211 A PL39471211 A PL 39471211A PL 219552 B1 PL219552 B1 PL 219552B1
Authority
PL
Poland
Prior art keywords
differential
pair
circuit
current
input
Prior art date
Application number
PL394712A
Other languages
English (en)
Other versions
PL394712A1 (pl
Inventor
Krzysztof Gołofit
Original Assignee
Politechnika Warszawska
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Politechnika Warszawska filed Critical Politechnika Warszawska
Priority to PL394712A priority Critical patent/PL219552B1/pl
Publication of PL394712A1 publication Critical patent/PL394712A1/pl
Publication of PL219552B1 publication Critical patent/PL219552B1/pl

Links

Landscapes

  • Logic Circuits (AREA)

Description

Opis wynalazku
Przedmiotem wynalazku jest układ mnożenia ternarnego, będący realizacją układu mnożenia modulo 3, stosowany zwłaszcza do budowy układów cyfrowych operujących w obliczeniach na ciałach charakterystyki trzeciej, a w szczególności w kryptograficznych układach do ochrony przed atakami bazującymi na analizie prądu zasilania i ulocie elektromagnetycznym.
Znany jest w technice, np. z publikacji B. H. Yoon, S. I. Han, Y.-H. Choi, J.-H. Hwang, H.-K. Seong, H. S. Kim, „A systolic parallel multiplier over GF(3m) using neuron-MOS DLC”, Proceedings of 34th International Symposium on Multiple-Valued Logic, pp. 135 - 140, IEEE, 2004, układ mnożenia ternarnego, będący realizacją układu mnożenia modulo 3, który posiada matrycę połączeniową o rozmiarach 9 na 9, w której połączenia realizowane są przy pomocy tranzystorów i układ posiada dołączone do matrycy: dwa różne napięcia zasilania, masę układu, cztery binarne negacje oraz cztery bramki AND połączone z binarnymi negacjami.
Znany jest w technice, np. z publikacji K. Gołofit, „Różnicowa bramka prądowa dla zastosowań układów kryptograficznych”. Przegląd Elektrotechniczny (Electrical Review), tom 2009, nr 11, str. 206-209, SIGMA-NOT, Warszawa, 2009, układ mnożenia binarnego, opisany w w/w publikacji funkcją BI[BI(x)+BI(y)], zawierający trzy różnicowo-prądowe bramki logiczne, każda o jednej parze różnicowo-prądowych wejść i jednej parze różnicowo-prądowych wyjść, realizujące różnicową funkcję prądową BI prądu znamionowego I, zgodnie z poniższą zależnością:
BI
O dla χ = —I, —21,... I dla χ = 0 0 dla χ = 1,21,...
oraz zawierający jedną parę różnicowo-prądowych wejść pierwszej liczby dołączoną do wejść pierwszej bramki, jedną parę różnicowo-prądowych wejść drugiej liczby dołączoną do wejść drugiej bramki i jedną parę różnicowo-prądowych wyjść liczby wyniku dołączoną do wyjść trzeciej bramki, w którym pierwsze wejście trzeciej bramki dołączone jest jednocześnie do pierwszego wyjścia pierwszej bramki i pierwszego wyjścia drugiej bramki, a drugie wejście trzeciej bramki dołączone jest jednocześnie do drugiego wyjścia pierwszej bramki i drugiego wyjścia drugiej bramki.
Znany jest w technice, np. z publikacji Krzysztof Gołofit, „Różnicowa Technologia Prądowa oraz wstęp do różnicowej arytmetyki prądowej”. Mat. konf. VI KKE, tom 1/2, str. 225-230, INTRO-DRUK, Koszalin, 2007, układ różnicowo-prądowej sumy, zawierający dwie pary różnicowo-prądowych wejść i jedną parę różnicowo-prądowych wyjść, w którym pierwsze wyjście z pary wyjść dołączone jest jednocześnie do pierwszego wejścia pierwszej pary wejść i pierwszego wejścia drugiej pary wejść, a drugie wyjście pary wyjść dołączone jest jednocześnie do drugiego wejścia pierwszej pary wejść i drugiego wejścia drugiej pary wejść.
Znany jest w technice, np. z publikacji Krzysztof Gołofit, „Różnicowa Technologia Prądowa oraz wstęp do różnicowej arytmetyki prądowej”. Mat. konf VI KKE, tom 1/2, str. 225-230, INTRO-DRUK, Koszalin, 2007, układ różnicowo-prądowej różnicy, zawierający dwie pary różnicowo-prądowych wejść i jedną parę różnicowo-prądowych wyjść, w którym pierwsze wyjście z pary wyjść dołączone jest jednocześnie do pierwszego wejścia pierwszej pary wejść i drugiego wejścia drugiej pary wejść, a drugie wyjście pary wyjść dołączone jest jednocześnie do drugiego wejścia pierwszej pary wejść i pierwszego wejścia drugiej pary wejść.
Znana jest ze zgłoszenia patentowego w UP RP z dn. 11.03.2009 r. pod numerem P-387471 zastrz. 2, różnicowo-prądowa bramka logiczna, która posiada dwa zaciski wejściowe, dwa układy różnicowe podłączone do dwóch źródeł prądowych i obydwa układy różnicowe sterowane tym samym napięciem na odbiorniku podłączonym do zacisków wejściowych i układy różnicowe połączone ze sobą elementami przewodzącymi i pierwszy układ blokujący jedną końcówką dołączony w miejscu połączenia pierwszego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony w miejscu połączenia pierwszego układu różnicowego do drugiego elementu przewodzącego, oraz drugi układ blokujący, jedną końcówką dołączony w miejscu połączenia drugiego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony w miejscu połączenia drugiego układu różnicowego do drugiego elementu przewodzącego, pierwszy układ blokujący połączony z pierwszą parą zacisków wyjściowych, a drugi układ blokujący połączony z drugą parą zacisków wyjściowych, przy czym zaciski pierwszej pary są ze sobą zwarte i zaciski drugiej pary są ze sobą zwarte.
PL 219 552 B1
Istota rozwiązania według wynalazku polega na tym, że układ posiada układ różnicowo-prądowej sumy dołączony do pierwszej pary różnicowo-prądowych zacisków wejściowych układu, drugiej pary różnicowo-prądowych zacisków wejściowych układu i pary wejść pierwszej różnicowo-prądowej bramki logicznej. Układ posiada pierwszy układ różnicowo-prądowej różnicy dołączony do trzeciej pary różnicowo-prądowych zacisków wejściowych układu, czwartej pary różnicowo-prądowych zacisków wejściowych układu i pary wejść drugiej różnicowo-prądowej bramki logicznej. Układ posiada drugi układ różnicowo-prądowej różnicy dołączony do pary wyjść pierwszej różnicowo-prądowej bramki logicznej, pary wyjść drugiej różnicowo-prądowej bramki logicznej i pary różnicowo-prądowych zacisków wyjściowych układu. Pierwsza różnicowo-prądowa bramka logiczna oraz druga różnicowo-prądowa bramka logiczna realizują tę samą różnicową funkcję prądową 2BR1 prądu znamionowego I, która daje prąd wyjściowy równy I dla prądu wejściowego -2I, prąd wyjściowy równy 0 dla prądów wejściowych o wartościach -I, 0, I, oraz prąd wyjściowy równy I dla prądu wejściowego 2I, zgodnie z poniższą zależnością:
2BR1(x)
O dla χ = —21 0 dla χ = —Ι,Ο,Ι . 0 dla χ = 21
Pierwsza para różnicowo-prądowych zacisków wejściowych układu oraz trzecia para różnicowo-prądowych zacisków wejściowych układu przeznaczone są dla takiego samego sygnału różnicowoprądowego, a także druga para różnicowo-prądowych zacisków wejściowych układu oraz czwarta para różnicowo-prądowych zacisków wejściowych układu przeznaczone są dla takiego samego sygnału różnicowo-prądowego. Różnicowo-prądowa bramka logiczna zawiera dwa źródła prądowe, z których pierwsze jest połączone do masy układu a drugie do dodatniego napięcia zasilania, oraz zawiera pierwszy układ różnicowy dołączony do pierwszego ze źródeł prądowych i drugi układ różnicowy dołączony do drugiego ze źródeł. Bramka ta posiada odbiornik dołączony do wejść bramki, przy czym obydwa układy różnicowe dołączone są do odbiornika oraz układy różnicowe połączone są ze sobą poprzez elementy przewodzące. Bramka posiada pierwszy układ blokujący, który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego do drugiego elementu przewodzącego. Bramka posiada drugi układ blokujący, który jedną końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego do pierwszego elementu przewodzącego, a drugą końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego do drugiego elementu przewodzącego. Pierwszy układ blokujący połączony jest z pierwszą parą zacisków wewnętrznych, a drugi układ blokujący połączony jest z drugą parą zacisków wewnętrznych, przy czym zaciski pierwszej pary są ze sobą zwarte i dołączone do pierwszego wyjścia bramki oraz zaciski drugiej pary są ze sobą zwarte i dołączone do drugiego wyjścia bramki.
Korzystnym skutkiem wynalazku jest to, że operacja mnożenia modulo 3 została zrealizowana przy pomocy zaledwie dwóch bramek. Korzystne jest połączenie pierwszej i drugiej pary zacisków wejściowych do wejść pierwszej bramki, ponieważ połączenie to realizuje sumę prądową wejściowych sygnałów różnicowych. Korzystne jest połączenie trzeciej i czwartej pary zacisków wejściowych do wejść drugiej bramki, ponieważ połączenie to realizuje różnicę prądową wejściowych sygnałów różnicowych. Korzystne jest połączenie wyjść obydwu bramek z parą wyjściowych zacisków układu, ponieważ realizuje to różnicę prądową wyjściowych sygnałów bramek.
Przedmiot wynalazku jest uwidoczniony w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia schemat blokowy układu mnożenia ternarnego, a fig. 2 przedstawia schemat blokowy zastosowanej różnicowo-prądowej bramki logicznej.
Układ uwidoczniony na fig. 1 zawiera zaciski wejściowe pierwszej pary wejść układu Za1 i Za2 oraz zaciski wejściowe drugiej pary wejść układu Zb1 i Zb2 połączone z wejściami pierwszej różnicowo-prądowej bramki logicznej BR1 tak, że pierwsze wejście pierwszej bramki BR1 dołączone jest jednocześnie do pierwszego zacisku wejściowego pierwszej pary wejść układu Za1 i pierwszego zacisku wejściowego drugiej pary wejść układu Zb1, a drugie wejście pierwszej bramki BR1 dołączone jest jednocześnie do drugiego zacisku wejściowego pierwszej pary wejść układu Za2 i drugiego zacisku wejściowego drugiej pary wejść układu Zb2. Połączenia te tworzą układ sumy prądowej US zastosowany dla różnicowo-prądowych sygnałów wejściowych X i Y.
Układ zawiera zaciski wejściowe trzeciej pary wejść układu Zc1 i Zc2 oraz zaciski wejściowe czwartej pary wejść układu Zd1 i Zd2 połączone z wejściami drugiej różnicowo-prądowej bramki logicznej BR2 tak, że pierwsze wejście drugiej bramki BR2 dołączone jest jednocześnie do pierwszego
PL 219 552 B1 zacisku wejściowego trzeciej pary wejść układu Zc1 i drugiego zacisku wejściowego czwartej pary wejść układu Zd2, a drugie wejście drugiej bramki BR2 dołączone jest jednocześnie do drugiego zacisku wejściowego trzeciej pary wejść układu Zc2 i pierwszego zacisku wejściowego czwartej pary wejść układu Zd1. Połączenia te tworzą pierwszy układ różnicy prądowej UR1 zastosowany dla różnicowo-prądowych sygnałów wejściowych X i Y.
Wyjścia obydwu bramek BR1 i BR2 połączone są z parą zacisków wyjściowych układu Z1 i Z2 tak, że tworzą drugi układ różnicy prądowej UR2 zastosowany dla wyjściowych sygnałów tych bramek, tzn. pierwszy zacisk wyjściowy Z1 dołączony jest jednocześnie do pierwszego wyjścia pierwszej bramki BR1 i do drugiego wyjścia drugiej bramki BR2, a drugi zacisk wyjściowy Z2 dołączony jest jednocześnie drugiego wyjścia pierwszej bramki BR1 i do pierwszego wyjścia drugiej bramki BR2.
Jak to pokazuje fig. 2, różnicowo-prądowa bramka logiczna ma do masy układu U1 dołączone pierwsze źródło prądowe Il, którego prąd sterowany jest przez pierwszy układ różnicowy R1. Do dodatniego napięcia zasilania U2 dołączone jest drugie źródło prądowe I2 połączone z drugim układem różnicowym R2. Obydwa układy różnicowe R1 i R2 sterowane są tym samym napięciem odbiornika Ow. Odbiornik Ow jest układem wejściowym bramki zamykającym obwód pomiędzy zaciskami wejściowymi 1w i 2w. Układy różnicowe R1 i R2 połączone są ze sobą poprzez elementy przewodzące Pa i Pb. Bramka posiada pierwszy układ blokujący B1 dołączony jedną końcówką w miejscu połączenia pierwszego układu różnicowego R1 do pierwszego elementu przewodzącego Pa, a drugą końcówką w miejscu połączenia pierwszego układu różnicowego R1 do drugiego elementu przewodzącego Pb. Drugi układ blokujący B2, dołączony jest jedną końcówką w miejscu połączenia drugiego układu różnicowego R2 do pierwszego elementu przewodzącego Pa, a drugą końcówką w miejscu połączenia drugiego układu różnicowego R2 do drugiego elementu przewodzącego Pb. Pierwszy układ blokujący B1 połączony jest z pierwszą parą zacisków wyjściowych 1a i 1 b, a drugi układ blokujący B2 połączony jest z drugą parą zacisków wyjściowych 2a i 2b. Zaciski pierwszej pary zacisków wyjściowych 1a i 1b są ze sobą zwarte i jest do nich dołączone pierwsze wyjście bramki w1. Podobnie zaciski drugiej pary zacisków wyjściowych 2a i 2b są ze sobą zwarte i jest do nich dołączone drugie wyjście bramki w2.
Poprzez regulację rezystancją odbiornika Ow można ustalić napięcie progowe przełączenia się bramki w odpowiedzi na wartość prądu wejściowego bramki - dzięki temu możliwa jest realizacja różnych funkcji prądowych typu BR. Pierwsza bramka BR1 i druga bramka BR2 realizują tę samą funkcję prądową 2BR1, a opisaną zależnością:
2BR1(x) dla x = —21 0 dla x = —1,0,1 . 0 dla x = 21
Sygnały prądowe doprowadzane do układu mogą przyjmować trzy wartości: 0, I, -I, co odpowiada trzem stanom logicznym: 0, 1, 2. Przy założeniu, że zarówno do pierwszej pary zacisków wejściowych Za1 i Za2 jak i do trzeciej pary zacisków wejściowych Zc1 i Zc2 podawany będzie taki sam różnicowoprądowy sygnał X oraz przy założeniu, że zarówno do drugiej pary zacisków wejściowych Zb1 i Zb2 jak i do czwartej pary zacisków wejściowych Zd1 i Zd2 podawany będzie taki sam różnicowo-prądowy sygnał Y, wszystkie możliwe stany logiczne i odpowiadające im stany prądowe zestawić można w tabeli:
Logiczne Prądowe Logiczne
X Y X Y X+Y X-Y 2BR1 (X+Y) 2BR1 (X-Y) 2BR1(X+Y) -2BR1(X-Y) X · Y (mod 3)
0 0 0 0 0 0 0 0 0 0
1 0 I 0 I I 0 0 0 0
2 0 -I 0 -I -I 0 0 0 0
0 1 0 I I -I 0 0 0 0
1 1 I I 2I 0 I 0 I 1
2 1 -I I 0 -2I 0 I -I 2
0 2 0 -I -I I 0 0 0 0
1 2 I -I 0 2I 0 I -I 2
2 2 -I -I -2I 0 I 0 I 1
PL 219 552 B1
Znaki dodawania i odejmowania oznaczają różnicowo-prądowe realizacje dodawania i odejmowania na różnicowo-prądowych sygnałach, a ujemna wartość sygnału oznacza prąd płynący w przeciwnym kierunku do prądu sygnału o nieujemnej wartości. Tabela zawiera wszystkie możliwe stany układu mnożenia modulo 3: wejściowe stany logiczne wraz z odpowiadającymi im stanami prądowymi, pośrednie stany prądowe oraz wyjściowe stany prądowe i odpowiadające im stany logiczne.
Możliwości zastosowania wynalazku przewiduje się w zależności od eksploatowanych cech wynalazku. Po pierwsze w realizacjach, w których zastosowanie ma logika trójwartościowa, ponieważ rozwiązania o charakterze prądowym, poprzez swoją naturalną trójwartościowość, wykorzystują efektywnie możliwości sumowania i odejmowania prądów w węzłach oraz funkcje różnicowych bramek prądowych. Po drugie, w obszarze realizacji układów kryptograficznych, tam gdzie istnieje potrzeba ograniczenia wycieków informacji związanych z korelującymi z obliczeniami zmianami prądu nasilania i pola elektromagnetycznego wokół układu. Po trzecie, w układach i konstrukcjach szczególnie czułych na zakłócenia przenoszone drogą zasilania, których przykładem są mieszane układy analogowo-cyfrowe, gdzie wymagane jest, aby część cyfrowa układu nie powodowała zakłóceń w części analogowej.

Claims (3)

1. Układ mnożenia ternarnego, zawierający różnicowo-prądową bramkę logiczną oraz układy różnicowo-prądowej sumy i różnicy, znamienny tym., że posiada układ różnicowo-prądowej sumy (US) dołączony do pierwszej pary różnicowo-prądowych zacisków wejściowych układu (Za1) i (Za2), drugiej pary różnicowo-prądowych zacisków wejściowych układu (Zb1) i (Zb2) i pary wejść pierwszej różnicowo-prądowej bramki logicznej (BR1), oraz posiada pierwszy układ różnicowo-prądowej różnicy (UR1) dołączony do trzeciej pary różnicowo-prądowych zacisków wejściowych układu (Zc1) i (Zc2), czwartej pary różnicowo-prądowych zacisków wejściowych układu (Zd1) i (Zd2) i pary wejść drugiej różnicowo-prądowej bramki logicznej (BR2), oraz posiada drugi układ różnicowo-prądowej różnicy (UR2) dołączony do pary wejść pierwszej różnicowo-prądowej bramki logicznej (BRI), pary wyjść drugiej różnicowo-prądowej bramki logicznej (BR2) i pary różnicowo-prądowych zacisków wyjściowych układu (Z1) i (Z2), przy czym pierwsza różnicowo-prądowa bramka logiczna (BRI) oraz druga różnicowo-prądowa bramka logiczna (BR2) realizują tę samą różnicową funkcję prądową 2BR1 prądu znamionowego I, która daje prąd wyjściowy równy I dla prądu wejściowego -2I, prąd wyjściowy równy 0 dla prądów wejściowych o wartościach -I, 0,1, oraz prąd wyjściowy równy I dla prądu wejściowego 2I, zgodnie z poniższą zależnością:
2BR1(x)
O dla χ = —21 0 dla χ = —Ι,Ο,Ι . 0 dla χ = 21
2. Układ według zastrz. 1 znamienny tym, że pierwsza para różnicowo-prądowych zacisków wejściowych układu (Za1) i (Za2) oraz trzecia para różnicowo-prądowych zacisków wejściowych układu (Zc1) i (Zc2) przeznaczone są dla takiego samego sygnału różnicowo-prądowego (X), oraz że druga para różnicowo-prądowych zacisków wejściowych układu (Zb1) i (Zb2) oraz czwarta para różnicowo-prądowych zacisków wejściowych układu (Zd1) i (Zd2) przeznaczone są dla takiego samego sygnału różnicowo-prądowego (Y).
3. Układ według zastrz. 1 znamienny tym, że każda różnicowo-prądowa bramka logiczna (BR1, BR2) posiada dwa źródła prądowe, z których pierwsze (I1) jest połączone do masy układu (U1) a drugie (I2) do dodatniego napięcia zasilania (U2), oraz zawiera pierwszy układ różnicowy (R1) dołączony do pierwszego ze źródeł prądowych (I1) i drugi układ różnicowy (R2) dołączony do drugiego ze źródeł (I2), oraz posiada odbiornik (Ow) dołączony do wejść bramki (1w) i (2w), przy czym obydwa układy różnicowe (R1) i (R2) dołączone są do odbiornika (Ow) oraz układy różnicowe (R1) i (R2) połączone są ze sobą poprzez elementy przewodzące (Pa) i (Pb) i bramka posiada pierwszy układ blokujący (B1), który jedną końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego (R1) do pierwszego elementu przewodzącego (Pa), a drugą końcówką dołączony jest w miejscu połączenia pierwszego układu różnicowego (R1) do drugiego elementu przewodzącego (Pb), oraz posiada drugi układ blokujący (B2), który jedną końcówką dołączony jest w miejscu połączenia drugiego układu różnicowego (R2) do pierwszego elementu przewodzącego (Pa), a drugą końcówką dołączony jest
PL 219 552 B1 w miejscu połączenia drugiego układu różnicowego (R2) do drugiego elementu przewodzącego (Pb), przy czym pierwszy układ blokujący (B1) podłączony jest z pierwszą parą zacisków wewnętrznych (1a) i (1b), a drugi udar blokujący połączony jest z drugą parą zacisków wewnętrznych (2a) i (2b), przy czym zaciski pierwszej pary (1a) i (1b) są ze sobą zwarte i dołączone do pierwszego wyjścia bramki (w1) oraz zaciski drugiej party (2a) i (2b) są ze sobą zwarte i dołączone do drugiego wyjścia bramki (w2).
PL394712A 2011-04-28 2011-04-28 Układ mnożenia ternarnego PL219552B1 (pl)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL394712A PL219552B1 (pl) 2011-04-28 2011-04-28 Układ mnożenia ternarnego

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL394712A PL219552B1 (pl) 2011-04-28 2011-04-28 Układ mnożenia ternarnego

Publications (2)

Publication Number Publication Date
PL394712A1 PL394712A1 (pl) 2012-11-05
PL219552B1 true PL219552B1 (pl) 2015-05-29

Family

ID=47263854

Family Applications (1)

Application Number Title Priority Date Filing Date
PL394712A PL219552B1 (pl) 2011-04-28 2011-04-28 Układ mnożenia ternarnego

Country Status (1)

Country Link
PL (1) PL219552B1 (pl)

Also Published As

Publication number Publication date
PL394712A1 (pl) 2012-11-05

Similar Documents

Publication Publication Date Title
TWI528722B (zh) 位準移位器
MX2009002604A (es) Panel de distribucion electrica para varias cargas criticas y no criticas.
TWI627727B (zh) 靜電放電防護裝置與其偵測電路
WO2008019264A3 (en) High power pin diode switch
Hooda et al. A Generalized Measure of ‘Useful R-norm Information
JP2011166449A5 (pl)
TW200505065A (en) Field effect chalcogenide devices
US9461643B2 (en) High freuency semiconductor switch and wireless device
TW201044794A (en) Digital to analog converters having circuit architectures to overcome switch losses
CN103368723A (zh) 分数阶四个系统自动切换混沌系统方法及模拟电路
Shanmugham et al. Survey on power analysis attacks and its impact on intelligent sensor networks
CN103247697B (zh) 去耦电容器及具有该去耦电容器的集成电路
PL219552B1 (pl) Układ mnożenia ternarnego
CN102457253B (zh) 触发器电路设计
TW201037481A (en) Current mirror containing high output impedance
PL219531B1 (pl) Układ dodawania ternarnego
Collado et al. Absorptive limiter for frequency-selective circuits
CN109586709A (zh) 一种pwm信号隔离传输电路
PL219554B1 (pl) Układ dodawania ternarnego
US9634609B2 (en) Switching circuit
CN105897245A (zh) 一种抗单粒子效应的逻辑电平转换器
KR20170071690A (ko) 모터구동회로
CN102832790B (zh) 电力产生电路及开关电路
Datta et al. Quantitative model for switching asymmetry in perpendicular MTJ: A material-device-circuit co-design
Tsitsos et al. 3-way wide-band planar power divider