PL212837B1 - Układ bufora napięciowego - Google Patents

Description

Przedmiotem wynalazku jest układ bufora napięciowego o wysokiej impedancji wejściowej przeznaczony do zastosowania w układach analogowych.

Bufor napięciowy jest jednym z podstawowych bloków stosowanych w układach analogowych. Idealny bufor powinien charakteryzować się nieskończenie dużym pasmem przenoszonych częstotliwości, nieskończenie dużą impedancją wejściową, zerową impedancją wyjściową, wzmocnieniem napięciowym równym jeden, oraz brakiem offsetu DC.

Podstawowym sposobem realizacji bufora napięciowego jest wtórnik źródłowy lub jego wersja komplementarna. Rozwiązania te i ich modyfikacje są szeroko opisane w literaturze, między innymi w publikacjach: B. Razavi. Design of Analog CMOS Integrated Circuits, Tietze U. Schenk Ch. Ukł ady półprzewodnikowe. Mariano Jimenez, Antonio Torralba. Ramón G. Carvajal and J. Ramirez-Angulo Class-AB Low-Voltage CMOS Unity-Gain Buffers.

Znane układy są obarczone błędem nazywanym strefą martwą (cross-over distortion) lub posiadają niezerowy offset DC.

Celem wynalazku jest opracowanie układu bufora napięciowego, który przy prostej konstrukcji, zapewniałby wysoką impedancję wejściową, mały offset DC i był pozbawiony efektu cross-over distortion.

Układ bufora napięciowego według wynalazku składa się z co najmniej czterech tranzystorów, z których dwa tranzystory pierwszy i drugi są identyczne. Bramka pierwszego tranzystora stanowi wejście układu, a źródło tranzystora trzeciego jest wyjściem układu. W układzie tym źródło tranzystora pierwszego jest połączone z drenem tranzystora drugiego a dren tranzystora pierwszego jest dołączony do źródła napięciowego o stałym lub zmieniającym się w trakcie pracy układu potencjale. Natomiast źródło tranzystora drugiego oraz dren i bramka tranzystora czwartego wraz z drenem tranzystora trzeciego są ze sobą połączone. Do źródła tranzystora czwartego doprowadzany jest prąd odniesienia i źródło to jest połączone z bramką tranzystora drugiego.

W jednej modyfikacji układu, pomiędzy drenem tranzystora drugiego a źródłem tranzystora pierwszego może znajdować się dodatkowy układ przesuwający poziom napięcia ale gwarantujący, że prąd przepływający przez kanał tranzystora pierwszego będzie równy prądowi przepływającemu przez kanał tranzystora drugiego.

W drugiej modyfikacji układu, połączone ze sobą dren i bramka tranzystora czwartego oraz ź ródło tranzystora drugiego znajdują się na innym potencjale niż dren tranzystora trzeciego.

W trzeciej modyfikacji, układ ma dwa dodatkowe i identyczne rezystory, z których jeden znajduje się pomiędzy źródłem tranzystora czwartego a bramką tranzystora drugiego, natomiast drugi znajduje się pomiędzy źródłem tranzystora pierwszego a bramką tranzystora trzeciego.

W zależności od potrzeb układ może zawierać jedną modyfikację, dwie lub trzy. Układ może być zrealizowany w wersji, w której tranzystor pierwszy i drugi są typu NMOSFET a tranzystor trzeci i czwarty są typu PMOSFET lub też odwrotnie to znaczy tranzystor pierwszy i drugi są typu PMOSFET a tranzystor trzeci i czwarty są typu NMOSFET.

Ponadto układ może też występować w wersji komplementarnej złożonej z dwóch zaproponowanych układów z których jeden ma tranzystory pierwszy i drugi typu NMOSFET a tranzystory trzeci i czwarty typu PMOSFET a drugi ma tranzystory pierwszy i drugi typu PMOSFET a tranzystory trzeci i czwarty typu NMOSFET.

Wynalazek zostanie bliżej objaśniony na czterech przykładach realizacji pokazanych na rysunku. Figura 1 rysunku pokazuje wersję podstawową układu bufora. Figura 2 przedstawia wersję podstawową bufora w układzie komplementarnym. Figura 3 komplementarną wersję rozszerzoną o układ przesuwający poziom w tym przypadku o układ kompensujący wpływ napięcia dren-źródło tranzystorów M1 i M2 na napięcia bramka-źródło tych tranzystorów. Figura 4 przedstawia układ z fig. 3 z rozszerzeniem o rezystory pozwalające zmniejszyć wpływ rozrzutu procesu technologicznego na dokładność działania układu i jego pobór mocy.

Wersja podstawowa z fig. 1 zbudowana jest z dwóch tranzystorów NMOSFET M1 i M2 oraz dwóch tranzystorów PMOSFET M3 i M4 odpowiednio połączonych. Prąd odniesienia dostarczany jest przez źródło prądowe 10, obciążenie układu reprezentuje źródło prądowe Iout.

Tranzystor M1 pracuje jako wtórnik źródłowy, na którego bramkę podawane jest napięcie wejściowe, jednocześnie stanowi stopień wejściowy układu, a dzięki sterowaniu jego bramki osiągana jest wysoka impedancja wejściowa. Tranzystor M3 również pracuje jako wtórnik źródłowy i stanowi stopień

PL 212 837 B1 wyjściowy. Bramka tranzystora M3 sterowana jest ze źródła tranzystora M1. Tranzystory M2 i M4 tworzą układ polaryzacji, którego zadaniem jest dostarczenie takiego prądu do źródła tranzystora M1, by spadek napięcia pomiędzy bramką a źródłem tego tranzystora był jak najbliższy spadkowi napięcia pomiędzy bramką a źródłem tranzystora M3.

W drugim przykładowym układzie przedstawiono układ składają cy się z dwu układów podstawowych (fig. 2) a zrealizowany w konfiguracji komplementarnej. Na schemacie, elementy pierwszego układu podstawowego zostały wyróżnione literą „a”, a elementy drugiego układu podstawowego, komplementarnego do pierwszego wyróżniono literą „b.

Tranzystory M1a, M2a, M3b i M4b są typu NMOSFET a tranzystory M1b, M2b, M3a i M4a są typu PMOSFET.

Prąd odniesienia dostarczany jest przez źródła prądowe 10a i 10b.

Tranzystory M3a i M3b tworzą stopień wyjściowy i są sterowane przez stopień wejściowy złożony z tranzystorów M1a i M1b, na których połączone bramki podawany jest sygnał wejściowy. Odpowiedni punkt pracy tranzystorów M1a i M1b zapewnia układ polaryzujący złożony odpowiednio z tranzystorów M2a, M4a i M2b, M4b.

Dzięki takiej konstrukcji układu polaryzacji, punkty pracy tranzystorów M1a i M2a zapewniają, że napięcie Ugs tranzystora M1a jest w przybliżeniu równe napięciu Ugs tranzystora M3a, a napięcie Ugs tranzystora M1b jest w przybliżeniu równe napięciu Ugs tranzystora M3b. Dzięki temu błędy offsetu DC i cross-over distortion są zminimalizowane.

Układ cechuje się też dużą impedancją wejściową, którą zapewnia podanie sygnału wejściowego tylko na bramki tranzystorów MOSFET. Źródła prądowe 10a i 11a dostarczają prądu o tej samej wartości.

Trzecia przykładowa realizacja (fig. 3) pokazuje układ o rozszerzonej wersji komplementarnej. Jest to zmodyfikowany układ przedstawiony na fig. 2, który rozbudowano o tranzystory M5a, M6a i M7a typu NMOSFET oraz M5b, M6b i M7b typu PMOSFET. Dzię ki dodatkowym tranzystorom napię cia dren-źródło tranzystorów M1a i M2a oraz napięcia dren-źródło tranzystorów M1b i M2b mają podobną i prawie stałą wartość, co znacząco podnosi precyzję układu polaryzacji. Czwarta przykładowa realizacja przedstawiona jest na fig. 4, i przedstawia rozbudowaną wersję komplementarną to jest modyfikację układu z fig. 3. Układ ten został rozbudowany o rezystory R1a i R2a oraz R1b i R2b, i o źródła prądowe 11a i 12a oraz 11b i 12b, przy czym rezystory R1a i R2a, oraz R1b i R2b są identyczne.

Dzięki wprowadzeniu do układu rezystorów R1a i R1b napięcie bramka-źródło tranzystorów M2a i M2b zostaje powiększone o ustaloną wartość, co powoduje większą stabilność pracy tych tranzystorów ponieważ napięcia bramka-źródło tych tranzystorów może być wyraźnie wyższe niż napięcie progowe. Natomiast dzięki rezystorom R2a i R2b napięcie bramka-źródło tranzystorów M3a i M3b jest pomniejszane o tą samą wartość. Źródła prądowe 10a, 11a, 12a, 10b, 11b i 12b dostarczają prądu o identycznej wartoś ci.

Claims (6)

1. Układ bufora napięciowego, znamienny tym, że składa się co najmniej z czterech tranzystorów, dwa tranzystory pierwszy (M1) i drugi (M2) są identyczne, bramka tranzystora pierwszego (M1) stanowi wejście układu, a źródło tranzystora trzeciego (M3) jest wyjściem układu, źródło tranzystora pierwszego (M1) jest połączone z drenem tranzystora drugiego (M2) oraz z bramką tranzystora trzeciego (M3), dren tranzystora pierwszego (M1) jest dołączony do źródła napięciowego o stałym lub zmieniającym się w trakcie pracy układu potencjale, źródło tranzystora drugiego (M2), dren i bramka tranzystora czwartego (M4) oraz dren tranzystora trzeciego (M3) są ze sobą połączone, natomiast do źródła tranzystora czwartego (M4) połączonego z bramką tranzystora drugiego (M2) doprowadzany jest prąd odniesienia.

2. Układ według zastrz. 1, znamienny tym, że pomiędzy drenem tranzystora drugiego (M2) a źródłem tranzystora pierwszego (M1) znajduje się układ przesuwający poziom napięcia, taki że zachowana zostaje zależność, że prąd przepływający przez kanał tranzystora pierwszego (M1) jest równy prądowi przepływającemu przez kanał tranzystora drugiego (M2).

PL 212 837 B1

3. Układ według zastrz. 1, znamienny tym, że połączone ze sobą dren i bramka tranzystora czwartego (M4) oraz źródło tranzystora drugiego (M2) znajdują się na innym potencjale niż dren tranzystora trzeciego (M3).

4. Układ według zastrz. 1, znamienny tym, że ma dwa dodatkowe i identyczne rezystory, z których jeden znajduje się pomiędzy źródłem tranzystora czwartego (M4) a bramką tranzystora drugiego (M2) natomiast drugi znajduje się pomiędzy źródłem tranzystora pierwszego (M1) a bramką tranzystora trzeciego (M3).

5. Układ według zastrz. 1 - 4, znamienny tym, że tranzystor pierwszy (M1) i drugi (M2) są typu NMOSFET a tranzystor trzeci (M3) i czwarty (M4) są typu PMOSFET.

6. Układ według zastrz. 1 - 4, znamienny tym, że tranzystor pierwszy (M1) i drugi (M2) są typu PMOSFET a tranzystor trzeci (M3) i czwarty (M4) są typu NMOSFET.