Przedmiotem wynalazku jest sposób sterowania trójfazowego falownika pradu i uklad do sterowania trójfazowego falownika pradu.Znany sposób sterowania trójfazowego falownika pradu polega na tym, ze sygnal napieciowy o czestotliwosci pradu wyjsciowego falownika zamienia sie analogowo na sygnal czestotliwos¬ ciowy, z którego nastepnie oddziela sie impulsy wlaczajace poszczególne zawory falownika.Sposób wydzielania impulsów wlaczajacych okresla sie na podstawie dyskryminacji wartosci sygnalu napieciowego o czestotliwosci pradu wyjsciowego falownika tak, ze w zakresie malych czestotliwosci falownik pracuje z wielopulsowa modulacja pradu, a w pozostalym zakresie z jednopulsowa modulacja pradu. Wada takiego sposobu sterowania sa uchyby wartosci czestotli¬ wosci pradu wyjsciowego falownika powodowane przez bledy liniowosci i wzmocnienia, zwiazane z analogowa zamienna sygnalu o czestotliwosci pradu wyjsciowego falownika.Znany uklad do sterowania trójfazowego falownika pradu, zawiera oscylator przestrajany napieciem, pracujacy jako przetwornik sygnalu napieciowego na sygnal czestotliwosciowy, komu¬ tator elektroniczny wydzielajacy z sygnalu czestotliwosciowego impulsy wlaczajace zawory falow¬ nika oraz dyskryminator napiecia, sluzacy do zmiany pracy komutatora z modulacja wielopulsowa lub modulacja jednopulsowa.Wada takiego ukladu sa trudnosci w wykonaniu oscylatora przestrajanego napieciem, o duzej liniowosci charakterystyki oraz duzej stabilnosci czasowej i temperaturowej. Ponadto realizacja komutatora elektronicznego zapewniajacego prace falownika z modulacja wielopulsowa lub modulacja jednopulsowa wymaga duzej liczby elementów, zwlaszcza jezeli w zakresie pracy z modulacja wielopulsowa wymagana jest mozliwosc zmian rodzaju modulacji, to znaczy zmian ilosci impulsów pradu wyjsciowego falownika, przypadajacych na jeden pólokres.Sposób wedlug wynalazku polega na tym, ze impulsy wlaczajace zawory falownika wysyla sie z bloku sterujacego na podstawie przekazywanych sekwencyjnie cyfrowych obrazów konfiguracji galezi przewodzacych i nieprzewodzacych falownika, zestawionych, w formie tablic obrazów dla modulacji wielopulsowej oraz tablicy obrazów dla modulacji jednopukowej, zapisanych W bloku2 146 036 pamieci. Wartosci odstepów czasowych dzielacych przekazanie dwu kolejnych obrazów oraz wskazówki wyboru odpowiedniej tablicy obrazów, zapisuje sie dla róznych zadanych wartosci czestotliwosci pradu wyjsciowego falownika w postaci cyfrowych slów sterujacych, zestawionych w odrebnej tablicy czestotliwosci, zapisanej w bloku pamieci.Korzystne jest, jesli tablice obrazów dla modulacji wielopulsowej i tablica obrazów dla modulacji jednopulsowej maja jednakowa dlugosc.Uklad wedlug wynalazku zawierajacy blok sterujacy, blok pamieci, blok odmierzania czasu oraz blok formowania impulsów, wyróznia sie tym, ze blok sterujacy, do którego doprowadzany jest sygnal cyfrowy, przedstawiajacy zadana czestotliwosc pradu wyjsciowego falownika pradu, jest polaczony z blokiem pamieci, w którym zapisane sa tablice obrazów konfiguracji galezi przewodzacych i nieprzewodzacych falownika pradu i tablica czestotliwosci zawierajaca cyfrowe slowa sterujace, okreslajace wybór tablicy obrazów i nastawe bloku odmierzania czasu oraz jest polaczony z blokiem odmierzania czasu, odliczajacym odstepy czasowe pomiedzy kolejnymi momentami przekazywania obrazów i blokiem formowania impulsów wlaczajacych pólprzewod¬ nikowe zawory falownika pradu.Korzystne jest, jesli blok sterujacy oraz blok pamieci stanowia blok mikroprocesorowy.W sposobie i ukladzie zgodnie z wynalazkiem, dzieki zastosowaniu cyfrowego przetwarzania sygnalów i sterowania wedlug tablic obrazów i tablicy czestotliwosci, uzyskano wyeliminowanie uchybów czestotliwosci pradu wyjsciowego falownika, spowodowanych nieliniowoscia charakte¬ rystyki oraz niestabilnoscia czasowa i temperaturowa.Ponadto dzieki stosowaniu jednakowej dlugosci tablic obrazów dla modulacji wielopulsowej i tablicy obrazów dla modulacji jednopulsowej, uzyskano mozliwosc zmiany wyboru tablicy obra¬ zów przy kazdym przekazaniu obrazu. Natomiast przy zastosowaniu bloku mikroprocesora uzy¬ skano zmniejszenie liczby elementów oraz zwiekszenie niezawodnosci.Przyklad stosowania sposobu jest blizej objasniony w oparciu o rysunek, przedstawiajacy na fig. 1 realizacje sposobu w ujeciu blokowym, zas na fig. 2 przyklad ukladu sterowania w ujeciu blokowym.Sposób sterowania, jak pokazano na fig. 1 rysunku, polega na tym, ze na podstawie sygnalu cyfrowego SC okreslajacego zadana wartosc czestotliwosci pradu wyjsciowego falownika FP, wybiera sie z bloku pamieci BP odpowiednie slowo sterujace z tablicy czestotliwosci. Czesc tego slowa zawiera wskazówke wyboru odpowiedniej tablicy obrazów, z której zostaje pobrany obraz wskazany przez zawartosc licznika obrazów wchodzacego w sklad bloku sterujacego BS i przeslany do bloku formowania impulsów wlaczajacych BFI. Zawartosc licznika obrazów zostaje zmieniona o jednosc, a pozostala czesc slowa sterujacego przesyla sie do bloku odmierzania czasu BOC, który rozpoczyna odliczanie nastawionego odstepu czasowego. Po zakonczeniu odliczania, z bloku BOC wysyla sie do bloku sterujacego BS sygnal, po którym cykl pracy powtarza sie.Na fig. 2 rysunku przedstawiony uklad zawiera blok mikroprocesora MP, pelniacy funkcje bloku sterujacego BS wraz z blokiem pamieci statycznej BP pokazanych na fig. 1 rysunku.W pamieci stalej bloku mikroprocesoraMP sa zapisane tablice obrazów, tablica czestotliwosci i programu dzialania bloku sterujacego. Blok odmierzania czasu BOC zawiera selektor adresów SAD, pomocniczy generator zegarowy PGZ oraz licznik odmierzania czasu LOC.Wejscia selektora SAD sa polaczone z szyna adresowa SZA i szyna sterujaca SZS bloku mikroprocesora MP, zas jedno wyjsciejest polaczone z wejsciem wpisujacym licznika odmierzania czasu LOC, a drugie wyjsciejest polaczone z drugim wejsciem wpisujacym licznikaLOCi wejsciem wpisujacym generatora PGZ. Wejsciadanych generatora PGZ i licznikaLOC sa polaczone z szyna danych SZD bloku mikroprocesora MP.Wyjscie generatora PGZ jest polaczone z wejsciem zliczajacym licznika LOC, zas wejscie sterujace jest polaczone z wyjsciem wewnetrznego generatora zegarowego bloku mikroprocesora MP. Wyjscie licznika LOC jest polaczone z wejsciem blokujacym generatora PGZ oraz wejsciem przerwan bloku mikroprocesora MP. Wejscia bloku formowania impulsów wlaczajacych BFI sa polaczone z wyjsciami bloku mikroprocesora MP, zas wyjscia z zaworami falownika pradu FP.Uklad dziala w sposób nizej opisany. Na podstawie sygnalów wejsciowych SW blok mikro¬ procesoraMP wypracowuje sygnal cyfrowy okreslajacy wartosc zadana czestotliwosci pradu wyjs¬ ciowego falownika FP. Na podstawie tego sygnalu, zostaje wybrane z pamieci bloku mikroproce-146 036 3 sora MP, odpowiednie slowo sterujace z tablicy czestotliwosci. Czesc tego slowa zawiera wska¬ zówke wyboru odpowiedniej tablicy obrazów, z której zostaje pobrany obraz wskazany przez zawartosc licznika obrazów i przeslany do bloku formowania impulsów wlaczajacych BFI. Zawar¬ tosc licznika obrazów zostaje zmieniona o jednosc, a pozostala czesc slowa sterujacego zostaje przeslana do bloku odmierzania czasu BOC, który rozpoczyna odliczanie nastawionego odstepu czasowego i po zakonczeniu odliczania z wyjscia licznikaLOCjest przekazywany sygnal do wejscia przerwan bloku mikroprocesora MP.Podczas odliczania odstepu czasowego, blok mikroprocesoraMP spelnia dodatkowo zadania regulacyjne.Zastrzezenia patentowe 1. Sposób sterowania trójfazowego falownika pradu za pomoca ukladu cyfrowego, zna¬ mienny tym, ze impulsy wlaczajace zawory falownika (FP) wysyla sie z bloku sterujacego (BS) na podstawie przekazywanych sekwencyjnie cyfrowych obrazów konfiguracji galezi przewodzacych i nieprzewodzacych falownika (FP), zestawionych w formie tablic obrazów dla modulacji wielopul- sowej oraz tablicy obrazów dla modulacji jednopulsowej, zapisanych w bloku pamieci (BP), zas wartosci odstepów czasowych dzielacych przekazanie dwu kolejnych obrazów oraz wskazówki wyboru odpowiedniej tablicy obrazów zapisuje sie dla róznych zadanych wartosci czestotliwosci pradu wyjsciowego falownika (FP) w postaci cyfrowych slów sterujacych, zestawionych w odrebnej tablicy czestotliwosci, zapisanej w bloku pamieci. 2. Sposób wedlug zastrzezenia 1, znamienny tym, ze tablice obrazów dla modulacji wielopul- sowej i tablica obrazów dla modulacji jednopulsowej maja jednakowa dlugosc. 3. Uklad do sterowania trójfazowego falownika pradu, zawierajacy blok sterujacy, blok pamieci, blok odmierzania czasu oraz blok formowania impulsów, znamienny tym, ze blok steru¬ jacy (BS), do którego doprowadzony jest sygnal cyfrowy (SC), przedstawiajacy zadana czestotli¬ wosc pradu wyjsciowego falownika pradu (FP), jest polaczony z blokiem pamieci (BP), w którym zapisane sa tablice obrazów konfiguracji galezi przewodzacych i nieprzewodzacych falownika pradu (FP) i tablica czestotliwosci, zawierajaca cyfrowe slowa sterujace, okreslajace wybór tablicy obrazów i nastawe bloku odmierzania czasu (BOC) oraz jest polaczony z blokiem odmierzania czasu (BOC) odliczajacym odstepy czasowe pomiedzy kolejnymi momentami przekazywania obrazów i blokiem formowania impulsów (BFI) wlaczajacych pólprzewodnikowe zawory falow¬ nika pradu (FP). 4. Uklad wedlug zastrz. 3, znamienny tym, ze blok sterujacy (BS) oraz blok pamieci (BP) stanowia blok mikroprocesora (MP).146036 BOC k=N BS K SC BF1 \7 FP FIG.1146036 SW PLThe subject of the invention is a method of controlling a three-phase current inverter and a system for controlling a three-phase current inverter. The known method of controlling a three-phase current inverter consists in the fact that the voltage signal at the frequency of the inverter's output current is converted by analogue into a frequency signal, from which the pulses switching on are then separated. The method of isolating switching pulses is determined on the basis of the discrimination of the value of the voltage signal with the frequency of the inverter output current, so that in the low frequency range the inverter works with multi-pulse current modulation, and in the remaining range with single-pulse current modulation. The disadvantage of this method of control are the errors in the frequency of the inverter output current caused by linearity and gain errors related to the analog conversion of the signal at the frequency of the inverter output current. The well-known circuit for controlling a three-phase current inverter, includes a voltage-tuned oscillator working as a voltage converter a frequency signal, an electronic commutator emitting pulses from the frequency signal that switch on the inverter valves and a voltage discriminator used to change the operation of a commutator with multi-pulse modulation or single-pulse modulation. The disadvantages of such a system are difficulties in the performance of the oscillator of the tuned voltage characteristics, and of large lines time and temperature stability. In addition, the implementation of an electronic commutator providing inverter operation with multi-pulse or single-pulse modulation requires a large number of elements, especially if in the range of multi-pulse modulation it is required to change the type of modulation, i.e. change the number of pulses of the inverter output current per one half-period. it consists in that the pulses switching on the inverter valves are sent from the control block on the basis of the sequentially transmitted digital images of the configuration of the conducting and non-conducting branches of the inverter, compiled in the form of image tables for multi-pulse modulation and image tables for single-knock modulation, stored in memory block 2 146 036. The values of the time intervals dividing the transmission of two consecutive images and the hints of selecting the appropriate image table are recorded for the different setpoints of the frequency of the inverter output current in the form of digital control words, compiled in a separate frequency table, stored in the memory block. It is advantageous if the image tables for the modulation and the image table for single-pulse modulation have the same length. The system according to the invention comprising the control block, the memory block, the timing block and the pulse forming block, is distinguished by the fact that the control block to which a digital signal is applied, representing the desired frequency of the inverter output current current, is connected to the memory block in which the configuration image tables of the conducting and non-conducting branches of the current are stored, and the frequency table containing digital control words, specifying the selection of the image table and the timing block setting and is connected to a timing block that counts the time intervals between successive image transmission moments and a pulse forming block that turns on the semiconductor valves of the current inverter. It is preferable that the control block and the memory block constitute a microprocessor block. In a method and arrangement according to the invention, the use of digital signal processing and control according to image tables and frequency tables, the inverter output current frequency deviations due to non-linearity of the characteristics as well as time and temperature instability were eliminated. Moreover, by using the same length of image tables for multi-pulse modulation and the image table, we obtained possibility to change the selection of the image table with each transfer of the image. On the other hand, when using a microprocessor block, a reduction in the number of elements and an increase in reliability have been achieved. An example of the use of the method is explained in more detail on the basis of the drawing, which shows in Fig. 1 the implementation of the method in a block perspective, and in Fig. as shown in Fig. 1 of the drawing, it is based on the digital signal SC defining a given frequency value of the output current of the inverter FP, that the corresponding control word from the frequency table is selected from the memory block BP. A part of this word contains a hint to select the appropriate picture table from which the picture indicated by the contents of the picture counter of the BS control block is taken and sent to the BFI enable pulse forming block. The content of the frame counter is changed by one and the remainder of the control word is transferred to the timing block BOC, which begins the countdown of the set interval. After the countdown is over, a signal is sent from the BOC to the control unit BS, after which the duty cycle repeats. In Fig. 2, the circuit shown includes a microprocessor block MP, which performs the functions of the control block BS together with the static memory block BP shown in Fig. 1. The image tables, the frequency table and the control block operation program are stored in the permanent memory of the microprocessor block. The BOC timing block contains the SAD address selector, PGZ auxiliary clock generator and the LOC timing counter. The SAD selector inputs are connected to the SZA address bus and the SZS control bus of the MP microprocessor block, and one output is connected to the LOC timing counter input and the other the output is connected to the second LOC counter writing input and the PGZ generator writing input. The PGZ generator and LOC counter inputs are connected to the SZD data bus of the MP microprocessor block. The PGZ generator output is connected to the LOC counter counting input, and the control input is connected to the internal clock generator output of the MP microprocessor block. The LOC counter output is connected to the PGZ generator blocking input and to the interrupted input of the MP microprocessor block. The inputs of the pulse forming block BFI are connected to the outputs of the microprocessor block MP, and the outputs to the valves of the current inverter FP. The circuit works as described below. On the basis of the input signals SW, the microprocessor block MP works out a digital signal which determines the set value of the frequency of the output current of the inverter FP. On the basis of this signal, the corresponding control word from the frequency table is selected from the memory of the microprocess block-146 036 3 sora MP. Part of this word contains a hint to select the appropriate image table from which the image indicated by the image counter contents is taken and sent to the BFI enable pulse forming block. The frame counter is changed by one and the remainder of the control word is sent to the BOC timing block, which starts the countdown of the preset time interval, and after the count is finished, the LOC counter output is signaled to the interrupted input of the MP microprocessor block. The microprocessor block MP fulfills additional control tasks. Patent claims 1. A method of controlling a three-phase current inverter by means of a digital system, characterized by the fact that the pulses switching on the inverter valves (FP) are sent from the control block (BS) on the basis of sequentially transmitted digital images of the branch configuration conductive and non-conductive inverter (FP), compiled in the form of image tables for multi-pulse modulation and image tables for single-pulse modulation, stored in the memory block (BP), and the time interval values between the transfer of two consecutive images and the selection hint corresponds to One image table is stored for the different inverter output frequency (FP) setpoints in the form of digital control words arranged in a separate frequency table stored in the memory block. 2. A method according to claim 1, characterized in that the picture tables for the multi-pulse modulation and the picture tables for the single-pulse modulation are of equal length. 3. A control system for a three-phase current inverter, comprising a control block, a memory block, a timing block, and a pulse shaping block, characterized in that a control block (BS) to which a digital signal (SC) is applied, representing a given frequency The inverter output current (FP) is linked to the memory block (BP) in which the conductive and non-conductive inverter configuration image tables (FP) and the frequency table containing digital control words, specifying the image table selection and block setting are stored timing block (BOC) and is connected to a timing block (BOC) which counts the time intervals between consecutive image transfer times and a pulse forming block (BFI) which turns on the current wave inverter semiconductor valves (FP). 4. System according to claim 14. The process of claim 3, wherein the control block (BS) and the memory block (BP) constitute a microprocessor block (MP). 146 036 BOC k = N BS K SC BF1 \ 7 FP FIG.1146036 SW PL