Przedmiotem wynalazku jest przeksztaltnik pra¬ du stalego na prad staly, pracujacy na zasadzia regulatora przelaczajacego.Znany przeksztaltnik tego rodzaju zawiera tran¬ zystor mocy do regulacji napiecia wyjsciowego, który jest wlaczany i wylaczany sterownikiem dzia¬ lajacym jako komparator porównujacy napiecie wyjsciowe z napieciem odniesienia. Miedzy tran¬ zystorem przelaczajacym a zaciskami wyjsciowymi przeksztaltnika wlaczony jest filtr zawierajacy dla¬ wik kondensator oraz diode.W przeksztaltniku znanym na przyklad z opisu patentowego USA nr 3 396 326 dlawik zawiera u- zwojenie przesylowe, które przy zmniejszaniu sie pradu plynacego przez cewke dlawikowa powodu¬ je powstanie sygnalu blokujacego tranzystor prze¬ laczajacy mocy. Takie uzwojenie przesylowe po¬ siada istotne wady, poniewaz nie zapewnia nadzo¬ rowania wielkosci calkowitego pradu zasilajacego, co powoduje gromadzenie energii w cewce dlawi¬ kowej i wystepuje niebezpieczenstwo pracy cewki w nasyceniu, co prowadzi do przeciazenia prze¬ ksztaltnika.Ponadto stosujac uzwojenie przesylowe mozna nadzorowac tylko dynamiczne, a nie statyczne dzia¬ lanie dlawika. Poza tym dlawiki z uzwojeniem przesylowym nie sa dostepne w handlu.Celem wynalazku jest opracowanie przeksztalt¬ nika pradu stalego na prad staly, w którym do¬ puszczalne sa duze zmiany napiecia wejsciowego np. 10 15 20 25 30 1 :10, jak równiez duze wahania obciazenia wyj¬ sciowego, bez narazania na zniszczenie poszczegól¬ nych elementów przeksztaltnika przy przeciazeniu.Przeksztaltnik pradu stalego na prad staly za¬ wierajacy zaciski wejsciowe doprowadzajace na¬ piecie stale ze zródla energii, zaciski wyjsciowe dolaczone do urzadzenia odbiorczego energii, filtr skladajacy sie z dlawika, kondensatora i diody, urzadzenie przelaczajace wlaczone miedzy zaciska¬ mi wejsciowymi a zaciskami wyjsciowymi zawiera¬ jace tranzystor mocy, który przez zespól sterujacy jest wlaczany i wylaczany, który to przeksztal¬ tnik zawiera ponadto pierwszy kompanator po¬ równujacy napiecie wejsciowe z napieciem odnie¬ sienia i przy wystepujacej ich róznicy dostarczaja¬ cy sygnal doprowadzany do zespolu sterujacego przelaczajacy tranzystor mocy oraz zawiera steru¬ jacy tranzystor przelaczajacy nadzorujacy wielkosc pradu plynacego przez rezystor w obwodzie jego bazy, a przy przekroczeniu dopuszczalnej wartosci dostarczajacy sygnal doprowadzany do zespolu ste¬ rujacego, wedlug wynalazku charakteryzuje sie tym, ze zawiera drugi komparator polaczony z wejsciem dlawika, wyjsciem tego. dlawika, jak równiez z tranzystorowym zespolem sterujacym, porównujacy napiecie na wejsciu dlawika z napieciem wyjscio¬ wym dla dostarczenia sygnalu do tranzystorów ste¬ rujacych do blokowania tranzystora mocy tak dlu¬ go, jak napiecie wyjsciowe jest równe lub mniej¬ sze niz napiecie na wejsciu dlawika. 124 0803 Przedmiot wynalazku jest blizej objasniony w przykladzie wykonania na rysunku, na którym fig. 1 przedstawia schemat polaczen znanego prze¬ ksztaltnika, a fig. 2 — schemat wedlug wynalazku.Przeksztaltnik przedstawiony na fig. 1 ma dwa zaciski dla stalego napiecia wejsciowego UE i dwa zaciski wyjsciowego napiecia stalego UA. Oba zaciski dodatnie sa polaczone poprzez przelaczaja¬ cy tranzystor mocy T. Komparator LD jest przy¬ laczony do dodatniego zacisku wyjsciowego i bazy tranzystora T.Komparator ten jest oprócz tego przylaczony do zródla napiecia pomocniczego UH i napiecia od¬ niesienia UR, zaznaczonych na rysunku jedynie strzalkami. Oprócz tego przeksztaltnik zawiera filtr zlozony z cewki dlawikowej DR i kondensatora C.Równolegle do filtru jest dolaczona dioda D dla wygladzania impulsów przepiec przy wlaczaniu i wylaczaniu.Dzialanie znanego przeksztaltnika jest nastepuja¬ ce. Napiecie wyjsciowe UA powoduje poprzez kom¬ parator LD wlaczenie lub wylaczenie tranzystora przelaczajacego T, to jest, gdy tylko napiecie wyj¬ sciowe przekroczy okreslona wartosc, to poprzez komparator, który porównuje w sposób ciagly na¬ piecie wyjsciowe z napieciem odniesienia UR blo¬ kuje tranzystor T.Wskutek tego napiecia wyjsciowe obniza sie, co z kolei powoduje, ze komparator LD ponownie odblokowuje tranzystor T. Jak dlugo tranzystor przelaczajacy T jest w stanie przewodzenia, filtr zawierajacy dlawik DR i kondensator C jest przy¬ laczony do napiecia wejsciowego UE, wskutek cze¬ go prad ij rosnie. Kiedy tranzystor przelaczajacy T jest zablokowany, energia dlawika DR moze odplywac poprzez diode D i prad ii maleje.Oczywiste jest, ze napiecie wyjsciowe UA zalezy od czasu ti, podczas którego tranzystor przelacza¬ jacy jest w stanie przewodzenia oraz od okresu UA ti drgan ^ ukladu, to jest: =— przy czym UE tj tj = Uf, gdzie i jest czestoliwoscia drgan ukladu.Istotne jest optymalne dopasowanie podzespolów tego przeksztaltnika do kazdorazowych wymagan, poniewaz sprawnosc, to jest straty, sa zalezne od wlasciwego doboru elementów. Zwlaszcza dlawik DR musi byc tak zwymiarowany, aby w calym zakresie zmian napiecia wejsciowego UE i przy najwyzszym dopuszczalnym obciazeniu wyjscia przeksztaltnika nie wystepowalo nasycenie.W celu unikniecia tych niedogodnosci znany prze¬ ksztaltnik ulepszono wedlug wynalazku.Przeksztaltnik pradu stalego na prad staly we¬ dlug fig. 2 ma równiez dwa zaciski napiecia wej¬ sciowego UE i dwa zaciski stalego napiecia wyj¬ sciowego UA. Oba dodatnie zaciski sa równiez po¬ laczone poprzez przelaczajacy tranzystor mocy T2.Pierwszy komparator LD1 jest polaczony z do¬ datnim zaciskiem wyjsciowym i przez tranzysto¬ ry sterujace T4, T5 i Tl do bazy tranzystora T2.Komparator LD1 jest oprócz tego przylaczony do pomocniczego zródla napiecia DDC i do napiecia odniesienia UR. Wystepuje tu równiez filtr, zlo¬ zony z cewki indukcyjnej ewentualnie dlawika DR 4 080 4 i kondensatora C. Równolegle do filtru jest przy¬ laczona dioda D.Opisane dotychczas podzespoly nie róznia sie ukladowo od znanego przeksztaltnika wedlug fig. 5 1. Wedlug wynalazku jednak zastosowano dodatko¬ we podzespoly. Drugi komparator LD2 polaczony jest z dodatnim zaciskiem wyjsciowym a jedno¬ czesnie p3przez tranzystory sterujace T» i Tl z ba¬ za tranzystora przelaczajacego T2. Ten komparator 10 LD2 jest przylaczony do zacisku A cewki induk¬ cyjnej i zródla napiecia pomocniczego DDC.• Ponadto, równolegle do tranzystora przelaczaja¬ cego T2 jest przylaczony sterujacy tranzystor prze¬ laczajacy T3, którego baza jest polaczona z ko- i» lektorem tranzystora przelaczajacego T2 jest wla¬ czony pierwszy rezystor R3, miedzy baza steruja¬ cego tranzystora przelaczajacego T3 i kolektorem pierwszego tranzystora przelaczajacego T2 jest wlaczony drugi rezystor R4, a miedzy emiterem ao sterujacego tranzystora przelaczajacego T3 i ujem¬ nym zaciskiem wyjsciowym — trzeci rezystor R5.Ponadto przeksztaltnik wedlug wynalazku jest wyposazony w czlon czasowy TM1, który jest po¬ przez zacisk wejsciowy E i tranzystorowy steruja- a» ce T5' i Tl przylaczony do bazy tranzystora prze¬ laczajacego T2. Równolegle do czlonu czasowego TM1, do zacisku wejsciowego E jest przylaczony dodatkowo zalezny od predkosci zmian lub na¬ piecia przelacznik poziomu LD3. 30 Opisany przeksztaltnik dziala w nastepujacy spo¬ sób. W normalnym stanie wartosc rzeczywista na¬ piecia wyjsciowego UA w komparatorze LD1 jest porównywana z napieciem odniesienia UR. Jesli napiecie wyjsciowe UA wzrosnie ponad napiecie od- 35 niesienia R, to komparator LD1 przelaczy sie ze stanu „(T na stan „1". To przelaczenie na stan „1" powoduje, ze tranzystor sterujacy T4 przechodzi w stan przewodzenia, wskutek czego tranzystor T5 zostaje zablokowany. 40 To powoduje, ze tranzystor sterujacy Tl rów¬ niez zostaje zablokowany, a tym samym blokuje sie równiez tranzystor przelaczajacy T2. Jak tylko wyjsciowe napiecie UA stanie sie mniejsze niz napiecie odniesienia UR, komparator LD1 przela- 45 cza sie ponownie ze stanu „1" na stan „0", wsku¬ tek czego tranzystor sterujacy T4 zostaje zablo¬ kowany, a tranzystory sterujace T5 i Tl oraz tran¬ zystor przelaczajacy T2 przechodza w stan prze¬ wodzenia. Przebieg taki wystepuje przy pracy nor- so malnej, to jest tak dlugo, jak dlugo obciazenie jest równe lub mniejsze niz maksymalne dopusz¬ czalne. Przy przeciazeniu lub zwarciu wyjscia przeksztaltnika czas wlaczenia tranzystora przela¬ czajacego T2 staje sie tak duzy, ze dlawik DR 55 wchodzi w stan nasycenia.Przy nasyceniu dlawika DR rosnie prad tranzy¬ stora przelaczajacego T2 i prowadzi do jego na¬ glego zniszczenia. Aby zapobiec temu zniszczeniu niezbedne jest nadzorowanie narastania pradu. Wy- 60 komije sie to za pomoca rezystorów R3, R4 i R5 i sterujacego tranzystora przelaczajacego T3. Jak tylko prad plynacy przez rezystor R3 wzrosnie po¬ nad okreslona wartosc, sterujacy tranzystor prze¬ laczajacy T3, a tym samym i tranzystor sterujacy •5 T4 przechodza w stan przewodzenia. /124 080 6 Powoduje to, ze tranzystory sterujace T5 i Tl, a tym samym i tranzystor przelaczajacy T2, zosta¬ ja zablokowane. W tym ukladzie przelaczajacy tranzystor mocy T2 jest zabezpieczony przed zni¬ szczeniem wskutek przeciazenia pradowego. Nadzo¬ rowanie narastania pradu nie jest jednak w sta¬ nie zapobiec zniszczeniu tranzystora T2 wskutek przeciazenia cieplnego, poniewaz zmiany pradu od¬ bywaja sie z czestoliwoscia wieksza niz 100 KHz i 50-cio procentowym czasem wlaczenia. Przy wyz¬ szym napieciu wejsciowym UE straty mocy w tran¬ zystorze przelaczajacym staja sie tak duze, ze na¬ stepuje przegrzanie i zniszczenie tranzystora. Oprócz tego dlawik DR nie ma mozliwosci oddania na¬ gromadzonej energii, w zwiazku z czym prakty¬ cznie stale pracuje w nasyceniu. Powoduje to ko¬ niecznosc stalego nadzorowania dlawika DR. Nad¬ zorowanie to odbywa sie za pomoca drugiego kom¬ paratora LD2, który porównuje napiecie wyjscio¬ we UA za dlawikiem DR z napieciem w punkcie A przed dlawikiem DR. Jak dlugo napiecie w punkcie A jest mniejsze niz napiecie wyjsciowe UA, dlawik DR jeszcze oddaje energie i tranzy¬ stor przelaczajacy musi byc zablokowany.Jesli napiecie w punkcie A jest mniejsze niz na¬ piecie wyjsciowe UA, to komparator LD2 przela¬ cza sie na stan „0", wskutek czego tranzystory ste¬ rujace T5 i Tl, a tym samym i tranzystor prze¬ laczajacy T2 zostaja zablokowane. Gdy napiecie w punkcie A jest równe lub wieksze niz napiecie wyjsciowe UA, to komparator LD2 przelacza sie na stan „1" tranzystor T5 przewodzi i tym samym równiez przewodza tranzystor sterujacy Tl i tran¬ zystor przelaczajacy T2. W trybie normalnym czas oddawania energii dlawika DR jest krótszy niz czas regulacji i w tym przypadku komparator LD2 jest bez znaczenia. Przy zwarciu uruchamia sie naj¬ pierw nadzorowanie narastania pradu a nastepnie nadzorowanie dlawika. Umozliwia to uzyskanie do¬ godnego czasu wlaczania tranzystora przelaczaja¬ cego T2, wskutek czego przeksztaltnik jest zabez¬ pieczony calkowicie przed skutkami zwarc.Przy wlaczaniu przeksztaltnika wedlug fig. 2 10 15 20 25 30 35 40 najpierw musi wystapic napiecie pomocnicze z po¬ mocniczego zródla napiecia DDC, zanim uklad be¬ dzie mógl pracowac. Wskutek tego niezbedny jest czlon czasowy TM1, który zatyka tranzystory ste¬ rujace T5 i Tl, a tym samym i tranzystor prze¬ laczajacy T2 na tak dlugo, az wystapi napiecie po¬ mocnicze.Przelacznik poziomu LD3 zapewnia to, ze prze¬ ksztaltnik rozpoczyna prace dopiero przy okreslo¬ nej szybkosci zmian albo przy okreslonym napie¬ ciu.Zastrzezenie patentowe Przeksztaltnik pradu stalego na prad staly, za¬ wierajacy zaciski wejsciowe doprowadzajace napie¬ cie stale ze zródla energii, zaciski wyjsciowe do¬ laczone do urzadzenia odbiorczego energii, filtr skladajacy sie z dlawika, kondensatora i diody, urzadzenie przelaczajace wlaczone miedzy zaciska¬ mi wejsciowymi a zaciskami wyjsciowymi i zawie¬ rajace tranzystor mocy, który przez zespól steru¬ jacy jest wlaczany i wylaczany, który to przeksztal¬ tnik zawiera ponadto pierwszy komparator porów¬ nujacy napiecie wejsciowe z napieciem odniesie¬ nia i przy wystepujacej ich róznicy dostarczaja¬ cy sygnal doprowadzany do zespolu sterujacego przelaczajacy tranzystor mocy oraz zawiera steru¬ jacy tranzystor przelaczajacy nadzorujacy wielkosc pradu plynacego przez rezystor w obwodzie jego bazy, a przy przekroczeniu dopuszczalnej wartosci dostarczajacy sygnal doprowadzany do zespolu ste¬ rujacego, znamienny tym, ze zawiera drugi kom¬ parator (LD2) polaczony z wejsciem dlawika (DR), wyjsciem tego dlawika (DR), jak fówniez z tran¬ zystorowym zespolem sterujacym (Tl, T4, T5), po¬ równujacy napiecie na wejsciu (A) dlawika (DR) z napieciem wyjsciowym (UA) dla dostarczenia sygnalu do tranzystora sterujacych (Tl, T5) do blo¬ kowania tranzystora mocy piecie wyjsciowe (UA) jest równe lub mniejsze niz napiecie na wejsciu (A) dlawika (DR). i ?1 UE -o L D2 £ 01 UH { LD _r^f UR W 1 = C ó UA o- FIG. 1124 080 FIG. 2 LD3 I \ ~Jl\ TM1 Dn-3, z. 226/84 Cena 100 zl PL PL PL PL PL