PL117347B2 - Frequency dividing system for rectangular pulses generating the said rectangular pulses having 50 per cent filling factory,generirujuhhaja impul'sy prjamougol'nojj formy s koehfficientom zapolnenija 50% - Google Patents
Frequency dividing system for rectangular pulses generating the said rectangular pulses having 50 per cent filling factory,generirujuhhaja impul'sy prjamougol'nojj formy s koehfficientom zapolnenija 50% Download PDFInfo
- Publication number
- PL117347B2 PL117347B2 PL21475879A PL21475879A PL117347B2 PL 117347 B2 PL117347 B2 PL 117347B2 PL 21475879 A PL21475879 A PL 21475879A PL 21475879 A PL21475879 A PL 21475879A PL 117347 B2 PL117347 B2 PL 117347B2
- Authority
- PL
- Poland
- Prior art keywords
- rectangular pulses
- reverse
- circuit
- input
- output
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Description
Przedmiotem wynalazku jest uklad dzielenia czestotliwosci impulsów prostokatnych wytwarzajacy impulsy prostokatne o wspólczynniku wypelnienia 50%.W znanych ukladach dzielenia czestotliwosci impulsów prostokatnych, aby osiagnac wspólczynnik wypelnienia impulsu 50% nalezy zestawiac dwa uklady podstawowe, a mianowicie, dowolny dzielnik czestotliwosci o wartosci podzialu dwa razy wiekszej od czestotliwosci zadanej, a nastepnie otrzymanym sygnalem sterowac uklad przerzutnikowy charakteryzujacy sie reagowaniem na kazdy impuls wyjsciowy.Inna metodajest budowanie kaskadowo polaczonych przerzutników, z których kazdy dzieli czestotli¬ wosc wejsciowa przez dwa. Wada tej metody jest sumowanie sie opóznien sygnalu wprowadzanych przez kazdy przerzutnik.Uklad wedlug wynalazku sklada sie z ukladu sterujacego, którego wejscie stanowi wejscie ukladu, a wyjscia ukfadu sterujacego polaczone sa z wejsciami liczników rewersyjnych w ten sposób,ze wejscie liczenia w górejednego licznika rewersyjnego polaczonejest zwejsciem liczenia w dóldrugiego licznika rcwersyjnego i na odwrót, natomiast wyjscia z liczników rewersyjnych polaczone sa poprzez uklady dekodowania stanu liczników rewersyjnych z wejsciami ukladu przerzutnika R-S. Jedno wyjscie ukladu przerzutnika R-S polaczone jest z wejsciem ukladu sterujacego, a drugie wyjscie ukladu przerzutnika R-S stanowi wyjscie ukladu.Uklad wedlug wynalazku gwarantuje otrzymanie na wyjsciu ukladu impulsów prostokatnych o wspól¬ czynniku wypelnienia 50% i czestotliwosci wejsciowej zaleznej, od czestotliwosci wejsciowej, poczatkowej zawartosci liczników rewersyjnych oraz zalozonych stanów dekodowania ukladów dekodowania.Przyklad wykonania ukladu wedlug wynalazku uwidoczniono na rysunku przedstawiajacym schemat blokowy ukladu. Wejscie ukladu stanowi wejscie 7 ukbdu sterujacego 1. Wyjscia ukladu sterujacego 1 polaczone sa z wejsciami liczników rewersyjnych 2, 3 w ten sposób, ze wejscie 9 liczenia w góre jednego licznika rcwersyjnego 2 polaczone jest z wejsciem 10 liczenia w dól drugiego licznika rewersyjnego 3 i na odwrót. Uklad sterujacy 1 zapewnia rozdzial impulsów wejsciowych do wejsc liczników rewersyjnych 2,3,w zaleznosci od stanu wyjscia Q ukladu 6 przerzutnika R-Si ustala odpowiedni kierunek liczenia liczników rewersyjnych 2,3. Wyjscia liczników rewersyjnych 2, 3 polaczone saporzez uklady 4,5dekodowania stanu liczników rewersyjnych 2, 3 z wejsciami ukladu 6 przerzutnika R-S. Wyjscie 12 ukladu (przerzutnika R-S2 117 347 stanowi wyjscie ukladu, a wyjscie 11 ukladu 6 przerzutnika R-S polaczone jest w wejsciem 8 ukladu sterujacego 1. Wyjscie ukladów 4, 5 dekodowania stanu liczników rewersyjnych 2, 3 steruja stanem wyjscia ukladu 6 przerzutnika R-S, a ten z kolei kierunkiem liczenia liczników rewersyjnych 2, 3.Warunkiem koniecznym prawidlowej pracy ukladu jest wstepne ustawienie stanów poczatkowych liczników rewersyjnych 2, 3 wedlug takiej zasady, aby suma binarna ich stanów byla rózna od sumy binarnej ustawionych stanów ukladów 4, 5. Prostokatne impulsy wejsciowe doprowadzane sa do ukladu sterujacego 1, który w zaleznosci od stanu wyjscia Q ukladu 6 przerzutnika R-Spowoduje zliczenie impulsów w liczniku rewersyjnym 2 w góre lub w dól od stanu poczatkowego i jednoczesnie odwrotnie w liczniku rewersyjnym 3.Zliczanie nastepuje do momentu osiagniecia przez którykolwiek z liczników rewersyjnych 2,3 nastawio¬ nego stanu dekodowania w ukladach 4 i 5 dekodowania stanu.Zgodnosc stanów liczników rewersyjnych 2 i 3 ze stanami ukladów 4, 5dekodowania powoduje zmiane stanu ukladu 6 przerzutnika R-S. Zmiana ta wywoluje zmiane stanu wyjsciowego ukladu sterujacego 1, co w konsekwencji powoduje zmiane kierunku zliczania liczników rewersyjnych 2 i 3.Zastrzezenie patentowe Uklad dzielenia czestotliwosci impulsów prostokatnych wytwarzajacy impulsy prostokatne o wspól¬ czynniku wypelnienia 50%, znamienny tym, ze sklada sie z ukladu sterujacego (1), którego wyjscia polaczone sa z wejsciami liczników rewersyjnych (2, 3) w ten sposób, ze .wejscie (9) liczenia w góre jednego licznika rewersyjnego (2) polaczone jest z wejsciem (10) liczenia w dól drugiego licznika rewersyjnego (3) i na odwrót, zas wyjscia liczników rewersyjnych (2, 3) polaczone sa poprzez uklady (4, 5) dekodowania stanu liczników rewersyjnych (2, 3) z wejsciami ukladu (6) przerzutnika R-S przy czym jedno wyjscie (9) ukladu (6) przerzutnika R-S, polaczone jest z wejsciami (8) ukladu sterujacego (1), a drugie wyjscie (10) ukladu (6) przerzutnika R-S stanowi wyjscie ukladu, natomiast wejscie ukladu stanowi wejscie (7) ukladu sterujacego (1).We 97? ^ i\£L !0 10 ! 12 11 3 Prac. Poligr. UP PRL. Naklad 120 egz.Cena 100 zl PL
Claims (1)
1. Zastrzezenie patentowe Uklad dzielenia czestotliwosci impulsów prostokatnych wytwarzajacy impulsy prostokatne o wspól¬ czynniku wypelnienia 50%, znamienny tym, ze sklada sie z ukladu sterujacego (1), którego wyjscia polaczone sa z wejsciami liczników rewersyjnych (2, 3) w ten sposób, ze .wejscie (9) liczenia w góre jednego licznika rewersyjnego (2) polaczone jest z wejsciem (10) liczenia w dól drugiego licznika rewersyjnego (3) i na odwrót, zas wyjscia liczników rewersyjnych (2, 3) polaczone sa poprzez uklady (4, 5) dekodowania stanu liczników rewersyjnych (2, 3) z wejsciami ukladu (6) przerzutnika R-S przy czym jedno wyjscie (9) ukladu (6) przerzutnika R-S, polaczone jest z wejsciami (8) ukladu sterujacego (1), a drugie wyjscie (10) ukladu (6) przerzutnika R-S stanowi wyjscie ukladu, natomiast wejscie ukladu stanowi wejscie (7) ukladu sterujacego (1). We 97? ^ i\£L !0 10 ! 12 11 3 Prac. Poligr. UP PRL. Naklad 120 egz. Cena 100 zl PL
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL21475879A PL117347B2 (en) | 1979-04-06 | 1979-04-06 | Frequency dividing system for rectangular pulses generating the said rectangular pulses having 50 per cent filling factory,generirujuhhaja impul'sy prjamougol'nojj formy s koehfficientom zapolnenija 50% |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL21475879A PL117347B2 (en) | 1979-04-06 | 1979-04-06 | Frequency dividing system for rectangular pulses generating the said rectangular pulses having 50 per cent filling factory,generirujuhhaja impul'sy prjamougol'nojj formy s koehfficientom zapolnenija 50% |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL214758A2 PL214758A2 (pl) | 1980-04-21 |
| PL117347B2 true PL117347B2 (en) | 1981-07-31 |
Family
ID=19995602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL21475879A PL117347B2 (en) | 1979-04-06 | 1979-04-06 | Frequency dividing system for rectangular pulses generating the said rectangular pulses having 50 per cent filling factory,generirujuhhaja impul'sy prjamougol'nojj formy s koehfficientom zapolnenija 50% |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL117347B2 (pl) |
-
1979
- 1979-04-06 PL PL21475879A patent/PL117347B2/pl unknown
Also Published As
| Publication number | Publication date |
|---|---|
| PL214758A2 (pl) | 1980-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4530107A (en) | Shift register delay circuit | |
| PL117347B2 (en) | Frequency dividing system for rectangular pulses generating the said rectangular pulses having 50 per cent filling factory,generirujuhhaja impul'sy prjamougol'nojj formy s koehfficientom zapolnenija 50% | |
| US4075544A (en) | Linear velocity change stepping motor circuit | |
| EP0087510B1 (en) | Single shot multivibrator | |
| US3963911A (en) | Hybrid sample data filter | |
| JPS6422106A (en) | Duty ratio control circuit for pulse signal | |
| SU1626384A1 (ru) | Преобразователь биимпульсного кода в бинарный | |
| JPS5514758A (en) | Pulse counter | |
| SU1062696A1 (ru) | Генератор потоков случайных событий | |
| SU894862A1 (ru) | Формирователь многофазного сигнала | |
| SU1319268A1 (ru) | Коммутатор с заданием пор дка коммутации | |
| KR0184892B1 (ko) | 엔코더 펄스의 1/n 분주회로 | |
| SU1091351A1 (ru) | Делитель частоты следовани импульсов с регулируемой длительностью импульсов | |
| SU1056467A1 (ru) | Делитель частоты следовани импульсов с переменным коэффициентом делени | |
| SU1003025A1 (ru) | Программно-временное устройство | |
| SU930626A1 (ru) | Устройство дл задержки импульсов | |
| SU1615744A2 (ru) | Цифровой линейный интерпол тор | |
| SU641658A1 (ru) | Многопрограмный делитель частоты | |
| SU1124271A1 (ru) | Устройство дл ввода информации | |
| SU1479934A1 (ru) | Устройство дл контрол дешифратора | |
| SU1228234A1 (ru) | Генератор сигналов,кодированных по системе Морзе | |
| SU1629896A1 (ru) | Устройство формировани одиночного временного интервала | |
| SU913568A1 (ru) | Устройство для формирования серий импульсов 1 | |
| SU1751845A1 (ru) | Широтно-импульсный модул тор | |
| SU1149406A1 (ru) | Импульсное фазосдвигающее устройство |