SU1615744A2

SU1615744A2 - Цифровой линейный интерпол тор

Info

Publication number: SU1615744A2
Application number: SU894630706A
Authority: SU
Inventors: Алексей Петрович Стахов; Александр Никифорович Романюк; Владимир Сергеевич Сенчик; Андрей Александрович Витюк
Original assignee: Специальное Конструкторско-Технологическое Бюро "Модуль" Винницкого Политехнического Института
Priority date: 1989-01-02
Filing date: 1989-01-02
Publication date: 1990-12-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано в выводных графических устройствах и системах с числовым программным управлением. Цель изобретени - повышение надежности работы интерпол тора за счет контрол выдачи шаговых приращений. Линейный интерпол тор содержит формирователь импульсов 1, первый счетчик 2, первый регистр 3, логическую схему 4 двоичного умножител , второй счетчик 5, второй регистр 6, блок выходной логики 7, блок 23 контрол . Блоки 4 и 5 образуют интегратор последовательного переноса. В блоке 23 контрол при изменении направлени выдачи элементарных приращений или изменении ведущего направлени на выходе вырабатываетс сигнал ошибки. 1 з.п. ф-лы, 2 ил.

Description

ГО

Изобретение относитс к автоматике и вычислительной технике, может быть использовано в устройствах отображени графической информации, уст- 5

ройствах числового программного управлени оборудованием и вл етс усовершенствованием интерпол тора по авт. св.

№ 1423984.

Цель изобретени - повышение надеж- кости в работе интерпол тора за счет контрол выдачи шаговых координатных приращений.

На фиг. 1 представлена структурна ,- схема цифрового линейного интерпол тора; на фиг 2 - функциональна схема блока контрол .

Цифровой линейньй интерпол тор содержит зт равл емьй генератор 1 импульсов , второй счетчик 2, первый ре-- гистр 3, узел 4 двоичного умножени , первьй счетчик 5, второй регистр 6, коммутатор 7, вход 8 начальной уста- ; новкй, вход 9 запуска, вход 10 зада- 25 ни большего приращени , вход 11 записи , вход 12 управл ющего кода, вход 13 записи, входы.14-17 признаков ко- ординатной ориентации, входы 18-21 ша говых координатных приращений, в&ход 22 признака Окончание интерпол ции и блок 23 контрол .

Блок 23 контрол (фиг. 2) содержит дешифраторы 24 и 25, КЗ-триггеры 26- 29 и элемент И-ИЛИ 30.

Штерпол тор работает следующим об разом.

По включению питани на входе 8 начальной установки интерпол тора от i внешнего устройства.поступает импульс устанавливающий управл емьй генерап тор 1 импульсов в исходное положение. На выходе генератора 1 импульсы не формируютс . Во второй регистр 6 по активному уровню сигнала на входе 13 записываетс значение признаков.

В первьй регистр 3 от входного устройства записываетс значение управл ющего кода, поступающего на вход 12 управл ющего кода интерпол тора. Запись в регистр осуществл етс нуле- вым уровнем, подаваемым на вход 11 записи интерпол тора. В счетчик 2 записываетс значение большего приращени , поступающего на вход 10 интер- - пол тора. Запись осуществл етс нуле- вым уровнем сигнала, подаваемого йа вход 9 запуска интерпол тора По переднему фронту указанного сигнала

40

45

-

5

0

5

запускаетс генератор 1 импульсов и на его выходе формируетс последовательность импульсов заданной частоты. Указанна последовательность импульсов поступает на счетньй вход счетчика 5. При этом на выходе узла двоиЧ|НО- го умножени формируетс последовательность импульсов, соответствующих меньшему приращению (по ведомой коор- динате). Коммутатор 7 осуществл ет в зависимости от значени признаков, записанных в регистр 6, перекоммута- цню частотных потоков, поступаемых от генератора 1 и узла 4 двоичного умножени на один из входов +Х, -X, +Y, -Ч..

Контроль основан на следующем При интерполировании отрезка пр мой в дискретном координатном пространсх- ве согласно восьмивекторньм алгоритмам линейной интерпол ции вьщача шаго вых приращений осуществл етс только по ведущей и ведомой координатам, т.во возможны следующие ситуации: шаговые приращени выдаютс только по ведущей координате; выдача происходит по ведущей и ведомой координатам вместе , т.е. формируетс диагональньй шаг. Нулевой уровень сигнала на вто- ром входе 9 интерпол тора устанавливает триггеры 26-29 блока контрол в нулевое состо ние.

Рассмотрим случай, когда в работе . интерпол тора по вл етс запрещенна ситуаци . Если по координатам +Х и -X сразу-. постзт1ит два единичных сигнала , то на третьем выходе первого де- шифратора по витс сигнал нулевого уровн , которьй установит триггеры 26 и 27 в единичное состо ние. Единичные уровни сигналов, сн тые с пр мых выходов триггеров 26 и 27, поступают ветственно на первьй и второй входы элемента 30, что приведет к по влению на его выходе единичного уровн сигнала , которьй будет сигнализировать о наличии ошибки в вьщаче шаговых координатных приращений.

Рассмотрим случай, когда по ведомой координате, например координате X, при интерполировании одного и того же отрезка пр мой будут сформированы в различных интерпол ционных тактах шаговые приращени , соответствующие различным направлени м (. приращени +Х, -X). Указанное при восьмивек- торных алгоритмах интерпол ции недопустимОо При по влении шагового приращени +Х и при отсутствии приращени -X на втором выходе первого дешифратора по витс нулевой сигнал, которьш установит триггер 27 в единичное со- сто ние, и если в заданном щк е ин- терпол ции в последующих тактах по витс приращение -X, то на первом выходе , первого дешифратора по витс нулевой сигнал, который установит триггер 26 в единичное состо ние, В ре-, зультате на пр 1.1ых выходах триггеров 26 и 27 по в тс единичные сигналы которые поступ т соответственно на первый и второй входы элемента 30, что приведет к по влению на выходе элемента 30 единичного сигнала, что и будет сигнализировать о наличии ошибки вьщачи шаговых координатных приращений,

Указанна ситуаци имеет место и при первоначальном по влении сигнала приращени -X, а затем в последующих тактах сигнала приращени +Х, В этом случае первоначально установитс триггер 26, а затем триггер 27, что, в свою очередь, приврет к единичному состо нию на выходе элемента 30. Ана логично обна15уживаютс ошибки в вьща- че шаговых координатных приращений и по оси Y. Цепи вьщелени онибочных состо ний по оси X и Y идентичны

С приходом каждого импульса от генератора 1 содержимое счетчика 2 уменьшаетс на единицу. При подаче генератором 1 числа импульсов, равного БП, на выходе второго счетчика 2 формируетс сигнал переноса, привод щий .к установке генератора 1 в исходное состо ние, при котором импульсы на выход генератора 1 не выдаютс v При вьщаче импульсов генератор 1 на

10

15

20

15744.

выходе 22 формирует сигнал логического нул , сигнализирующий о готовности приема интерпол тором новых исходных данных.

5 Форму л а изобретени 1 о Цифровой линейньй интерпол тор по авт. св. № 1423984, отличающийс тем, что, с целью повышени надежности в работе интерпол тора за счет контрол вьщачи шаговых приращений, в него дополнительно введен блок контрол , вход начальной установки которого подключен к входу запуска интерпол тора, а информационный входы - к выходам коммутатора соответственно , выход блока контрол вл етс выходом признака Ошибка интерпол ции интерпол тора.

2. Интерпол тор по По 1, отличающийс тем, что блок контрол содержит четыре RS-триггера, первьй и второй дешифраторы, элемент И-ИЛИ, выход которого вл етс выхо- 25 дом блока контрол , а первьш, второй, третий и четвертьй входы подключены к пр мым выходам первого, второго, третьего и четвертого RS-триггеров соответственно, первые инверсные S- входы которых соединены соответственно с первыми и вторыми выходами первого и второго дешифраторов, входы ; которых соединены соответственно с информационными входами блока контрол , третий выход первого дешифратора соединен с вторыми инверсными S-вхог- дами первого и второго RS-триггеров, третий выход второго дешифратора соединен с вторыми инверсными S-входами третьего и четвертого RS-триггеров, : , инверсные R-входы первого, второго, третьего и четвертого RS-триггеров соеденены с входом начальной установки блока.

30

35

40

Фиг.г

Claims

Формула изобретения

1 о Цифровой линейный интерполятор по авт. св. № 1423984, отличающийся тем, что, с целью повышения надежности в работе интерполятора за счет контроля выдачи шаговых приращений, в него дополнительно введен блок контроля, вход начальной установки которого подключен к входу запуска интерполятора, а информационные входы - к выходам коммутатора соответственно, выход блока контроля является выходом признака Ошибка интерполяции интерполятора.
2. Интерполятор поп. 1, отличающийся тем, что блок контроля содержит четыре RS-триггера, первый и второй дешифраторы, элемент И—ИЛИ, выход которого является выходом блока контроля, а первый, второй, третий и четвертый входы подключены к прямым выходам первого, второго, третьего и четвертого RS-триггеров соответственно, первые инверсные Sвходы которых соединены соответственно с первыми и вторыми выходами первого и второго дешифраторов, входы . которых соединены соответственно с информационными входами блока контроля, третий выход первого дешифратора соединен с вторыми инверсными S-bxot дами первого и второго RS-триггеров, третий выход второго дешифратора соединен с вторыми инверсными S-входами третьего и четвертого RS-триггеров, ? инверсные R-входы первого, второго, третьего и четвертого RS-триггеров соеденены с входом начальной установки блока.