Przedmiotem wynalazku jest uklad zabezpieczajacy pamieci pólprzewodnikowe' przed skasowaniem zawartej w nich informacji przy zanikach napiec zasilajacych.Wiekszosc ukladów elektronicznego sterowania i automa¬ tyzacji obiektów przemyslowych posiada w swojej struk¬ turze bloki pamieci pólprzewodnikowej. Stan pojedyn¬ czej komórki pamieciowej jest determinowany ostatnim sygnalem wejsciowym podanym na przerzutnik.Chwilowe lub dlugotrwale zaniki napiec zasilajacych . pamieci pólprzewodnikowe oraz sterujace je uklady logiczne powoduja skasowanie zawartej w pamieci infor¬ macji. Po powrocie napiecia zasilajacego nastepuje przy¬ padkowe ustawienie sie przerzutników tworzacych bloki pamieciowe, co moze doprowadzic poprzez uklady lo¬ gicznego sterowania do zachwiania programowanej pracy automatyzowanego obiektu, do pominiecia lub powtó¬ rzenia pewnych taktów.Znany jest z ksiazki F. Wagnera pod tytulem „Licz¬ niki elektroniczne w przemyslowych ukladach sterowa¬ nia", Wydawnictwo Naukowo-Techniczne, str. 31, uklad zabezpieczajacy pamieci pólprzewodnikowe przed ska¬ sowaniem zawartej w nich informacji przy zanikach na¬ piec zasilajacych. Uklad ten stanowi przerzutnik z rdze¬ niem magnetycznym. Mianowicie w sprzezeniu tranzys¬ tora pierwszego z baza tranzsytora drugiego umieszczony jest rdzen magnetyczny a pomiedzy baza tranzystora pierwszego i masa wlaczony jest kondensator.Niedogodnoscia tego ukladu jest koniecznosc stosowa¬ nia zarówno dodatniego jak i ujemnego napiecia wzgledem masy. Inna niedogodnoscia znanego ukladu jest brak 15 20 25 30 mozliwosci pracy cyklicznej, poniewaz uklad posiada tylko jedna cewke. W zwiazku z tym w drugim cyklu zaniku i pojawienia sie napiecia zasilajacego uklad ten nie zapamieta stanu jedynki logicznej na wyjsciu i bedzie dzialal tak jakby przed zanikiem tym bylo zero logiczne.Uklad wedlug wynalazku zawiera czujnik zaniku i po¬ jawienia sie napiecia zasilajacego, który jest polaczony z uzwojeniami zapisujacymi pamieci ferrytowej poprzez czlon logiczny, i czasowy sygnalu zapisu, wzmacniacz sygnalów logicznych i czasowych zapisu i czlon dopaso¬ wujacy sygnalu zapisu. Czujnik zaniku i pojawienia sie napiecia zasilajacego jest takze polaczony z uzwojeniem odczytujacym zespolu pamieci ferrytowej poprzez czlon logiczny i czasowy sygnalu odczytu, wzmacniacz sygna¬ lów logicznych i czasowych odczytu i czlon dopasowujacy sygnal odczytu. Ponsdto czujnik zaniku i pojawienia sie napiecia zasilajacego jest polaczony z uzwojeniem wyj¬ sciowym zespolu pamieci ferrytowej poprzez czlon lo¬ giczny i czasowy, czlon bistabilny i wzmacniacz odczy¬ tujacy, przy czym czlon bistabilny jest polaczony z czlo¬ nem dopasowujacym sygnalu zapisu.Zaleta ukladu wedlug wynalazku jest to, ze nie wymaga dodatkowego stalego zródla zasilania, przy czym umozli¬ wia wspólprace z dowolnym rodzajem przerzutników pólprzewodnikowych.Uklad wykonany jest z elementów scalonych, co poz¬ wala na jego prace w systemie regulacji i sterowania nawet w trudnych warunkach jak pylenie, wstrzasy, duza wil¬ gotnosc. 115 504115 504 3 Przedmiot wynalazku uwidoczniony jest w przykladzie wykonania pokazanym na rysunku, który przedstawia schemat blokowy ukladu wedlug wynalazku.Zespól pamieci ferrytowej 1 stanowi toroidalny ferro¬ magnetyczny rdzen 2, którego charakterystyka magneso¬ wania jest zblizona do prostokatnej, co pozwala na jedno¬ znaczne identyfikowanie stanu namagnesowania rdzenia oraz umozliwia poprawna prace w ukladach binarnych i cyfrowych. Na ferromagnetycznym rdzeniu 2 nawiniete sa cztery niezalezne uzwojenia W'i W2, W3, W4 z których dwa Wi i W2 stanowia uzwojenie zapisujace i sluza do za¬ pisu stanu czlonu bistabilnego 3 w chwili zaniku na¬ piecia.Trzecie uzwojenie..— wejsciowe W3 przeznaczone jest do identyfikacji stanu namagnesowania ferromagnetycz¬ nego rdzenia 2 w chwili odczytu, a czwarte" uzwojenie odczytujace W4 sluzyc do inicjowania tego odczytu. Ze wzgledu iia wlasciwosci ferromagnetycznego rdzenia 2, ' zarówno-impulsy: zapisujace i odczytujace powinny miec odpowiednie parametry elektryczne dla dokonania' prze¬ laczen ferromagnetycznego rdzenia 2, co uzyskuje sie przez zastosowanie czlonów dopasowujacych 4a i 4b.Wystapienie zaniku napiecia zasilajacego pobudza zmia¬ ne stanu czujnika zaniku i pojawiania sie napiecia zasi¬ lajacego 5, z którego sygnal po niewielkim opóznieniu zostaje przekazany ^poprzez czlon logiczny i czasowy sygnalu zapisu 6a, wzmacniacz sygnalów logicznych zapisu 7a oraz poprzez czlon dopasowujacy sygnalu za¬ pisu 4a do uzwojen zapisujacych Wi i W2.Czujnik zaniku i pojawiania sie napiecia zasilajacego 5 .sklada sie z pólprzewodnikowego prostownika 5a oraz obwodów formujacych sygnal wejsciowy 5b o duzej sta¬ lej czasowej dla sygnalu pojawiania sje napiecia i malej stalej czasowej dla sygnalu zaniku. Jest on zasilany z wtór¬ nego uzwojenia transformatora wchodzacego w sklad zasilacza ukladu 8. W celu zamiany wejsciowych sygnalów analogowych na binarne, uklad czujnika wspólpracuje z dyskryminatorem amplitudy 5c zmieniajacym skokowo *wój stan na wyjsciu po .przekazaniu odpowiednich war¬ tosci progowych na jego wejsciu. Czujnik zaniku i poja¬ wienia sie napiecia zasilajacego 5, polaczony na wejsciu z zasilaczem 8, a na" wyjsciu jest polaczony z uzwojeniami zapisujacymi WI i W2 zespolu pamieci ferrytowej 1 po¬ przez czlon logiczny i czasowy sygnalu zapisu 6a, wzmac¬ niacz sygnalów logicznych i czasowych zajpisu 7a i czlon dopasowujacy sygnalu zapisu 4a. Czujnik 5 jest polaczony równiez z uzwojeniem odczytujacym W4 zespolu pamie¬ ci ferrytowej 1 poprzez czlon logiczny i czasowy sygnalu odczytu 6b, wzmacniacz sygnalów logicznych i czasowych odczytu 7b i czlon dopasowujacy sygnal odczytu 4b.Czujnik 5 jest% takze polaczony z uzwojeniem wyjsciowym W3 zespolu pamieci ferrytowej 1 poprzez czlon logiczny i czasowy 6c, czlon bistabilny 3 i wzmacniacz odczytu¬ jacy 9 przy czym czlon bistabilny 3 jest polaczony z czlonem dopasowujacym sygnalu zapisu 4a. 4 Logika dzialania ukladu wedlug wynalazku przedsta¬ wionego na rysunku jest taka, ze w ciagu krótkiej chwili po zaniku napiecia zasilajacego, zostanie zapisany w fer¬ romagnetycznym rdzeniu 2 stan czlonu bistabilnego 3, 5 którym jest przerzutnik typu RS. Jest to mozliwe dzieki temu, ze zespól zasilania wewnetrznego 8 utrzymuje przez pewien czas napiecie po zaniku zasilania zewnet¬ rznego.Natomiast pojawienie sie napiecia zasilajacego inicjuje poprzez czujnik zaniku i pojawiania sie napiecia zasila¬ jacego 5 impuls, który poprzez czlon logiczny i czasowy 6c zeruje czlon bistabilny 3, a poprzez czlon logiczny i cza¬ sowy sygnalu odczytu 6b, wzmacniacz sygnalów logicz¬ nych odczytu 7b i czlon dopasowujacy sygnalu odczytu 4b pobudza uzwojenie odczytujace W4.Stan rdzenia 2 ulega logicznej zmianie tylko wówczas, ktedy kierunek strumienia magnetycznego wzbudzanego przez jedno z uzwojen bedzie przeciwny do aktualnego zwrotu wypadkowego wektora magnetycznego rdzenia ferromagnetycznego 2. Oznacza to, ze w warunkach na¬ przemiennego oddzialywania uzwojen zapisujacych Wt i W2 oraz uzwojenia odczytujacego W4 na ferromagnetycz¬ ny rdzen 2, w uzwojeniu wyjsciowym W3 bedzie in¬ dukowana uzyteczna sila elektromagnetyczna.W przykladzie wedlug wynalazku wykorzystana bedzie tylko ta sila elektromotoryczna, której kierunek jest zdeterminowany przelaczeniem rdzenia 2 przez uzwoje¬ nie odczytujace W4. Wtedy to wzmacniacz odczytujacy 9 bedzie generowal impuls prostokatny doprowadzony do jednego z wejsc czlonu bistabilnego 3. Dzieki temu stan czlonu bistabilnego 3 po pojawieniu sie napiecia bedzie taki sam jak przed jego zanikiem.Zastrzezenie patentowe Uklad zabezpieczajacy pamieci pólprzewodnikowe przed skasowaniem zawartej w nich informacji przy zanikach -napiec zasilajacych zawierajacy zespól pamieci ferryto¬ wej, czlony dopasowujace, czlony logiczne i czasowe, wzmacniacze sygnalów logicznych i czasowych, znamien¬ ny tym, ze czujnik zaniku i pojawienia sie napiecia za¬ silajacego (5) jest polaczony z uzwojeniami zapisujacymi (Wi i W2) zespolu pamieci ferrytowej (1) poprzez czlon logiczny i czasowy sygnalu zapisu (6a), wzmacniacz sy¬ gnalów logicznych i czasowych zapisu (7a) i czlon do¬ pasowujacy sygnalu zapisu (4a) oraz jest polaczony z. uzwojeniem odczytujacym (W4) zespolu pamieci ferry¬ towej (1) poprzez czlon logiczny i czasowy sygnalu od¬ czytu (6b) wzmacniacz sygnalów logicznych i czasowych odczytu (7b) i czlon dopasowujacy sygnalu odczytu (4b), a takze czujnik zaniku i pojawiania sie napiecia zasilaja¬ cego (5) jest polaczony z uzwojeniem wyjsciowym (W3) zespolu pamieci ferrytowej (1) poprzez czlon logiczny i czasowy (6c), czlon bistabilny (3) i wzmacniacz odczy¬ tujacy (9), przy czym czlon bistabilny (3) jest polaczony z czlonem dopasowujacym sygnalu zapisu (4a). ' 15 20 25 30 35 40 45 50i 115 504 5 5a 5b ]6b\-M7b n [5c \6a H7a^ L^Sc h i nr~^ 3k L^ PL