CS238723B1 - Feritová paměť s jediným vinutím - Google Patents

Abstract

Feritová pamět,s jediným vinutím provedená tak, že umožňuje záznam i čtení informace, přičemž na feritovém jágru je umístěno pouze jediné vinutí. Famět není - v základní koncepci adresovatelná a je vhodná ke zpracování malého počtu bitů, například k uchováni podstatných dat po dobu výpadku napájecího napětí. Jediné vinutí na feritovém jádru je připojeno ke kondenzátoru, k hlavnímu odporu a k vybíjecímu odpgru, přičemž celý systém je vybaven doplňkovými obvody. Při vhodné volbě napájecího napětí a hodnot součástkové základny lze docílit toho, že čtené informace jsou přímo na úrovni TTL logiky. Vynálezu se využije v nejrůznějších aplikacích feritových pamětí, zejména tam, kde je třeba uchovat podstatná data po dobu výpadku napájecího napětí. Jedná se např. o číslicově řízená zařízení, kde je zapotřebí spojit funkci počátečního nastavení, neb momentálního technologického stavu s funkcí paměti. Typickým příkladem použití je programovací jgdnotka automatických praček, myček, kuchyňských strojů, ale i jakýchkoliv průmyslových, laboratorních, lékařských, zemědělských a.ostatních zařízení, která jsou napájena sítovým napětím a pracují formou programových postupných operací.

Description

Vynález se týká feritová paměti s jediným vinutím, která umožňuje záznam i čtení informace. Pamět není adresovatelná a je vhodná ke zpracování malého počtu bitů, například k uchování podstatných dat po dobu výpadku napájecího napětí.

V praxi je používána řada pamětí s feritovými jádry. Tyto paměti jsou v současné době nejpoužívanšjěí jakožto hlavní pamět počítačů.

Základní pracovní princip dnes používaných feritových pamětí je takový, že stejnosměrný magnetizaění proud s možností reverzace prochází buď jedním, nebo současně několika magnetizaěními vinutími, čímž magnetický tok v magneticky tvrdém jádru dosáhne nasyceného stavu. Jelikož magnetická remanence jádra je značná, zůstane jádro v nasyceném stavu i po zániku magnetizačního proudu. V souladu s polaritou stejnosměrného magnetizačního proudu je k dispozici i dvojkový charakter magnetizace. Třetí stav, kdy v jádru není uplatněn žádný magnetický tok, není v praxi používán. Chceme-li naopak přečíst informaci, uloženou ve feritovém jádru, přivedeme do magnetizačního vinutí procházejícího jádrem takový proud, který překlopí jádro do stavu L. Informaci uloženou v jádru čteme pak na separátním čtecím vinutí, přičemž byla-li v jádru uložena informace H”, projeví se tato situace po zavedení čtecího proudu indukovaným impulsem a byla-li v jádru uložena původní informace L, nenastává prakticky využitelná změna magnetického toku v jádru a impuls ve čtecím vinutí je rovněž nulový. Čtením došlo v každém případě k výmazu informace.

V paměti jsou feritové jádra uspořádána většinou do matic. Každým jádrem je pak protaženo několik vodičů, kterými provádíme operace zápis a čtení informace obsažené v jednotlivých jádrech. At se již jedná o uspořádání feritových pamětí s tzv. koincidenčním, adresovým, ěi jiným výběrem, vždy zůstává skutečností, že každé jádro obsahuje minimálně dva magnetizaění, neb čtecí vodiče. V běžné praxi je vSak těchto vodičů více a technologie výroby těchto pamětí včetně následného zapojování jsou obtížné. Relativně náročná jsou i související obvodová zapojení. I při maximálním zjednodušení běžně využívaných principů vychází feritové paměti pro několik bitů neúměrně složité a drahé.

Tyto nedostatky odstraňuje feritová pamět s jediným vinutím podle vynálezu. Podstata vynálezu spočívá v tom, že vinutí feritového jádra je svými konci připojeno k sériové kombinaci kondenzátoru a vybíjecího odporu s tím, že do stykového místa kondenzátoru a vybíjecího odporu je jedním koncem ještě připojen hlavní odpor. Stykové místo prvného konce vinutí feritového jádra a vybíjecího odporu je připojeno na svorku záporného napájecího napětí a současně na výstup spínače zápis. Stykové místo druhého konce vinutí feritového jádra a kondenzátoru je připojeno na vstup bloku úpravy čtené informace, jehož výstup je dále připojen ke svorce čtení informace. Druhý konec hlavního odporu je připojen mezi vstup spínače zápis a výstup spínače čtení, přičemž vstup spínače čtení je spojen se svorkou kladného napájecího napětí. Řídicí vstup spínače čtení je spojen s prvým výstupem bloku řízení zápis - čtení a řídicí vstup spínače zápis je spojen s výstupem bloku řízení zápisu. Druhý výstup bloku řízeni zápis - čtení je spojen s prvým vstupem bloku řízeni zápisu. Vstup bloku řízení zápis - čtení je spojen s výstupem zdroje řídicího signálu a současně se vstupem bloku pomocných signálů, jehož výstup je v dalším spojen se svorkou pomocných signálů. Druhý vstup bloku řízeni zápisu je spojen se svorkou zapisovaná informace.

Příklady uspořádání feritové paměti s jediným vinutím podle vynálezu jsou schematicky znázorněny na výkresech obr. 1 a obr. 2.

Na obr. 1 je znázorněno blokové schéma feritové paměti s jediným vinutím a se souvisejícími obvody. Vinutí 31 feritového jádra 32. je připojeno jedním koncem k vybíjecímu odporu 30 k výstupu 27 spínače zápis 2 a ke svorce záporného napájecího napětí JJ,. Druhý konec vinutí 31 feritového jádra 32 je spojen se vstupem 31 bloku úpravy čtené informace £, a s jedním koncem kondenzátoru 29. jehož druhý konec je spojen se zbývajícím koncem vybije3 čího odporu 30 a s jedním koncem hlavního odporu 22· Druhý konec hlavního odporu 28 je pak připojen mezi vstup 26 spínače zápis £ a výtup 24 spínače čtení £. Vstup 23 spínače čtení £ je spojen se svorkou kladného napájecího napětí £0. Řídicí vstup spínače čtení £ je spojen s prvým výstupem 17 bloku řízení zápis - čtení 2 a řídicí vstup 25 spínače zápis £ je spojen s výstupem 21 bloku řízení zápisu £. Spojený jsou rovněž druhý výstup 18 bloku řízení zápis - čtení 2 a prvý vstup 19 bloku řízení zápisu £. Vstup 16 bloku řízení zápis - čtení 2 je spojen jednak s výstupem 15 zdroje řídicího signálu £ a současně se vstupem 14 bloku pomocných signálů £, jehož výstup 13 je dále spojen se svorkou pomocných signálů £. Svorka zapisované informace 2 je spojena s druhým vstupem 20 bloku řízení zápisu £ a svorka čtené informace 12 je spojena s výstupe· 34 bloku úpravy čtené informace 6.

Z blokového schématu na obr. 1 vyplývá, že jeden konec vinutí 31 feritového jádra 32 je připojen přes kondenzátor 29 a hlavní odpor 28 mezi spínač čtení £ a spínač zápis

£. Spínač čtení £ je ovládán signálem čtení 3V přímo z bloku řízení zápis - čtení 2,· Podobně spínač zápis £ je ovládán signálem zápis 39 z bloku řízení zápisu £, který ale produkuje na svém výstupu 21 signál zápis ~)9 jen tehdy, je-li současně přiveden na jeho prvý vstup 19 signál zápis povolen 38 a zapisovaná informace 36 přicházející ze svorky zapisované informace £ je ve stavu H. Řídicí signál zápis - čtení 35 produkovaný zdrojem řídicího signálu £ je zaveden nejen do bloku řízení zápis - čtení 2, ale i ⁿa vstup 14 bloku pomocných signálů £. Od řídicího signálu zápis - čtení 35 jsou tak odvozeny bloku pomocných signálů £ pomocné signály, které jsou k dispozici na svorce pomocných signálů £ a které slouží k řízení dalšího zpracování čtené informace. Vlastní čtený signál 40 je pak veden od vinutí 31 feritového jádra 32 do bloku úpravy čtené informace £, který upravuje čtenou informaci na požadovanou formu. Upravená čtená informace je pak k dispozici na svorce čtené informace £2.·

V souladu s obr. 1 je popis operace zápis nás-edující:

Jelikož poslední předcházející operace je předpokládána čtení, je obvod v ustáleném stavu:

- spínač čtení £ je sepnut; spínač zápis £ je rozepnut;

- kondenzátor 29 je přes hlavní odpor 28. spínač čtení £ a vinutí 31 feritového jádra £2 nabit téměř na plné napájecí napětí; proud procházející vybíjecím odporem ££ je malý, nebot velikost vybíjecího odporu 30 je podstatně větší, než velikost hlavního odporu 28:

- zmagnetování feritového jádra 32 odpovídá L, nebot předcházející operace byla čtení.

Zápis - zapisovaná informace 36 je H:

Ze zdroje řídicího signálu £ je uplatněn řídicí signál zápis - čtení 35 určující zápis, blok řízení zápis - čtení 2 rozepne spínač čtení £ a zároveň předá bloku řízení zápisu £ signál zápis povolen 38. Vzhledem k tomu, že na svorce zapisované informace £ je současně úroveň H, vydá blok řízení zápisu £ signál zápis 39 a spínač zápis £ sepne. Tím je uzavřena proudová smyčka tvořená nabitým kondenzátorem 22, vinutím ££, spínačem zápis £ a hlavním odporem 22· Procházející proud je definován nábojem kondenzátoru 29. hodnotou hlavního odporu 22 a impedancí vinutí 31 feritového jádra £2· Náboj kondenzátoru 29 má takovou velikost, že vybíjecí proud bezpečně zmagnetuje feritové jádro 32 do stavu, který odpovídá H a to nezávisle na jeho předchozím stavu. Vybíjecí odpor 30 se v tomto případě prakticky neuplatní. Tím je zapsána ve feritovém jádru £2 informace typu H

Zápis - zapisované informace 36 je L:

Ze zdroje řídicího signálu £ je uplatněn řídicí signál zápis - čtení 35 určující zá pis. Blok řízení zápis - čtení” £ rozepne spínač čtení £ a zároveň předá bloku řízení zá pisu £ signál zápis povolen 38. Vzhledem k tomu, že na svorce zapisované informace £ je současně úroveň L, blok řízení zápisu £ nepovolí sepnutí spínače zápis £. Kondenzátor 2£ se může vybíjet jen malým proudem přes vinutí 31 feritového jádra 32 a dále přes vybíjecí odpor 30. který má vysokou impedanci. Malá hodnota vybíjecího proudu nestačí k přemagnetovéní feritového jádra 32 a proto feritové jádro zůstane ve stavu odpovídajícímu L,

238723 4 do kterého bylo uvedeno při předcházející operaci čtení.

V souladu s obr. 1 je popis operace čtení následující:

Po předcházejícím zápisu je obvod v tomto·ustáleném stavu:

- spínač čtení £ je rozepnut; spínač zápis £ sepnut, nebo rozepnut;

- kondenzátor 22 je přes vinutí ££ feritového jádra 32. přes vybíjecí odpor 30. případně přes hlavní odpor 2£ a spínač zápis” £ ^vybit;

- zmagnetováni feritového jádra 32 odpovídá L, nebo H a to podle předchozí fáze aápisu.

Ze zdroje řídicího signálu £ je uplatněn řídicí signál zápis - čtení 3¾ určující čtení. Blok řízení zápis - čtení £ zajistí zánik signálu zápis povolen 38 a blok řízení zápisu £ rozepne spínač zápis £ byl-li sepnut, neb potvrdí jeho rozepnutý stav, .byl-li rozepnut. Signál čteni ££ způsobí sepnutí spínače “čtení £, čímž je uzavřena proudová smyčka v sestavě: svorka kladného napájecího napětí 10. spínač čtení £, hlavni odpor 28. kondenzátor 22> vinutí ££ a svorka záporného napájecího napětí ££. Průběh proudu určuje nabíjení kondenzátoru 29. Proud procházející vinutím 31 feritového jádra 32 bezpečně je feritové jádro £2 do stavu odpovídajícímu L a to proto, že stejnosměrný proud, procházející v této fázi čtení vinutím 31 má opačný směr, než jak tomu bylo v předchozím případě při operaci zápis. Jestliže tedy bylo feritové jádro 12 před operací čteni ve stavu H, dochází nyní k jeho přemagnetování a na vinuti 31 se v okamžiku tohoto přemagnetování objeví napěťový impuls, mající charakter čteného signálu 40. Čtený signál 40 zaregistruje blok úpravy čtené informace £ a na svorce čtené informace 12 je k dispozici údaj H.

Jestliže naopak bylo feritové jádro £2 před operaci čtení ve stavu L, k přemagnetování nedochází, krátkodový napěťový impuls na vinutí 31 se neobjevuje a tento stav je vyhodnocen jako L.

Řídicí signál zápis - čtení 35 produkovaný zdrojem řídicího signálu £ je současně zaveden na vstup 14 bloku pomocných signálů £ a to s tím důsledkem, že blok pomocných signálů £ má tak možnost prostřednictvím svorky pomocných signálů £ informovat následné obvody o tom, že na svorce čteni informace 12 je k dispozici údaj pro dalěl zpracování.

Je pochopitelné, že obvod feritové paměti s jedním vinutím je možno realizovat i s opačnou polaritou napájecího napětí a s opačně zvolenými úrovněmi L a H.

Na obr. 2 je znázorněn příklad zapojení feritové paměti s jediným vinutím a to s principiálním vnitřním zapojením jednotlivých bloků.

Zdroj řídicího signálu £ je libovolný indikátor nedovoleného poklesu napájecího napětí, zaručující, že řídicí signál zápis - čtení ££ bude dle situace přecházet z jedné logické úrovně do druhé a to za dobu delěí, než je doba nabití, nebo vybití kondenzátoru 22.· Jedná se o komparátor s hysteresi, které zajišťuje dostatek času pro cyklus zápis” a čtení z feritové paměti.

Blok řízení zápis - čtení 2, a blok řízení zápisu £ jsou sestaveny z běžných pasivních a logických prvků.

Spínač čtení £ a spínač zápis £ jsou běžné (např. tranzistorové) spínače.

Blok úpravy čtené informace £ pracuje se čteným signálem ££· Při vhodné volbě feritového jádra 32 a vinutí ££, jakož i napájecího napětí a velikosti hlavního odporu *2£, kondenzátoru 2£ a vybíjecího odporu ££ lze dosáhnout toho, že údaj získaný na svorce čtené informace £2 je přímo v úrovni TTL logiky. Blok úpravy čtené informace £ obsahuje i diodu, zajišťující potlačení záporného pulsu při zépieu a odpor, který svou velikostí napomáhá dosa5 žení signálu upotřebitelného v TTL logice.

Blok pomocných signálů 2 může kromě signálu nutného pro následné zpracování ětené informace, odebírané ze svorky ětené informace J2, generovat i další signály obvykle nutné pro rozběh číslicových obvodů (RESET, RESET, LOaD, atd.).

Vynálezu se využije v nejrůznějších aplikacích feritových pamětí, zejména tam, kde je třeba uchovat podstatná data po dobu výpadku napájecího napětí. Jedná se např. o číslicově řízená zařízení, kde je zapotřebí spojit funkci počátečního nastavení, neb momentálního technologického stavu s funkcí paměti. Typickým příkladem použití je programovací jednotka automatických praček, myček, kuchyňských strojů, ale i jakýchkoliv průmyslových, laboratorních, lékařských, zemědělských a ostatních zařízení, která jsou napájena sítovým napětím a pracují formou programovaných postupných operací.

Claims (3)

PŘEDMĚT VYNÁLEZU

1. Feritová pamět s jediným vinutím, vyznačující se tím, že vinutí (31) feritového jádra (32) je připojeno jedním koncem k vybíjecímu odporu (30), k výstupu (27) spínače zápis (5) a ke svorce záporného napájecího napětí (11), přičemž druhý konec vinutí (31) feritového jádra (32) je spojen se vstupem (33) bloku úpravy čtené informace (6) a s jedním koncem kondenzátoru (29), jehož druhý konec je spojen se zbývajícím koncem vybíjecího odporu (30) a s jedním koncem hlavního odporu (28) a kde dále druhý konec hlavního odporu (28) je připojen mezi vstup (26) spínače zápis (5) a výstup (24) spínače čtení (4), přičemž vstup (23) spínače čtení (4) je spojen se svorkou kladného napájecího napětí (10) řídicí vstup (22) spínače čtení (4) je spojen s prvým výstupem (17) bloku řízení zápis - čtení (2) a řídicí vstup (25) spínače zápis (5) je spojen s výstupem (21) bloku řízení zápisu (3) e kde dále je spojen druhý výstup (18) bloku řízení zápis - čtení (2) s prvým vstupem (19) bloku řízení zápisu (3), přičemž vstup (16) bloku řízeni zápis - čtení (2) je spojen jednak s výstupem (15) zdroje řídicího signálu (1) a současně se vstupem (14) bloku pomocných signálů (7), jehož výstup (13) je dále spojen se svorkou pomocných signálů (8) a kde svorka zapisované informace (9) je spojena s druhým vstupem (20) bloku řízení zápisu (3) a svorka čtené informace (12) je spojena s výstupem (34) bloku úpravy čtené informace (6).

2. Feritová pamět s jediným vinutím podle bodu 1, vyznačující se tím, že zdroj řídicího signálu (1) je tvořen indikátorem nedovoleného poklesu napájecího napětí.

3. Feritová pamět s jediným vinutím podle bodů 1 a 2, vyznačující se tím, že spínač čtení (4) a spínač zápis (5) jsou tvořeny polovodičovými spínači.