CS238723B1

CS238723B1 - Core store with single winding

Info

Publication number: CS238723B1
Application number: CS825814A
Authority: CS
Inventors: Stanislav Psohlavec; Tomas Fukatko; Karel Krcek
Original assignee: Stanislav Psohlavec; Tomas Fukatko; Karel Krcek
Priority date: 1982-08-04
Filing date: 1982-08-04
Publication date: 1985-12-16
Also published as: CS581482A1

Abstract

Feritová pamět,s jediným vinutím provedená tak, že umožňuje záznam i čtení informace, přičemž na feritovém jágru je umístěno pouze jediné vinutí. Famět není - v základní koncepci adresovatelná a je vhodná ke zpracování malého počtu bitů, například k uchováni podstatných dat po dobu výpadku napájecího napětí. Jediné vinutí na feritovém jádru je připojeno ke kondenzátoru, k hlavnímu odporu a k vybíjecímu odpgru, přičemž celý systém je vybaven doplňkovými obvody. Při vhodné volbě napájecího napětí a hodnot součástkové základny lze docílit toho, že čtené informace jsou přímo na úrovni TTL logiky. Vynálezu se využije v nejrůznějších aplikacích feritových pamětí, zejména tam, kde je třeba uchovat podstatná data po dobu výpadku napájecího napětí. Jedná se např. o číslicově řízená zařízení, kde je zapotřebí spojit funkci počátečního nastavení, neb momentálního technologického stavu s funkcí paměti. Typickým příkladem použití je programovací jgdnotka automatických praček, myček, kuchyňských strojů, ale i jakýchkoliv průmyslových, laboratorních, lékařských, zemědělských a.ostatních zařízení, která jsou napájena sítovým napětím a pracují formou programových postupných operací.Ferrite Memory, Single Wound Made so that it allows recording and reading information, while the ferrite liver is only one winding is placed. Not Famous - addressable in the basic concept Suitable for processing a small number of bits for example, to store substantial data after power supply failure time. Only one the winding on the ferrite core is connected to the capacitor, the main resistor, and the discharge with the entire system equipped additional circuits. With the right choice supply voltage and component values base can be achieved by reading the information are directly at the TTL logic level. The invention will be used in a variety of ways ferrite memory applications, especially where where you need to keep substantial data after power supply failure time. This is for example, numerically controlled devices where it is Initial setup function needed or current technological condition with memory function. A typical example use is jgdnotka automatic programming washing machines, dishwashers, kitchen machines but also any industrial, laboratory, medical, agricultural and other devices that are powered by mains voltage and work in the form of programmatic operations.

Description

Vynález se týká feritová paměti s jediným vinutím, která umožňuje záznam i čtení informace. Pamět není adresovatelná a je vhodná ke zpracování malého počtu bitů, například k uchování podstatných dat po dobu výpadku napájecího napětí.The present invention relates to a single-winding ferrite memory which enables the recording and reading of information. The memory is not addressable and is suitable for processing a small number of bits, for example for storing substantial data during a power outage.

V praxi je používána řada pamětí s feritovými jádry. Tyto paměti jsou v současné době nejpoužívanšjěí jakožto hlavní pamět počítačů.In practice, many memories with ferrite cores are used. These memories are currently the most widely used as main computer memory.

Základní pracovní princip dnes používaných feritových pamětí je takový, že stejnosměrný magnetizaění proud s možností reverzace prochází buď jedním, nebo současně několika magnetizaěními vinutími, čímž magnetický tok v magneticky tvrdém jádru dosáhne nasyceného stavu. Jelikož magnetická remanence jádra je značná, zůstane jádro v nasyceném stavu i po zániku magnetizačního proudu. V souladu s polaritou stejnosměrného magnetizačního proudu je k dispozici i dvojkový charakter magnetizace. Třetí stav, kdy v jádru není uplatněn žádný magnetický tok, není v praxi používán. Chceme-li naopak přečíst informaci, uloženou ve feritovém jádru, přivedeme do magnetizačního vinutí procházejícího jádrem takový proud, který překlopí jádro do stavu L. Informaci uloženou v jádru čteme pak na separátním čtecím vinutí, přičemž byla-li v jádru uložena informace H”, projeví se tato situace po zavedení čtecího proudu indukovaným impulsem a byla-li v jádru uložena původní informace L, nenastává prakticky využitelná změna magnetického toku v jádru a impuls ve čtecím vinutí je rovněž nulový. Čtením došlo v každém případě k výmazu informace.The basic working principle of today's ferrite memories is such that the reversible DC current passes through either one or several magnetization windings, whereby the magnetic flux in the magnetically hard core reaches a saturated state. Since the magnetic remanence of the core is considerable, the core remains in a saturated state even after the magnetization current has ceased. In accordance with the polarity of the direct magnetizing current, the binary character of magnetization is also available. A third state where no magnetic flux is applied to the core is not used in practice. On the other hand, if we want to read the information stored in the ferrite core, we introduce a current into the magnetization winding passing through the core, which turns the core to the L state. The information stored in the core is read on a separate reading winding. this situation occurs after the introduction of the reading current by the induced pulse and if the original information L has been stored in the core, there is practically no useful change in the magnetic flux in the core and the pulse in the reading winding is also zero. In any case, the reading cleared the information.

V paměti jsou feritové jádra uspořádána většinou do matic. Každým jádrem je pak protaženo několik vodičů, kterými provádíme operace zápis a čtení informace obsažené v jednotlivých jádrech. At se již jedná o uspořádání feritových pamětí s tzv. koincidenčním, adresovým, ěi jiným výběrem, vždy zůstává skutečností, že každé jádro obsahuje minimálně dva magnetizaění, neb čtecí vodiče. V běžné praxi je vSak těchto vodičů více a technologie výroby těchto pamětí včetně následného zapojování jsou obtížné. Relativně náročná jsou i související obvodová zapojení. I při maximálním zjednodušení běžně využívaných principů vychází feritové paměti pro několik bitů neúměrně složité a drahé.In memory, ferrite cores are usually arranged in matrices. Each core is then passed through several wires through which we perform the operations of writing and reading information contained in each core. Whether it is an arrangement of ferrite memories with a so-called coincidence, address or other selection, it always remains a fact that each core contains at least two magnetizations, or read wires. However, in practice, there are more of these wires and the technology of manufacturing these memories, including subsequent wiring, is difficult. Relatively demanding are also related circuit wiring. Even with maximum simplification of commonly used principles, ferrite memory for several bits is disproportionately complex and expensive.

Tyto nedostatky odstraňuje feritová pamět s jediným vinutím podle vynálezu. Podstata vynálezu spočívá v tom, že vinutí feritového jádra je svými konci připojeno k sériové kombinaci kondenzátoru a vybíjecího odporu s tím, že do stykového místa kondenzátoru a vybíjecího odporu je jedním koncem ještě připojen hlavní odpor. Stykové místo prvného konce vinutí feritového jádra a vybíjecího odporu je připojeno na svorku záporného napájecího napětí a současně na výstup spínače zápis. Stykové místo druhého konce vinutí feritového jádra a kondenzátoru je připojeno na vstup bloku úpravy čtené informace, jehož výstup je dále připojen ke svorce čtení informace. Druhý konec hlavního odporu je připojen mezi vstup spínače zápis a výstup spínače čtení, přičemž vstup spínače čtení je spojen se svorkou kladného napájecího napětí. Řídicí vstup spínače čtení je spojen s prvým výstupem bloku řízení zápis - čtení a řídicí vstup spínače zápis je spojen s výstupem bloku řízení zápisu. Druhý výstup bloku řízeni zápis - čtení je spojen s prvým vstupem bloku řízeni zápisu. Vstup bloku řízení zápis - čtení je spojen s výstupem zdroje řídicího signálu a současně se vstupem bloku pomocných signálů, jehož výstup je v dalším spojen se svorkou pomocných signálů. Druhý vstup bloku řízeni zápisu je spojen se svorkou zapisovaná informace.These drawbacks are overcome by the single-winding ferrite memory of the present invention. The principle of the invention is that the ferrite core winding is connected at its ends to a series combination of a capacitor and a discharge resistor, with the main resistor still connected at one end to the contact point of the capacitor and the discharge resistor. The contact point of the first end of the ferrite core winding and the discharge resistor is connected to the negative supply voltage terminal and simultaneously to the write switch output. The contact point of the other end of the ferrite core and capacitor windings is connected to the input of the read information processing block, the output of which is further connected to the read information terminal. The other end of the main resistance is connected between the write switch input and the read switch output, wherein the read switch input is connected to the positive supply terminal. The read switch control input is coupled to the first output of the write-read control block and the write switch control input is coupled to the write-control block output. The second output of the write control block is associated with the first input of the write control block. The input of the write-read control block is connected to the output of the control signal source and simultaneously to the input of the auxiliary signal block, the output of which is in turn connected to the auxiliary signal terminal. The second input of the write control block is connected to the written information terminal.

Příklady uspořádání feritové paměti s jediným vinutím podle vynálezu jsou schematicky znázorněny na výkresech obr. 1 a obr. 2.Examples of a single-winding ferrite memory arrangement according to the invention are schematically shown in the drawings of Figures 1 and 2.

Na obr. 1 je znázorněno blokové schéma feritové paměti s jediným vinutím a se souvisejícími obvody. Vinutí 31 feritového jádra 32. je připojeno jedním koncem k vybíjecímu odporu 30 k výstupu 27 spínače zápis 2 a ke svorce záporného napájecího napětí JJ,. Druhý konec vinutí 31 feritového jádra 32 je spojen se vstupem 31 bloku úpravy čtené informace £, a s jedním koncem kondenzátoru 29. jehož druhý konec je spojen se zbývajícím koncem vybije3 čího odporu 30 a s jedním koncem hlavního odporu 22· Druhý konec hlavního odporu 28 je pak připojen mezi vstup 26 spínače zápis £ a výtup 24 spínače čtení £. Vstup 23 spínače čtení £ je spojen se svorkou kladného napájecího napětí £0. Řídicí vstup spínače čtení £ je spojen s prvým výstupem 17 bloku řízení zápis - čtení 2 a řídicí vstup 25 spínače zápis £ je spojen s výstupem 21 bloku řízení zápisu £. Spojený jsou rovněž druhý výstup 18 bloku řízení zápis - čtení 2 a prvý vstup 19 bloku řízení zápisu £. Vstup 16 bloku řízení zápis - čtení 2 je spojen jednak s výstupem 15 zdroje řídicího signálu £ a současně se vstupem 14 bloku pomocných signálů £, jehož výstup 13 je dále spojen se svorkou pomocných signálů £. Svorka zapisované informace 2 je spojena s druhým vstupem 20 bloku řízení zápisu £ a svorka čtené informace 12 je spojena s výstupe· 34 bloku úpravy čtené informace 6.FIG. 1 is a block diagram of a ferrite memory with a single winding and associated circuits. The winding 31 of the ferrite core 32 is connected at one end to the discharge resistor 30 to the output 27 of the write switch 2 and to the negative supply terminal 11. The other end of the winding 31 of the ferrite core 32 is connected to the input 31 of the read information processing block 6, and to one end of the capacitor 29, the other end of which is connected to the remaining end of the discharge resistor 30 and one end of the main resistance 22. connected between the input 26 of the write switch £ and the output 24 of the read switch £. The read switch input 23 is connected to the positive supply terminal 40. The control input of the read switch 6 is coupled to the first output 17 of the write-read control block 2 and the control input 25 of the write switch 8 is coupled to the output 21 of the write control block £. Also connected are the second output 18 of the write-read control block 18 and the first input 19 of the write-control block 6. The input 16 of the write-read control block 2 is connected both to the output 15 of the control signal source 6 and simultaneously to the input 14 of the auxiliary signal block 6, whose output 13 is further connected to the auxiliary signal terminal 6. The written information terminal 2 is coupled to the second input 20 of the write control block 6 and the read information terminal 12 is coupled to the output 34 of the read information edit block 6.

Z blokového schématu na obr. 1 vyplývá, že jeden konec vinutí 31 feritového jádra 32 je připojen přes kondenzátor 29 a hlavní odpor 28 mezi spínač čtení £ a spínač zápisThe block diagram of FIG. 1 shows that one end of the winding 31 of the ferrite core 32 is connected via a capacitor 29 and a main resistor 28 between the read switch 8 and the write switch.

£. Spínač čtení £ je ovládán signálem čtení 3V přímo z bloku řízení zápis - čtení 2,· Podobně spínač zápis £ je ovládán signálem zápis 39 z bloku řízení zápisu £, který ale produkuje na svém výstupu 21 signál zápis ~)9 jen tehdy, je-li současně přiveden na jeho prvý vstup 19 signál zápis povolen 38 a zapisovaná informace 36 přicházející ze svorky zapisované informace £ je ve stavu H. Řídicí signál zápis - čtení 35 produkovaný zdrojem řídicího signálu £ je zaveden nejen do bloku řízení zápis - čtení 2, ale i ⁿa vstup 14 bloku pomocných signálů £. Od řídicího signálu zápis - čtení 35 jsou tak odvozeny bloku pomocných signálů £ pomocné signály, které jsou k dispozici na svorce pomocných signálů £ a které slouží k řízení dalšího zpracování čtené informace. Vlastní čtený signál 40 je pak veden od vinutí 31 feritového jádra 32 do bloku úpravy čtené informace £, který upravuje čtenou informaci na požadovanou formu. Upravená čtená informace je pak k dispozici na svorce čtené informace £2.·£. The read switch 8 is controlled by the read signal 3V directly from the write control block - read 2. Similarly, the write switch 8 is controlled by the write signal 39 from the write control block 8, but produces output 21 at its output 21 only If the write-enabled signal 38 is simultaneously applied to its first input 19 and the written information 36 coming from the write-in information terminal 8 is in state H. The write-read control signal 35 produced by the control-signal source 6 is input not only to the write-read control block 2 but and ⁿ and the input block 14 £ auxiliary signals. Thus, auxiliary signals that are provided on the auxiliary signal terminal 6 and which serve to control the further processing of the read information are derived from the write-read control signal 35. The actual read signal 40 is then routed from the winding 31 of the ferrite core 32 to the read information processing block 6, which adjusts the read information to the desired form. The modified read information is then available at the read information terminal £ 2. ·

V souladu s obr. 1 je popis operace zápis nás-edující:In accordance with FIG. 1, the description of the write operation is as follows:

Jelikož poslední předcházející operace je předpokládána čtení, je obvod v ustáleném stavu:Since the last preceding operation is supposed to read, the circuit is steady state:

- spínač čtení £ je sepnut; spínač zápis £ je rozepnut;- the read switch 8 is closed; the write switch 6 is open;

- kondenzátor 29 je přes hlavní odpor 28. spínač čtení £ a vinutí 31 feritového jádra £2 nabit téměř na plné napájecí napětí; proud procházející vybíjecím odporem ££ je malý, nebot velikost vybíjecího odporu 30 je podstatně větší, než velikost hlavního odporu 28:- the capacitor 29 is charged to almost full supply voltage via the main resistor 28. the read switch 8 and the ferrite core winding 31; the current passing through the discharge resistor 60 is small, since the magnitude of the discharge resistor 30 is substantially greater than that of the main resistor 28:

- zmagnetování feritového jádra 32 odpovídá L, nebot předcházející operace byla čtení.the magnetization of the ferrite core 32 corresponds to L, since the previous operation was read.

Zápis - zapisovaná informace 36 je H:Writing - Writing information 36 is H:

Ze zdroje řídicího signálu £ je uplatněn řídicí signál zápis - čtení 35 určující zápis, blok řízení zápis - čtení 2 rozepne spínač čtení £ a zároveň předá bloku řízení zápisu £ signál zápis povolen 38. Vzhledem k tomu, že na svorce zapisované informace £ je současně úroveň H, vydá blok řízení zápisu £ signál zápis 39 a spínač zápis £ sepne. Tím je uzavřena proudová smyčka tvořená nabitým kondenzátorem 22, vinutím ££, spínačem zápis £ a hlavním odporem 22· Procházející proud je definován nábojem kondenzátoru 29. hodnotou hlavního odporu 22 a impedancí vinutí 31 feritového jádra £2· Náboj kondenzátoru 29 má takovou velikost, že vybíjecí proud bezpečně zmagnetuje feritové jádro 32 do stavu, který odpovídá H a to nezávisle na jeho předchozím stavu. Vybíjecí odpor 30 se v tomto případě prakticky neuplatní. Tím je zapsána ve feritovém jádru £2 informace typu HFrom the control signal source £, the write control signal 35 is used to determine the write, the write control block 2 opens the read switch £ and at the same time passes the write control block 38 to the write control block 38. level H, the write control block £ issues a write signal 39 and the write switch 8 closes. This closes the current loop formed by the charged capacitor 22, the winding 8, the write switch 8 and the main resistor 22. The passing current is defined by the capacitor charge 29 by the main resistor value 22 and the impedance of the ferrite core wherein the discharge current safely magnetizes the ferrite core 32 to a state corresponding to H independently of its previous state. The discharge resistor 30 is practically not applicable in this case. Thereby, H-type information is written in the ferrite core

Zápis - zapisované informace 36 je L:Writing - Writing Information 36 is L:

Ze zdroje řídicího signálu £ je uplatněn řídicí signál zápis - čtení 35 určující zá pis. Blok řízení zápis - čtení” £ rozepne spínač čtení £ a zároveň předá bloku řízení zá pisu £ signál zápis povolen 38. Vzhledem k tomu, že na svorce zapisované informace £ je současně úroveň L, blok řízení zápisu £ nepovolí sepnutí spínače zápis £. Kondenzátor 2£ se může vybíjet jen malým proudem přes vinutí 31 feritového jádra 32 a dále přes vybíjecí odpor 30. který má vysokou impedanci. Malá hodnota vybíjecího proudu nestačí k přemagnetovéní feritového jádra 32 a proto feritové jádro zůstane ve stavu odpovídajícímu L,From the control signal source 6, the write control read signal 35 is applied. The read-write control block £ opens the read switch £ and at the same time passes the write-enabled control block £ to the write-enabled signal 38. Since the write-in information terminal £ is at the same time L, the write-control block £ does not permit the write switch £. The capacitor 26 can discharge only by a small current through the windings 31 of the ferrite core 32 and further through the discharge resistor 30 which has a high impedance. A small discharge current value is not sufficient for the premagnetic ferrite core 32 and therefore the ferrite core remains in a state corresponding to L,

238723 4 do kterého bylo uvedeno při předcházející operaci čtení.238723 4 that was introduced in the previous read operation.

V souladu s obr. 1 je popis operace čtení následující:In accordance with FIG. 1, the description of the read operation is as follows:

Po předcházejícím zápisu je obvod v tomto·ustáleném stavu:After the previous writing, the circuit is in the following steady state:

- spínač čtení £ je rozepnut; spínač zápis £ sepnut, nebo rozepnut;- the read switch 8 is open; write switch £ closed or open;

- kondenzátor 22 je přes vinutí ££ feritového jádra 32. přes vybíjecí odpor 30. případně přes hlavní odpor 2£ a spínač zápis” £ ^vybit;the capacitor 22 is via the winding 40 of the ferrite core 32, via the discharge resistor 30, optionally via the main resistor 26 and the write switch 24 ⁱⁿ ybit;

- zmagnetováni feritového jádra 32 odpovídá L, nebo H a to podle předchozí fáze aápisu.the magnetization of the ferrite core 32 corresponds to L or H according to the previous phase and the description.

Ze zdroje řídicího signálu £ je uplatněn řídicí signál zápis - čtení 3¾ určující čtení. Blok řízení zápis - čtení £ zajistí zánik signálu zápis povolen 38 a blok řízení zápisu £ rozepne spínač zápis £ byl-li sepnut, neb potvrdí jeho rozepnutý stav, .byl-li rozepnut. Signál čteni ££ způsobí sepnutí spínače “čtení £, čímž je uzavřena proudová smyčka v sestavě: svorka kladného napájecího napětí 10. spínač čtení £, hlavni odpor 28. kondenzátor 22> vinutí ££ a svorka záporného napájecího napětí ££. Průběh proudu určuje nabíjení kondenzátoru 29. Proud procházející vinutím 31 feritového jádra 32 bezpečně je feritové jádro £2 do stavu odpovídajícímu L a to proto, že stejnosměrný proud, procházející v této fázi čtení vinutím 31 má opačný směr, než jak tomu bylo v předchozím případě při operaci zápis. Jestliže tedy bylo feritové jádro 12 před operací čteni ve stavu H, dochází nyní k jeho přemagnetování a na vinuti 31 se v okamžiku tohoto přemagnetování objeví napěťový impuls, mající charakter čteného signálu 40. Čtený signál 40 zaregistruje blok úpravy čtené informace £ a na svorce čtené informace 12 je k dispozici údaj H.From the control signal source £, the write-read control signal 3¾ is determined to determine the read. The write-read control block 8 will cause the write-enable signal 38 to disappear and the write-control block 8 will open the write-switch 8 if it is closed, or acknowledges its open state, if it is open. The read signal £ causes the read switch 8 to close, thereby closing the current loop in the assembly: the positive supply voltage terminal 10, the read switch 8, the main resistor 28, the winding capacitor 22, and the negative supply voltage terminal ☆. The current flow determines the charging of the capacitor 29. The current passing through the winding 31 of the ferrite core 32 safely is the ferrite core 52 to a state corresponding to L because the DC current passing through this reading in the winding 31 has the opposite direction to that of the previous case. during the write operation. Thus, if the ferrite core 12 was in the H-state prior to the read operation, it is now magnetized, and at the moment of this magnetization, a voltage pulse appears in the winding 31 having the character of a read signal 40. The read signal 40 registers information 12 is available with H.

Jestliže naopak bylo feritové jádro £2 před operaci čtení ve stavu L, k přemagnetování nedochází, krátkodový napěťový impuls na vinutí 31 se neobjevuje a tento stav je vyhodnocen jako L.Conversely, if the ferrite core 52 was in the L state prior to the read operation, no magnetization occurred, the short-time voltage pulse on the winding 31 does not appear, and this state is evaluated as L.

Řídicí signál zápis - čtení 35 produkovaný zdrojem řídicího signálu £ je současně zaveden na vstup 14 bloku pomocných signálů £ a to s tím důsledkem, že blok pomocných signálů £ má tak možnost prostřednictvím svorky pomocných signálů £ informovat následné obvody o tom, že na svorce čteni informace 12 je k dispozici údaj pro dalěl zpracování.The write-read control signal 35 produced by the control signal source 6 is simultaneously applied to the input 14 of the auxiliary signal block 8, with the consequence that the auxiliary signal block 8 thus has the possibility, via the auxiliary signal terminal 8, to inform subsequent circuits that information 12 is available for further processing.

Je pochopitelné, že obvod feritové paměti s jedním vinutím je možno realizovat i s opačnou polaritou napájecího napětí a s opačně zvolenými úrovněmi L a H.It is understandable that a single-winding ferrite memory circuit can also be realized with the opposite polarity of the supply voltage and the oppositely selected levels of L and H.

Na obr. 2 je znázorněn příklad zapojení feritové paměti s jediným vinutím a to s principiálním vnitřním zapojením jednotlivých bloků.Fig. 2 shows an example of a single-winding connection of a ferrite memory with the principle internal connection of individual blocks.

Zdroj řídicího signálu £ je libovolný indikátor nedovoleného poklesu napájecího napětí, zaručující, že řídicí signál zápis - čtení ££ bude dle situace přecházet z jedné logické úrovně do druhé a to za dobu delěí, než je doba nabití, nebo vybití kondenzátoru 22.· Jedná se o komparátor s hysteresi, které zajišťuje dostatek času pro cyklus zápis” a čtení z feritové paměti.The control signal source £ is an arbitrary indicator of an unauthorized drop in the supply voltage, ensuring that the write-read control signal £, depending on the situation, will pass from one logical level to the other over a period longer than the charge or discharge time of the capacitor 22. is a comparator with hysteresis that provides enough time for the write cycle and reading from the ferrite memory.

Blok řízení zápis - čtení 2, a blok řízení zápisu £ jsou sestaveny z běžných pasivních a logických prvků.The write-read control block 2, and the write-control block £, are composed of conventional passive and logical elements.

Spínač čtení £ a spínač zápis £ jsou běžné (např. tranzistorové) spínače.The read switch 8 and the write switch 8 are conventional (e.g., transistor) switches.

Blok úpravy čtené informace £ pracuje se čteným signálem ££· Při vhodné volbě feritového jádra 32 a vinutí ££, jakož i napájecího napětí a velikosti hlavního odporu *2£, kondenzátoru 2£ a vybíjecího odporu ££ lze dosáhnout toho, že údaj získaný na svorce čtené informace £2 je přímo v úrovni TTL logiky. Blok úpravy čtené informace £ obsahuje i diodu, zajišťující potlačení záporného pulsu při zépieu a odpor, který svou velikostí napomáhá dosa5 žení signálu upotřebitelného v TTL logice.The read information processing block £ operates with a read signal £. By selecting the ferrite core 32 and the winding £ as well as the supply voltage and the magnitude of the main resistance * 25, the capacitor 26 and the discharge resistance £ at the read information terminal £ 2 is directly at the TTL logic level. The read information processing block 6 also includes a diode providing negative pulse suppression at zepia and a resistor which, by its magnitude, helps to achieve a signal usable in TTL logic.

Blok pomocných signálů 2 může kromě signálu nutného pro následné zpracování ětené informace, odebírané ze svorky ětené informace J2, generovat i další signály obvykle nutné pro rozběh číslicových obvodů (RESET, RESET, LOaD, atd.).The auxiliary signal block 2 can generate, in addition to the signal necessary for the subsequent processing of the chained information taken from the chained information terminal J2, other signals normally necessary for starting digital circuits (RESET, RESET, LOaD, etc.).

Vynálezu se využije v nejrůznějších aplikacích feritových pamětí, zejména tam, kde je třeba uchovat podstatná data po dobu výpadku napájecího napětí. Jedná se např. o číslicově řízená zařízení, kde je zapotřebí spojit funkci počátečního nastavení, neb momentálního technologického stavu s funkcí paměti. Typickým příkladem použití je programovací jednotka automatických praček, myček, kuchyňských strojů, ale i jakýchkoliv průmyslových, laboratorních, lékařských, zemědělských a ostatních zařízení, která jsou napájena sítovým napětím a pracují formou programovaných postupných operací.The invention will be used in a wide variety of ferrite memory applications, particularly where it is necessary to retain substantial data for the duration of a power failure. These are, for example, numerically controlled devices where it is necessary to combine the function of the initial setting or the current technological state with the memory function. A typical example of use is the programming unit for washing machines, dishwashers, kitchen machines, as well as any industrial, laboratory, medical, agricultural and other equipment that are powered by mains voltage and operate in the form of programmed sequential operations.

Claims

SUBJECT OF THE INVENTION

A single-winding ferrite memory, characterized in that the winding (31) of the ferrite core (32) is connected at one end to the discharge resistor (30), to the output (27) of the write switch (5), and to the negative supply voltage terminal ( 11), the other end of the ferrite core winding (32) being connected to the input (33) of the read information processing block (6) and to one end of the capacitor (29), the other end of which is connected to the remaining end of the discharge resistor (30) and one end of the main resistor (28) and wherein the other end of the main resistor (28) is connected between the write switch input (26) and the read switch output (24) (24), wherein the read switch input (23) (4) ) is connected to the positive supply voltage terminal (10) the control input (22) of the read switch (4) is connected to the first output (17) of the write-read control block (2) and the control input (25) of the write switch (5) is connected with output (21) of the write control block (3) e wherein further is s the second output (18) of the write-read control block (2) is coupled to the first input (19) of the write-control block (3), the input (16) of the write-read control block (2) being connected to the output (15) of the control source signal (1) and at the same time as input (14) of the auxiliary signal block (7), whose output (13) is further connected to the auxiliary signal terminal (8) and wherein the written information terminal (9) is connected to the second block input (20) the write control (3) and the read information terminal (12) is coupled to the output (34) of the read information edit block (6).

2. A single-winding ferrite memory according to claim 1, characterized in that the control signal source (1) is constituted by an indicator of an illegal voltage drop.

3. A single-winding ferrite memory according to claims 1 and 2, characterized in that the read switch (4) and the write switch (5) are formed by semiconductor switches.