PL114656B2 - Efficiency meter for data transmission channel - Google Patents

Efficiency meter for data transmission channel Download PDF

Info

Publication number
PL114656B2
PL114656B2 PL21073378A PL21073378A PL114656B2 PL 114656 B2 PL114656 B2 PL 114656B2 PL 21073378 A PL21073378 A PL 21073378A PL 21073378 A PL21073378 A PL 21073378A PL 114656 B2 PL114656 B2 PL 114656B2
Authority
PL
Poland
Prior art keywords
input
channel
reverse counter
data transmission
efficiency
Prior art date
Application number
PL21073378A
Other languages
Polish (pl)
Other versions
PL210733A1 (en
Inventor
Wlodzimierz Semkowicz
Roman Maksymowicz
Original Assignee
Wojskowa Akad Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wojskowa Akad Tech filed Critical Wojskowa Akad Tech
Priority to PL21073378A priority Critical patent/PL114656B2/en
Publication of PL210733A1 publication Critical patent/PL210733A1/en
Publication of PL114656B2 publication Critical patent/PL114656B2/en

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

Przedmiotem wynalazku jest miernik sprawnosci kanalu transmisji danych, ktcSry sluzy do wyznaczania stosunku ilosci odebranych poprawnie bloków kodowych do ilosci nadanych bloków kodowych, czyli wspólczynnika sprawnosci 17 mierzonego w procentach. ilosc odebranych poprawnie bloków kodowych ilosc nadanych blokówkodowych - Stan techniki. Znane urzadzenie do oceny sprawnosci transmisji kanalu, podane w polskim opisie patentowym Nr 100888, sklada sie z licznika rewersyjnego, na którego wejscie dodajace podawany jest z urzadzenia transmisji danych, ciag impulsów odpowiadajacych zakwestionowanym, czyli blednie przeslanym w kanale blokom kodowym. Natomiast na wejscie odejmujace podawany jest ciag impulsów odpowiadajacych wszystkim przysylanym w kanale blokom kodowym, przy czym czestotliwosc -tego ciagu jest dzielona w nastawnym podzielniku czestotliwosci. Nastawa podzielnika okresla dopuszczalna sprawnosc transmisji w kanale. Jesli sprawnosc transmisji w kanale bedzie mniejsza od dopuszczalnej, czyli bloki kodowe beda czesciej ulegaly przeklamaniu, licznik rewersyjny po pewnym czasie zapelni sie, co wykryje dekoder. Zdekodowanie stanu zapelnienia licznika rewersyjnego jest interpretowane w ukladzie sterujacym jako dyskwalifikacja badanego kanalu.Ocena jakosci kanalu transmisji danych dokonywana przez wyzej wymienione urzadzenie polega na podaniu binarnej decyzji swiadczacej o przydatnosci lub o nieprzydatnosci badanego kanalu do transmisji danych. Nie zapewnia ona jednak pomiaru biezacej sprawnosci transmisji zmieniajacej sie w czasie.Istota wynalazku, istota urzadzenia wedlug wynalazku polega na tym, ze wejscie impulsów, odpowiadajace wszystkim przesylanym w kanale blokom kodowym, jest polaczone z wejsciem sterowanego podzielnika impulsów skladajacego sie z sumatora akumulujacego polaczonego z ukladem wytwarzania uzupelnienia, który polaczony jest z licznikiem rewersyjnym, ajego wejscie dodajace polaczone jest z wyjsciem sterowanego podzielnika impulsów, natomiast wejscie odejmujace polaczone jest z wejsciem impulsów odpowiadajacych2 114 656 blokom kodowym, które ulegly przeklamaniu przy przesylaniu ich przez kanal, przy czym wskaznik cyfrowy, wskazujacy procentowa wartosc sprawnosci transmisji w badanym kanale dolaczony jest do licznika rewersyjne¬ go.Dotychczas stosowane urzadzenia pozwalaly jedynie okreslac czy kanal transmisji danych jest przydatny do pracy czy nie. Opracowany wynalazek pozwala okreslac stopien przydatnosci tego kanalu do pracy przez ciagly pomiar wspólczynnika sprawnosci. Urzadzenie umozliwia takze pomiar blokowej i elementowej stopy bledów i nadaje sie przez to do badania kanalów transmisji danych o nieznanych wlasciwosciach.Objasnienie rysunku. Urzadzenie wedlug wynalazku jest przedstawione na rysunku w postaci schematu blokowego.Przyklad wykonania wynalazku. W sklad urzadzenia do realizacji wynalazku wchodzi sterowany podzielnik impulsów SPJ, zbudowany w oparciu o sumator akumulujacy SA i uklad wytwarzania uzupelnien UWU, nastep¬ nie licznik rewersyjny LR i wskaznik cyfrowy WC. Na wejscie odejmujace „—" licznika rewersyjnego LR podawany jest ciag impulsów odpowiadajacy blednie przesylanym blokom (wejscie Wl), a na wejscie dodajace „+" licznika rewersyjnego LR podawane sa impulsy z wyjscia sterowanego podzielnika impulsów WYspi.Natomiast na sterowany podzielnik impulsów SPJ podawany jest ciag impulsów odpowiadajacy wszystkim przesylanym blokom (wejscie W2).Z urzadzenia transmisji danych podawane sa na wejscie pierwsze Wl impulsy sygnalizujace wystapienia blednych bloków, a na wejscie drugie W2 impulsy odpowiadajace wszystkim przesylanym blokom. Impuls sygnalizujacy wystapienie blednego bloku podawany jest na wejscie odejmujace „—" licznika rewersyjnego LR, zmniejszajace jego stan o jeden. Stany wyjsciowe licznika rewersyjnego LR podawane sa na wejscia ukladu wytwarzania uzupelnien UWU.Uzupelnienia te dodawane sa w sumatorze akumulujacym SA do jego poprzedniego stanu w takt impulsów odpowiadajacych wszystkim przesylanym blokom przychodzacym z wejscia W2. W chwili przepelnienia sumato¬ ra akumulujacego SA na jego wjjsciu WYspi pojawia sie sygnal przepelnienia, który jest podawany na wejscie dodajace „+" licznika rewersyjnego LR, zwiekszajac jego stan o jeden. Uklad wytwarzania uzupelnien UWU oraz sumator akumulujacy SA stanowia uklad sterowanego podzielnika impulsów SPJ. Stosunek podzialu podzielnika jest wprost proporcjonalny do wielkosci stanów wyjsciowych licznika rewersyjnego LR. W wyniku przekazywania przez urzadzenie transmisji danych na wejscie pierwsze Wl i wejscie drugie W2 dwóch ciagów impulsów stany ustalaja sie na wartosci proporcjonalnej do aktualnej sprawnosci kanalu transmisji danych. Gdy wzrasta czestotliwosc wystepowania bloków blednych i sprawnosc kanalu transmisji danych maleje, stany wyjsciowe licznika rewersyjnego LR stopniowo maleja, do wartosci odpowiadajacej aktualnej sprawnosci. Stany wyjsciowe licznika rewersyjnego LR podawane sa na wskaznik cyfrowy WC, na którym wyswietlanajest wartosc sprawnosci kanalu transmisji danych. Urzadzenie umozliwia takze pomiar elementowej lub blokowej stopy bledów, czyli stosunku elementów lub bloków blednych do elementów lub bloków nadawanych. W tym celu nalezy pominac w mierniku uklad wytwarzania uzupelnien UWU. W przypadku pomiaru elementowej stopy bledów na wejs¬ cie W2 podaje sie impulsy elementowej skali odbiorczej, a na wejscie Wl impulsy odebrania blednych ele¬ mentów. Dla pomiaru blokowej stopy bledów na wejscia Wl i W2 podawane sa impulsy takie jak w przypadku pomiaru sprawnosci.Zastrzezenie patentowe Miernik sprawnosci kanalu transmisji danych, który zawiera licznik rewersyjny, cyfrowy wskaznik stanu tego licznika oraz sumator akumulujacy wraz z ukladem wytwarzania uzupelnienia stanowiace sterowany podzielnik impulsów, znamienny tym, ze wejscie (W2) impulsów, odpowiadajace wszystkim przesylanym w kanale blokom kodowym, jest polaczone z wejsciem sterowanego podzielnika impulsów (SPJ) skladajacego sie z sumatora akumulujacego (SA) polaczonego z ukladem wytwarzania uzupelnienia (UWU), który polaczony jest z licznikiem rewersyjnym (LR), a jego wejscie dodajace („+") polaczone jest z wyjsciem sterowanego podzielnika impulsów (WYspi), natomiast wejscie odejmujace („-") polaczone jest z wejsciem (Wl) impulsów odpowiadaja¬ cych blokom kodowym, które ulegly przeklamaniu przy przesylaniu ich przez kanal, przy czym wskaznik cyfrowy (WC), wskazujacy procentowa wartosc sprawnosci transmisji w badanym kanale, dolaczony jest do licznika rewersyjnego (LR).114 656 3 a <0 5) Zaklad Wydawniczo-Poligraficzny WPL Zam. 497, Nakladl 10 egz.Cena 100 zl PLThe subject of the invention is a data channel efficiency meter which is used to determine the ratio of the number of correctly received code blocks to the number of transmitted code blocks, i.e. the efficiency factor 17 measured as a percentage. number of correctly received code blocks number of transmitted code blocks - State of the art. A known device for assessing the efficiency of the channel transmission, given in the Polish patent description No. 100888, consists of a reverse counter, on which the adding input is supplied from the data transmission device, a sequence of pulses corresponding to the questioned, i.e. erroneously transmitted code blocks in the channel. On the other hand, the subtraction input is given a sequence of pulses corresponding to all code blocks sent in the channel, the frequency of the -th sequence is divided in the adjustable frequency allocator. The allocator setting determines the admissible transmission efficiency in the channel. If the transmission efficiency in the channel is lower than the allowable one, i.e. the code blocks are more likely to get stuck, the reverse counter will fill up after some time, which will be detected by the decoder. The decoding of the reverse counter filling state is interpreted in the control system as a disqualification of the tested channel. The evaluation of the quality of the data transmission channel performed by the above-mentioned device consists in giving a binary decision confirming the usefulness or unsuitability of the tested channel for data transmission. However, it does not provide a measurement of the current transmission efficiency changing with time. The essence of the invention, the essence of the device according to the invention consists in the fact that the pulse input, corresponding to all code blocks transmitted in the channel, is connected to the input of a controlled pulse allocator consisting of an accumulator connected to the the supplement generation circuit, which is connected to the reverse counter, and its add input is connected to the output of the controlled pulse divider, while the subtractive input is connected to the input of the pulses corresponding to 214 656 code blocks that have been corrupted when transmitting them through the channel, while the digital indicator, Indicating the percentage value of the transmission efficiency in the tested channel is attached to the reverse counter. The devices used so far only allowed to determine whether the data transmission channel is suitable for work or not. The developed invention allows to determine the degree of suitability of this channel for operation by the continuous measurement of the efficiency factor. The device is also able to measure the block and element error rates and is therefore suitable for the investigation of data channels with unknown properties. Drawing explanation. The device according to the invention is shown in the drawing in the form of a block diagram. An embodiment of the invention. The device for the implementation of the invention comprises a controllable pulse allocator SPJ, built on the basis of the accumulator SA and the UWU refill production system, then the reverse counter LR and the digital indicator WC. The "-" subtraction input of the LR reverse counter is fed with a sequence of pulses corresponding to erroneously transmitted blocks (Wl input), and the "+" input of the LR reverse counter is fed with pulses from the output of the WYspi controlled pulse divider. On the other hand, the controlled SPJ pulse allocator is supplied a sequence of pulses corresponding to all transmitted blocks (input W2). From the data transmission device, pulses signaling the occurrence of erroneous blocks are sent to the first input Wl, and to the second input W2 pulses corresponding to all transmitted blocks. The impulse signaling the occurrence of an error block is sent to the subtracting input "-" of the LR reverse counter, reducing its state by one. The output states of the LR reverse counter are sent to the inputs of the UWU replenishment system. These supplements are added in the SA accumulator to its previous state in pulse of the pulses corresponding to all the transmitted blocks coming from the input W2 When the accumulator SA is overloaded at its input WYspi, an overflow signal appears, which is fed to the input adding "+" of the reverse counter LR, increasing its state by one. The UWU refill production system and the SA accumulating adder constitute the system of the controlled SPJ pulse divider. The division ratio of the divisor is directly proportional to the size of the output states of the reverse counter LR. As a result of transmitting by the data transmission device to the first input Wl and the second input W2 two pulse trains, the states settle on a value proportional to the current efficiency of the data transmission channel. As the frequency of error blocks increases and the efficiency of the data channel decreases, the output of the reverse counter LR gradually decreases to the value corresponding to the current efficiency. The output states of the LR reverse counter are sent to the WC digital indicator, which displays the value of the data transmission channel efficiency. The device also enables the measurement of the element or block error rate, i.e. the ratio of the error elements or blocks to the transmitted elements or blocks. For this purpose, the UWU refill production system should be omitted. In the case of the measurement of the elemental error rate, pulses of the elementary scale of the receiving scale are applied to the input W2, and the impulses of receiving the erroneous elements are applied to the input Wl. For the measurement of the block error rate, pulses are given to inputs Wl and W2, as in the case of efficiency measurement. , characterized in that the pulse input (W2), corresponding to all code blocks transmitted in the channel, is connected to the input of a controlled pulse divider (SPJ) consisting of a storage adder (SA) connected to the supplement generation unit (UWU), which is connected to reverse counter (LR), and its input adding ("+") is connected to the output of the controlled pulse divider (WYspi), while the subtracting input ("-") is connected to the input (Wl) of pulses corresponding to the code blocks that have undergone defective when transmitting them through the channel, with a digital indicator (WC) showing the percentage and the value of transmission efficiency in the tested channel is attached to the reverse counter (LR). 114 656 3 a <0 5) Zakład Wydawniczo-Poligraficzny WPL Order. 497, Mintage 10 copies Price PLN 100 PL

Claims (1)

1. Zastrzezenie patentowe Miernik sprawnosci kanalu transmisji danych, który zawiera licznik rewersyjny, cyfrowy wskaznik stanu tego licznika oraz sumator akumulujacy wraz z ukladem wytwarzania uzupelnienia stanowiace sterowany podzielnik impulsów, znamienny tym, ze wejscie (W2) impulsów, odpowiadajace wszystkim przesylanym w kanale blokom kodowym, jest polaczone z wejsciem sterowanego podzielnika impulsów (SPJ) skladajacego sie z sumatora akumulujacego (SA) polaczonego z ukladem wytwarzania uzupelnienia (UWU), który polaczony jest z licznikiem rewersyjnym (LR), a jego wejscie dodajace („+") polaczone jest z wyjsciem sterowanego podzielnika impulsów (WYspi), natomiast wejscie odejmujace („-") polaczone jest z wejsciem (Wl) impulsów odpowiadaja¬ cych blokom kodowym, które ulegly przeklamaniu przy przesylaniu ich przez kanal, przy czym wskaznik cyfrowy (WC), wskazujacy procentowa wartosc sprawnosci transmisji w badanym kanale, dolaczony jest do licznika rewersyjnego (LR).114 656 3 a <0 5) Zaklad Wydawniczo-Poligraficzny WPL Zam. 497, Nakladl 10 egz. Cena 100 zl PLClaim 1. Data transmission channel efficiency meter, which includes a reverse counter, a digital indicator of the status of this counter and an adder accumulating together with the supplement generation circuit constituting a controlled pulse divider, characterized in that the pulse input (W2) corresponding to all code blocks transmitted in the channel , is connected to the input of a controlled pulse divider (SPJ) consisting of an accumulator adder (SA) connected to the supplement generation unit (UWU), which is connected to the reverse counter (LR), and its add input ("+") is connected to the output of the controlled pulse allocator (WYspi), while the subtraction input ("-") is connected to the input (Wl) of the pulses corresponding to the code blocks that have been corrupted when transmitted through the channel, the digital indicator (WC), indicating the percentage value transmission efficiency in the tested channel, it is included in the reverse counter (LR) 114 656 3 a <0 5 ) WPL Publishing and Printing Company Order. 497, Printed 10 copies. Price PLN 100 PL
PL21073378A 1978-11-04 1978-11-04 Efficiency meter for data transmission channel PL114656B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PL21073378A PL114656B2 (en) 1978-11-04 1978-11-04 Efficiency meter for data transmission channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PL21073378A PL114656B2 (en) 1978-11-04 1978-11-04 Efficiency meter for data transmission channel

Publications (2)

Publication Number Publication Date
PL210733A1 PL210733A1 (en) 1979-09-10
PL114656B2 true PL114656B2 (en) 1981-02-28

Family

ID=19992402

Family Applications (1)

Application Number Title Priority Date Filing Date
PL21073378A PL114656B2 (en) 1978-11-04 1978-11-04 Efficiency meter for data transmission channel

Country Status (1)

Country Link
PL (1) PL114656B2 (en)

Also Published As

Publication number Publication date
PL210733A1 (en) 1979-09-10

Similar Documents

Publication Publication Date Title
US4137568A (en) Circuit for establishing the average value of a number of input values
PL114656B2 (en) Efficiency meter for data transmission channel
GB1569888A (en) Electronic counting apparatus
US3729621A (en) Apparatus for measuring or indicating movement by combined encoding and counting
US4250554A (en) System for ordered measurement and computation
US3602699A (en) Device for generating an instruction signal for use in an automatic digital readout apparatus
US4197451A (en) Totalizer apparatus for recording two data inputs on a single channel
US3846785A (en) Process and apparatus for extending the range of a digital to analog converter to be used with a strip recorder
US4394618A (en) Digital tracking phase meter
US3890490A (en) Digital data totalizer system
SU1005144A1 (en) Device for transmitting telemetric information
JPH0372935B2 (en)
SU1146810A1 (en) Digital level gauge
HU187180B (en) Apparatus for processing incremental signals, furthermore matching unit therefor
RU1780035C (en) Apparatus for measuring active and reactive power
SU1062871A1 (en) Device for transmitting and receiving digital information
SU554632A1 (en) Device for automatically determining the error rate
SU1425458A1 (en) Digital scales
JPS60117937A (en) Error factor measuring method of digital circuit
SU1016741A1 (en) Angular speed digital meter
SU888123A1 (en) Device for monitoring digital objects
SU958865A1 (en) Radioisotope instrument for measuring quantity of substance
SU1350636A1 (en) Multichannel device for collecting geophysical information
PL127077B1 (en) Selection and measurement visualization circuitry in particular for co-operation telechanics equipment
SU734790A1 (en) Device for monitoring relative speed of mechanisms