SU1062871A1 - Device for transmitting and receiving digital information - Google Patents
Device for transmitting and receiving digital information Download PDFInfo
- Publication number
- SU1062871A1 SU1062871A1 SU823445088A SU3445088A SU1062871A1 SU 1062871 A1 SU1062871 A1 SU 1062871A1 SU 823445088 A SU823445088 A SU 823445088A SU 3445088 A SU3445088 A SU 3445088A SU 1062871 A1 SU1062871 A1 SU 1062871A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- buffer
- register
- shift register
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 4
- 238000005259 measurement Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
УСТРОЙСТВО ПЕРЕДАЧИ И ПРИЕМА ЦИФРОВОЙ ИНФОРМАЦИИ, содержащее на передающей стороне буферный регистр сдвига, соединенный с сумматором , а на приемной стороне буферный регистр сдвига, вход управлени которого соединен с выходом хронизатора ,отличающеес тем, что, с целью повышени скорости передачи , на передающей стороне введен блок весовых коэффициентов, выходы которого соединены с входами буферного регистра сдвига, управл ющий вход блока весовых коэффициентов соединен с вторым выходом хронизатора, а на приемной стороне введены последовательно соединенные дискриминатор уровн и дешифратор, выходы которого соединены с информационным входом буферного регистра, при этом управл ющий вход дешифратора соединен с третьим выходом хронизатора, g при этом вход дискриминатора вл ет (Л с информационным входом.A DIGITAL INFORMATION TRANSMISSION AND RECEIVING DEVICE, containing a buffer shift register on the transmitting side connected to an adder, and a buffer shift register on the receiving side, the control input of which is connected to the output of the chroniser, characterized by the fact that a block of weights, the outputs of which are connected to the inputs of the buffer shift register, the control input of the block of weights are connected to the second output of the chronizer, and p are entered on the receiving side Consequently, a level discriminator and a decoder, the outputs of which are connected to the information input of the buffer register, are connected, the control input of the decoder is connected to the third output of the clock, g with the input of the discriminator (L with information input.
Description
Изобретение относитс к измерительной технике и радиоэлектронике, в частности к программируемым интерфейсам , способным производить двусторонний обмен данными между группой измерительных устройств и центральным процессором.The invention relates to measurement technology and electronics, in particular to programmable interfaces capable of performing two-way data exchange between a group of measuring devices and a central processor.
Известен программируемый интерфейс , содержащий буферные регистры приемника и передатчика, мультиплексор , де1-1ифратор адреса и схему управлени l .A programmable interface is known, which contains the buffer registers of the receiver and transmitter, a multiplexer, an address descriptor, and a control circuit l.
Недостатком данного устройства вл етс то, что оно, облада параллельным входом и выходом, требует, в случае работы с несколькими удаленными внешними устройствами, использовани большого количества прот женных кабелей св зи, вес и габариты которых значительно превышают вес и габариты измерительного блока и центрального процессора.The disadvantage of this device is that, having a parallel input and output, it requires, in case of working with several remote external devices, the use of a large number of extended communication cables, the weight and dimensions of which significantly exceed the weight and dimensions of the measuring unit and the central processor. .
Наиболее близким техническим решением к изобретению вл етс устройство передачи и приема цифровой информации, содержащее на передающей стороне буферный регистр сдвига, соединенный с сумматором, а на приемной стороне буферный регистр сдвига вход управлени которого соединен с выходом хронизатора 2 .The closest technical solution to the invention is a device for transmitting and receiving digital information containing on the transmitting side a buffer shift register connected to an adder, and on the receiving side a buffer shift register controlling input of which is connected to the output of the chroniser 2.
Недостатком известного устройства вл етс низкое быстродействие, что св зано с последовательным обменом информацией с внешними устройствами . Так, передача сигнала Старт, восьми информационных разр дов , разр да четности и двух сигналов Стоп требует двенадцати тактовых импульсов, т.е. в двенадцать раз больше времени, чем в интерфейсах с параллельным обменом.A disadvantage of the known device is the low speed, which is associated with the sequential exchange of information with external devices. Thus, the start signal transmission, eight information bits, a parity bit and two stop signals require twelve clock pulses, i.e. Twelve times longer than parallel exchange interfaces.
Цель изобретени - повыи:ение скорости передачи.The purpose of the invention is to increase the transmission rate.
Цель достигаетс тем, что в устройство передачи и приема цифровой информации, содержащее на передающей стороне буферный регистр сдвига , соединенный с сумматором а на приемной стороне буферный регистр сдвига, вход управлени которого соединен с выходом хронизатора, на передающей стороне введен блок весовых коэффициентов, выходы которого соединены с входами буферного регистра сдвига, управл ющий вход блока весовых коэффициентов соединен с вторым выходом хронизатора, а на приемной стороне введены последовательно соединенные дискриминатор уровн и дешифратор, выходы которого соединены с информационным входом буферного регистра, при этом управл ющий вход дешифратора соединен с третьим выходом хронизатора, при этом вход дискриминатора вл етс информационным входом.The goal is achieved by the fact that a shift buffer register connected to an adder and a buffer shift register on the transmitting side, whose control input is connected to the output of a chroniser, is entered into the device for transmitting and receiving digital information. connected to the inputs of the buffer shift register, the control input of the block of weighting factors is connected to the second output of the chroniser, and serially connected discriminators are entered on the receiving side the level minator and the decoder, the outputs of which are connected to the information input of the buffer register, while the control input of the decoder is connected to the third output of the chroniser, while the discriminator input is the information input.
На чертеже дана структурна электрическа схема устройства передачи и приема цифровой информации.The drawing shows a structural electrical circuit for transmitting and receiving digital information.
Устройство передачи и приема цифровой информации содержит передающую 5 сторону 1, буферный регистр 2 сдвига, сумматор 3, блок 4 питани , блок 5 весовых коэффициентов, хронизатор 6, приемную сторону 7, буферный регистр 8 сдвига, дискриминатор 9 уровн иThe device for transmitting and receiving digital information contains a transmitting 5 side 1, a buffer shift register 2, an adder 3, a power supply unit 4, a weight unit 5, a chronizer 6, a receiving side 7, a shift buffer register 8, a discriminator 9 level and
0 дешифратор 10.0 decoder 10.
Устройство работает следующим образом .The device works as follows.
Информаци поступает на шину ввода , откуда через блок 5 весовых коэф5 фициентов поступает на входы записи буферного регистра 2, питание разр дов которого осуществл етс от блока 4 питани , а запись информации - через блок 5, Следует отметить при этом,Information enters the input bus, from where through the block 5 weighting factors enters the inputs of the recording of the buffer register 2, the bits of which are supplied from the power supply block 4, and the information is recorded through block 5.
0 что точность подбора резистивных элементов в блоке 5 может быть невысокой. Блок 5 может быть выполнен также в виде ключей, управл ющие входы которых соединены соответственно с ши5 ной ввода и с первым выходом хронизатора 6. Такое выполнение блоков 5 вл етс наиболее удобным при большом количестве транспортируемых разр дов и выполнении устройства в виде мик„ росборки.0 that the accuracy of the selection of resistive elements in block 5 may be low. Block 5 can also be made in the form of keys, the control inputs of which are connected to the input bar and the first output of the chroniser 6, respectively. This arrangement of blocks 5 is most convenient when there are a large number of bits being transported and the device is made in the form of mic '
Таким образом,, напр жение питани , входные и выходные сигналы каждого разр да буферного регистра 2 имеют различный уровень, соответственно, при этом напр жение питани и уровеньThus, the supply voltage, the input and output signals of each bit of the buffer register 2 have a different level, respectively, while the supply voltage and the level
5 входных сигналов каждого разр да , равны между собой.5 input signals of each bit are equal to each other.
Момент загрузки буферного регистра 2 определ етс хронизатором 6 по сигналам управлени , поступающим по шинеThe load time of the buffer register 2 is determined by the chroniser 6 according to the control signals received via the bus.
0 ввода. Выходы разр дов буферного регистра 2 соединены с соответствующими входами сумматора 3, выходное напр жение которого поступает на ВЕЛХод и несет информацию о величи5 не кода,хран щегос в данный момент времени в буферном регистре 2. При этом выбор величин- напр жений питани разр дов буферного регистра 2 позвол ет произвести однозначное0 input. The outputs of the buffer register 2 bits are connected to the corresponding inputs of the adder 3, the output voltage of which goes to the WELCOD and carries information about the size of the code stored at the moment in the buffer register 2. At the same time, the selection of the supply voltage values of the buffer bits register 2 allows you to produce an unambiguous
0 восстановление цифровой информации в приемном внешнем устройстве, где установлено аналогичное устройство.0 restoration of digital information in the receiving external device, where a similar device is installed.
На приемной стороне 7 устройства поступают два аналоговых сигнала.On the receiving side 7 of the device, two analog signals are received.
- Дискриминатор 9 уровн измер ет величину первого из них, несухдего передаваемую информацию. Второе напр жение , вл ющеес выходным напр жением стабилизированного блока 4 питани - A discriminator level 9 measures the magnitude of the first of them, not transmitted information. The second voltage, which is the output voltage of the stabilized power supply unit 4
0 передающей стороны 1, поступает на вход опорного напр жени дискриминатора 9 уровн и служит дл корректировки показаний дискриминатора 9 уровн на величину падени напр же5 ни на соединительном проводе и ве0 of the transmitting side 1, is fed to the input of the reference voltage of the discriminator of level 9 and serves to correct the readings of the discriminator of level 9 by the amount of voltage drop 5 on the connecting wire and
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823445088A SU1062871A1 (en) | 1982-05-21 | 1982-05-21 | Device for transmitting and receiving digital information |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU823445088A SU1062871A1 (en) | 1982-05-21 | 1982-05-21 | Device for transmitting and receiving digital information |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU1062871A1 true SU1062871A1 (en) | 1983-12-23 |
Family
ID=21014083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU823445088A SU1062871A1 (en) | 1982-05-21 | 1982-05-21 | Device for transmitting and receiving digital information |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU1062871A1 (en) |
-
1982
- 1982-05-21 SU SU823445088A patent/SU1062871A1/en active
Non-Patent Citations (1)
| Title |
|---|
| 1. Малинин В.В. Микроинтерфейсы и системы сбора-распределени данных. ЦНИИ Ч.1, М., Электроника, 1981, с. 17-18. 2. Хилбури Дж. Микроэвм и микропроцессоры, TMS бон фирмы Texas Instruments. М., Мир, 1979, с. 213-215 (прототип). * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1471419A (en) | Signal conversion system | |
| SU1062871A1 (en) | Device for transmitting and receiving digital information | |
| RU2244945C1 (en) | Multichannel telemetering system for collecting seismic data | |
| SU882016A1 (en) | Internal-code sygnal receiver | |
| SU1727213A1 (en) | Device for control over access to common communication channel | |
| US4442511A (en) | Digital output telemetering system for recording seismic signals | |
| SU1305700A1 (en) | Interface for linking the using equipment with digital computer | |
| SU1564671A1 (en) | Device for adaptive compression of information | |
| SU1172055A1 (en) | Device for automatic determining of error coefficient in communication channel | |
| SU1420673A1 (en) | Discrete information transmission device | |
| SU1005147A2 (en) | Device for transmitting telemetric information | |
| SU1146421A1 (en) | Apparatus for registering logging data | |
| JP2508322B2 (en) | Microcomputer with built-in serial I/O circuit | |
| SU1298930A1 (en) | Device for checking discrete channel | |
| SU902281A1 (en) | Device for analysis of telemetric signals | |
| SU1462324A2 (en) | Device for determining the number of units in information sequence | |
| SU605208A1 (en) | Device for interfacing digital computer with peripherals | |
| SU1501072A1 (en) | User to communication channel interface | |
| DE3478378D1 (en) | Receiving device for a high rate bit-serial asynchronous data link | |
| SU758222A1 (en) | TEMPERATURE SYSTEM | |
| SU1096658A1 (en) | Digital instrument system | |
| SU905845A1 (en) | Device for transmitting telemetry information | |
| SU1107336A2 (en) | Vertical synchronization device | |
| GB1471420A (en) | Signal interleaving system for binary pulse signals | |
| SU830365A1 (en) | Information converting and transmitting device |