Przedmiotem wynalazku jest uklad przetwornika analogowo-cyfrowego.Znane rozwiazania przetworników analogowo-cyfrowych wynikaja z dwóch metod przetwarzania. Pierwsza z nich jest metoda posrednia, w której sygnal analogowy zamieniany jest na pewna wielkosc posrednia kodowana nastepnie cyfrowo. W ukladach tych mozna uzyskiwac znaczne dokladnosci na przyklad w przetwornikach z podwójnym calkowaniem ale sa one powolne w dzialaniu, co wyklucza ich stosowanie w przypadkach, gdy wielkosc mierzona jest szybkozmienna.Znacznie wieksza szybkoscia przetwarzania charakteryzuja sie uklady, których dzialanie oparte jest na metodzie bezposredniej, polegajacej na porównywaniu wejsciowego sygnalu analogowego z okreslonymi pozi¬ omami sygnalów wewnetrznych, uznanych za wzorcowe. Do tej grupy naleza przetworniki kompensacyjne, których dzialanie opiera sie na porównywaniu sygnalu wejsciowego z sygnalem wyjsciowym przetwornika cyfro- wo-analogowego. Wielkoscia przetworzona jest liczba odpowiadajaca takiemu sterowaniu przetwornika cyfrowo- analogowego, dla którego oba sygnaly analogowe sa równe.Znane sa równiez przetworniki, w których wykorzystuje sie zasade dzialania przetwornika kompensacyjne¬ go oraz przetwornika o kodowaniu bezposrednim, w którym sygnal wejsciowy porównywany jest równoczesnie z szeregiem sygnalów odniesienia. W tym przypadku sygnal przetworzony, skladajacy sie z n bitówjest dzielony na dwie czesci. Poczatkowo sygnal wejsciowy jest przetwarzany na te czesc sygnalu wyjsciowego, która sklada sie ze starszych (bardziej znaczacych) bitów.Dalszemu przetwarzaniu podlega róznica sygnalu wejsciowego i sygnalu otrzymanego w wyniku przetwo¬ rzenia czesci sygnalu wyjsciowego zlozonego ze starszych bitów na sygnal analogowy w dodatkowym przetwor¬ niku cyfrowo-analogowym. W wyniku otrzymuje sie druga czesc sygnalu wyjsciowego, zlozona z mlodszych bitów (mniej znaczacych). W przetworniku tego rodzaju sygnal wejsciowy jest doprowadzany do jednoimiennych wejsc komparatorów, których wejscia przeciwnego znaku sa polaczone z wezlami drabinki oporowej zlozonej z rezystorów ojednakowej wartosci, a wyjscia komparatorów sa polaczone z koderem. Sygnaly z kodera, stano¬ wiace starsze bity sygnalu wyjsciowego, sa wprowadzane do przetwornika cyfrowo-analogowego.2 113180 Napiecie stanowiace sygnal wyjsciowy tego przetwornika jest odejmowane od sygnalu wejsciowego ukladu w wezle sumacyjnym, który zbudowany jest w oparciu o wzmacniacz operacyjny. Otrzymana róznica sygnalów doprowadzana jest do wejsc komparatorów, tworzacych wraz z koderem drugi skladowy przetwornik analgowo- cyfrowy. Z wyjsc kodera odbierana jest wówczas druga czesc sygnalu wyjsciowego, zlozona z mlodszych bitów.Znane jest równiez rozwiazanie, w którym stosuje sie podwójne komparatory i dwie drabinki oporowe, uklad jest identyczny jak opisany wyzej z tym, ze wejscia przeciwnego znaku jednego z kazdej pary komparato¬ rów sa przylaczone do wezlów jednej drabinki, zas wejscia przeciwnego znaku drugiego z kazdej pary kompara¬ torów sa przylaczone do wezlów drugiej drabinki oporowej.Zasadnicza wada obydwu rozwiazan jest fakt stosowania wzmacniacza operacyjnego, znacznie wydluzajace¬ go czas przetwarzania przetwornika.T"~m -** 'W rozwiazaniu wedlug wynalazku wyeliminowano wzmacniacz operacyjny przez wprowadzenie zmiennych i wartosci pózfemów odniesienia ukladów porównujacych, co osiagnieto dzieki temu, ze jeden koniec drabinki ) oporowej, której /wezly sa przylaczone do jednego z wejsc komparatorów, jest laczony, za posrednictwem < przelacznika. analpgowego sterowanego przez uklad taktujacy, z jednym z dwu zródel pradowych, natomiast * 'HtUgi; ,kOflftc» wymienionej drabinki oporowej jest dolaczony do wyjscia przetwornika cyfrowo-analogowego, zapewniajacego zmiane poziomu dla komparatorów w drugim takcie przetwarzania. Wejscie wymienionego prze¬ twornika cyfrowo-analogowego jest polaczone z wyjsciem pamieci buforowej przechowujacej starsze bity sygna¬ lu wyjsciowego i przylaczonej do wyjscia kodera, do którego jest przylaczona takze druga pamiec buforowa, przechowujaca mlodsze bity sygnalu wyjsciowego. Wyjscia wymienionych pamieci buforowych stanowia wyjscia ukladu przetwornika.W ukladzie zawierajacym podwójne komparatory i dwie drabinki oporowe o wezlach przylaczonych odpo¬ wiednio do wejsc kazdego z pary komparatorów, jeden koniec kazdej drabinki jest przylaczony do odpowiadaja¬ cego jej zródla pradowego, zas drugi koniec jednej z drabinek jest polaczony z masa, a drugiej drabinki z wyj¬ sciem przetwornika cyfrowo-analogowego. Pozostale elementy sa polaczone identycznie jak w ukladzie z kom¬ paratorami pojedynczymi.Wyeliminowanie wzmacniacza róznicowego odejmujacego od sygnalu wejsciowego, sygnal wyjsciowy prze¬ twornika cyfrowo-analogowego, pozwolilo na znaczne skrócenie czasu przetwarzania.Przedmiot wynalazku jest przedstawiony w przykladzie wykonania na rysunku, na którym fig. 1 przedsta¬ wia schemat blokowy ukladu z pojedynczymi komparatorami, fig. 2 przebieg sygnalu taktujacego, zas fig. 3 schemat blokowy ukladu z podwójnymi komparatorami.W ukladzie przedstawionym na fig. 1, napiecie wejsciowe Ux, stanowiace analogowy sygnal wejsciowy przetwornika jesf doprowadzane do jednoimiennych wejsc komparatorów Ki -s- Km, natomiast do wejsc przeciw¬ nego znaku tych samych komparatorów Kt -r Km sa doprowadzane napiecia z wezlów drabinki oporowej zlozo¬ nej z rezystorów R o jednakowej wartosci. Przez drabinke rezystorowa plynie prad od zródel pradowych lx lub I2 w zaleznosci od stanu przelacznika analogowego KL. O stanie przelacznika analogowego KL decyduje sygnal taktujacy T uzyskiwany z zewnetrznego ukladu generacyjnego.Przeciwny w stosunku do zródel pradowych koniec drabinki jest polaczony z wyjsciem przetwornika cyfrowo-analogowego DA. Przetwornik cyfrowo-analogowy DA jest wylaczony okresowo sygnalem taktujacym T. Wyjscia komparatorów Kx — Km sa polaczone z wejsciami kodera KD, który wytwarza sygnal cyfrowy zlozony z £ bitów stosownie do stanu wyjsc komparatorów, przy czym n jest liczba bitów otrzymanych w wyni¬ ku calkowitego przetwarzania napiecia wejsciowego Ux. Sygnaly wyjsciowe kodera KD sa równoczesnie sygnala¬ mi wejsciowymi pamieci buforowych BI i B2. Pamiec buforowa BI ma za zadanie przechowywac starsze bity sygnalu wyjsciowego przetwornika, zas pamiec B2 - mlodsze bity tego sygnalu. Wpis do pamieci jest realizowa¬ ny przy wykorzystaniu zboczy sygnalu taktujacego T. Zapisane w pamieci BI starsze bity sygnalu przetworzone¬ go stanowia sygnal wejsciowy przetwornika cyfrowo-analogowego DA pracujacego na przeciwny, wzgledem zródla pradowego, koniec drabinki oporowej. Dzialanie ukladu zostanie omówione w oparciu o przebieg sygna¬ lu taktujacego przedstawionego na fig. 2. W czasie Tl, gdy poziom sygnalu taktujacego T jest L, nastepuje pierwsze przetworzenie napiecia wejsciowego Ux, w wyniku czego otrzymuje sie czesc sygnalu wyjsciowego zawierajaca starsze bity. W czasie Tl przetwornik cyfrowo-analogowy DA jest wylaczony. Zbocze A powoduje wpisanie otrzymanych bitów do pamieci buforowej BI. W czasie T2, gdy poziom sygnalu T wynosi H, do drabinki rezystorowej doplywa prad ^, zas przetwornik DA wytwarza napiecie odpowiadajace otrzymanym uprzednio i zapisanym w pamieci BI starszym bitom.W wyniku przetworzenia odbywajacego sie w tym okresie, na wyjsciu kodera KD otrzymuje sie mlodsze bity sygnalu wyjsciowego. Zbocze B sygnalu taktujacego powoduje zapisanie tych bitów do pamieci buforowej B2 i cykl przetwarzania rozpoczyna sie na nowo. Wynik przetworzenia otrzymywany jest na wyjsciach pamieci buforowych BI i B2 po wystapieniu zbocza B sygnalu taktujacego T.113180 Drugi wariant ukladu przetwornika analogowo-cyfrowego przedstawiony jest na fig. 3, zawiera podwójne komparatory Kx — Km oraz dwie drabinki rezystorowe zasilane z osobnych zródel pradowych.Drabinka zlozona z rezystorów R2 jest zasilana pradem 12 i dostarcza napiec odniesienia przy przetwarza¬ niu napiecia wejsciowego Ux na czesc sygnalu wyjsciowego zawierajaca starsze bity. Drabinka zlozona z rezysto¬ rów Rl jest zasilana z jednej strony pradem ^ ze zródla pradowego, z drugiej zas napieciem wyjsciowym przetwornika cyfrowo-analogowego DA. Dostarcza ona napiec odniesienia przy uzyskiwaniu mlodszych bitów sygnalu wyjsciowego. O tym, z której drabinki napiecia sa porównywane z napieciem wejsciowym Ux decyduje stan sygnalu taktujacego T. Stan wyjsc komparatorów jest kodowany za pomoca kodera KD. Sygnal wyjsciowy kodera jest dostarczany do wejsc pamieci buforowych BI i B2. W pamieci BI jest przechowywana czesc sygnalu wyjsciowego zawierajaca bity starsze, zas wpamiecie B2 - mlodsze bity tego sygnalu. Zapisane w pamieci BI bity stanowia równoczesnie sygnal wejsciowy przetwornika cyfrowo-analogowego DA.Dzialanie ukladu jest opisane nizej. W czasie Tl, gdy poziom sygnalu taktujacego jest L, nastepuje porównanie napiecia wejsciowego Ux z napieciami otrzymywanymi z wezlów drabinki zlozonej z rezystorów R2. Zakodowany wynik porównania jest wpisywany do pamieci BI za pomoca zbocza A. W czasie T2, gdy poziom sygnalu taktujacego jest H, nastepuje porównanie napiecia Ux z napieciami wezlów drabinki rezystoro- wej Rl. Róznice napiecia miedzy poszczególnymi wezlami wynikaja z przeplywu pradu L!, natomiast dzialanie przetwornika cyfrowo-analogowego DA powoduje przesuniecie poziomów na wszystkich wezlach o wartosc napiecia odpowiadajaca zapisanej w pamieci BI czesci sygnalu przetworzonego (starsze bity tego sygnalu).W wyniku porównania na wyjsciu kodera KD otrzymuje sie mlodsze bity sygnalu przetworzonego, które sa wpisywane do pamieci buforowej B2 zboczem B sygnalu taktujacego. Wynik przetwarzania jest, tak jak poprze¬ dnio, dostepny na wyjsciach pamieci BI i B2.Zastrzezenia patentowe 1. Uklad przetwornika analogowo-cyfrowego wyposazony w zespól komparatorów o wyjsciach polaczo¬ nych z koderem oraz w przetwornik cyfrowo-analogowy, do którego sa doprowadzane starsze bity sygnalu wyjsciowego, a analogowy sygnal wejsciowy jest doprowadzany do jednoimiennych wejsc komparatorów, zas wejscia przeciwnego znaku tych komparatorów sa polaczone z wezlami drabinki oporowej zlozonej z rezysto¬ rów o jednakowej wartosci, znamienny tym, ze jeden koniec drabinki oporowej zlozonej z rezystorów (R) jest polaczony, za posrednictwem przelacznika analogowego (KL) sterowanego przez uklad taktujacy (T), z jednym ze zródel pradowych (It Iuj I2), natomiast drugi koniec drabinki oporowej jest dolaczony do wyjscia przetwornika cyfrowo-analogowego (DA) o wejsciu polaczonym z wyjsciem pamieci buforowej (BI) przechowu¬ jacej starsze bity sygnalu wyjsciowego i polaczonej z wyjsciem kodera (KD), do którego jest przylaczona takze druga pamiec buforowa (B2) przechowujaca mlodsze bity sygnalu wyjsciowego, przy czym wyjscia obydwu pamieci buforowych (BI i B2) stanowia wyjscie ukladu przetwornika. 2. Uklad przetwornika analogowo-cyfrowego wyposazonego w dwie drabinki rezystorowe oraz zespól po¬ dwójnych komparatorów o wyjsciach polaczonych z koderem w przetwornik cyfrowo-analogowy, do którego sa doprowadzane starsze bity sygnalu wyjsciowego, a analogowy sygnal wejsciowy jest doprowadzany do jedno¬ imiennych wejsc komparatorów, natomiast wejscia przeciwnego znaku jednego z pary komparatorów sa przylaczone do wezlów pierwszej drabinki rezystorówej, zas wejscia przeciwnego znaku drugiego z pary kompa¬ ratorów sa przylaczone do wezlów drugiej drabinki rezystorówej, znamienny tym, ze jeden koniec drugiej drabinki zlozonej z rezystorów (R2) jest dolaczony do drugiego zródla pradu (I2), a drugi koniec tej drabinki jest przylaczony do masy, natomiast jeden koniec pierwszej drabinki utworzonej z rezystorów (Rt)jest dolaczony do pierwszego zródla pradu (Ix), a drugi jej koniec jest przylaczony do wyjscia przetwornika cyfro¬ wo-analogowego (DA) o wejsciu polaczonym z wyjsciem pamieci buforowej (BI) przechowujacej starsze bity sygnalu wyjsciowego i polaczonej z wyjsciem kodera (KD), do którego jest przylaczona takze druga pamiec buforowa (B2) przechowujaca mlodsze bity sygnalu wyjsciowego, przy czym wyjscia obydwu pamieci buforo¬ wych (BI i B2) stanowia wyjscie ukladu przetwornika.113 ISO H ¦O1 ¦M ix /o* .-1 /O J ! "^T" —-H^- £/ 1 ¦ i ¦ - \B2 * » ' i ! 1L %2.Fig. 3.Prac. Pol PL