PL112275B1 - Electronic system for multiplication of binary coded numbers - Google Patents

Description

Przedmiotem wynalazku jest elektroniczny uklad mnozacy liczby zakodowane binarnie majacy za¬ stosowanie zwlaszcza w cyfrowych urzadzeniach automatyki i przetwarzania danych.

Obecnie do przemnazmia jednej liczby binarnej przez druga liczbe binarna wykorzystywane sa uklady cyfrowe stosujace wielokrotne sumowanie z przesunieciem, Wada wymienionego rozwiazania polega na skomplikowanym" sterowaniu procesu mnozenia i wynikajacej stad duzej ilosci elemen¬ tarnych ukladów potrzebnych do realizacji. Po¬ nadto czas trwania operacji jest okreslony wielo¬ krotnym sumowaniem wyników posrednich.

Celem wynalazku jest opracowanie szybkiego u- kladu mnozacego do zastosowania szczególnie w cyfrowych ukladach szeregowego dzialania.

Istota wynalazku polega na iloczynowaniu po¬ szczególnych bitów jednej liczby binarnej o roz¬ kladzie równoleglym ze wszystkimi bitami dru¬ giej liczby binarnej o rozkladzie szeregowym przy uzyciu bramek iloczynu logicznego lub zaszere¬ gowanego iloczynu logicznego, a nastepnie na zsu¬ mowaniu wszystkich sygnalów binarnych pojawia¬ jacyoh sie na wyjsciach bramek przy pomocy su¬ matorów jednobitowyeh z pamietaniem przenie¬ sienia.

Zaleta ukladu wedlug wynalazku jest duza szyb¬ kosc dzialania, proste sterowanie, latwe stosowa¬ nie szczególnie w ukladach szeregowego dziala¬ lo 20 30 nia oraz zminimalizowanie ilosci elementów po¬ trzebnych do realizacji ukladu.

Do realizacji ukladu mozna uzyc rozpowszeeh- nioinyeh ukladów scalonych malej i sredniej sikali •integracji. Uklad mnozenia moze byc latwo dosto¬ sowany do dzialania na liczbach o róznej warto¬ sci, przy ozym o stopniu rozbudowania ukladu decyduje ilosc bitów mniejszej liczby. Dzieki tej wlasnosci uklad szczególnie sie nadaje do mno¬ zenia duzej liczby przez mala.

Wynalazek zostanie blizej objasniony na przy¬ kladzie wykonania przedstawionym na rysunku, który jest schematem ideowym ukladu elektroni¬ cznego.

Uklad umozliwia mnozenie osmiobitowej liczby binarnej doprowadzonej równolegle do wejsc 28 -r- -r- 35 przez dowolnej wartosci liczbe binarna o rozkladzie szeregowym doprowadzona do wejscia 1. Przed rozpoczeciem operacji mnozenia rejestr przesuwny 2 jest zerowany impulsem na wejsciu kasujacym 11.

Synchronicznie z doprowadzeniem bitów liczby binarnej o rozkladzie szeregowym do wejscia sze¬ regowego 1 rejestru przesuwnego 2 doprowadzane sa do wejscia zegarowego 12 rejestru przesuwne¬ go 2 impulsy taktujace, które opisuja kolejne bi¬ ty liczby o rozkladzie szeregowym do rejestru przesuwnego 2 do momentu „wysuniecia" z re¬ jestru przesuwnego 2 ostatniego bitu liczby sze- 112 275112 275 3 regowej. Po ostatnim bicie liczby szeregowej do rejestru przesuwnego 2 wpisywane sa zera logi¬ czne, w trakcie „wysuwania" koncowych bitów liczby.

Na kazdym wyjsciu równoleglym 3 do 10 reje¬ stru przesuwnego 2 pojawiaja sie kolejne bity wprowadzonej liczby o rozkladzie szeregowym, które sa iloczynowane z bitami liczby o rozkla¬ dzie równoleglym z wejsc 28 do 35 przy uzyciu bramek 13 do 20 realizujacycih iloczyn logiczny lub zaszeregowany iloczyn logiczny. Sygnaly cy¬ frowe o rozkladzie Szeregowym uzyskane na wyj^ soiach bramek 13 do 20 sa ze soba sumowane przy uzyciu sumatorów jedndbitowych z pamietaniem przeniesienia 21 do 27.

Na wyjsciu 36 ulkladiu sumujacego 27 uzyskiwa¬ na jest liczba binarna o rozkladzie szeregowym bedaca wynikiem operacji mnozenia liczb binar¬ nych, Z a s t r z. e zenie 'patentowe Elektroniczny uklad mnozacy liczby zakodowa¬ ne binarnie jednej liczby zakodowanej kodem wa- 10 15 20 zonym 8, 4, 2, 1 przez druga liczbe zakodowana binarnym kodem wazonym, znamienny tym, ze wejscia bramek (13 do 20), którymi sa uklady ilo¬ czynu logicznego liub iloczynu logicznego z ne¬ gacja, polaczone sa z wyjsciami równoleglymi re¬ jestru przesuwnego (2), do którego wejscia szere¬ gowego (1) doprowadzona jest liczba binarna o rozkladzie szeregowym, oraz do wejsc bramek (13 do 20) doprowadzone sa poszczególne bity liczby binarnej o rozkladzie równoleglym, a wejscia bra¬ mek: (13 do 20) polaczone sa z wejsciami sumato¬ rów jedinobitowych z pamietaniem przeniesienia (21 do 24), a ich wyjscia polaczone z wejsciami sumatorów jednobitowyoh z pamietaniem przenie¬ sienia (25 i 26), których wyjscia polaczone sa z wejsciami sumatora jednobitowego z pamietaniem przeniesienia (27), na którego wyjsciu (36) uzyska¬ ny jest wynik operacji mnozenia w poistaci licz¬ by zakodowanej binarnym kodem wazonym 8, 4, 2, 1 o rozkladzie szeregowym, powstalej w wyni¬ ku zsumowania wszystkich sygnalów z wyjsc bra^ mek (13 do 20) przy uzyciu sumatorów (21 do 27).

H ii 1__L óóóóóóóó 2*243031323334 3$ 13 ru ^TU*1 21 15 Or •f/TU*1 22 U 25 U, ^17 I-I 7\T- 23 U Or *[20\P 24 27 36 DN-3, iz. 425/Si Cena 45 zl