Przedmiotem wynalazku jest sposób i uklad do badania zlozonych mikroukladów cyfrowych, zwla¬ szcza pamieci aktywnych RAM i mikroproceso¬ rów, zapewniajace wysoka niezawodnosc ich funk¬ cjonowania.Znane dotychczas sposoby badania dynamiczne¬ go mikroukladów scalonych zakladaja ich prace przy pobudzeniu elektrycznym za pomoca usta¬ lonych lub rzadziej losowych wzorów sygnalów podawanych na wejscie mikroukladów. Po prze¬ prowadzeniu starzenia wstepnego lub próby od¬ pornosci na obciazenie elektryczne poprawnosc dzialania mikroukladów kontroluje sie przez ich pomiar zwykle na oddzielnym urzadzeniu wedlug programu zawierajacego okreslona liczbe testów.Znane uklady w postaci urzadzen do spraw¬ dzania poprawnosci dzialania mikroukladów sca¬ lonych lub innych ukladów cyfrowych maja róz¬ ny stopie zlozonosci, od stosunkowo prostych pró¬ bników jak np. w polskim opisie zgloszeniowym P. 163787, gdzie zastosowano uklad symulacyjny, który wytwarza sygnal testujacy odzwierciedla¬ jacy sygnaly wystepujace w okreslonym zastoso¬ waniu ukladu badanego, do bardzo zlozonych sy¬ stemów pomiarowych mogacych generowac rózne wzory danych tworzace sygnal testujacy. Wspól¬ na ich cecha jest kontrola odpowiedzi na wyjs¬ ciu ukladu badanego bezposrednio po jego po¬ budzeniu sygnalem wejsciowym w kolejnych te- 10 15 20 25 stach tworzacych program pomiarowy. Uklady te przystosowane sa do jednoczesnego badania jed¬ nego lub — po rozbudowaniu — co najmniej kil¬ ku ukladów cyfrowych.Jednakze wiadomo, ze zlozone uklady a zwla¬ szcza pamieci aktywne RAM i mikroprocesory sa czule na wzory danych i pozytywny wynik ba¬ dania wedlug ograniczonej liczby testów nie za¬ pewnia pelnej poprawnosci funkcjonowania ukla¬ du przy wszystkich mozliwych praktycznie kom¬ binacjach danych. Ten stan rzeczy moze miec u- jemne skutki o duzym zasiegu tam, gdzie wyma¬ gana jest ich wysoka niezawodnosc, na przyklad dla ukladów do zastosowan wojskowych lub pro¬ fesjonalnych. Naturalne rozwiazanie w formie zwiekszenia liczby testów jest mozliwe tylko do pewnych granic, poniewaz wydluza sie czas po¬ miaru oraz rosna koszty testowania, gdyz same testery sa bardzo kosztowne.W sposobie wedlug wynalazku przez kombina¬ cje sygnalu wyjsciowego mikroukladu, otrzyma¬ nego w poprzednim cyklu testowania, oraz syg¬ nalu pobudzajacego, zsynchronizowanego z syg¬ nalem sterujacym mikrouklad, tworzy sie sygnal testujacy. W chwili porównania sygnalu wyjscio¬ wego z oczekiwanym przerywa sie obieg sygnalu i podaje sie na blok kontrolny aktualny sygnal wyjsciowy mikroukladu i sygnal pobudzajacy.W ukladzie wedlug wynalazku wyjscie badane- 110 5323 110 532 4 go mikroukladu i generator pomocniczy, którego praca jest zsynchronizowana z praca mikroukla¬ du, sa polaczone z blokiem logicznym do wytwa¬ rzania sygnalu testujacego, wyjscie zas tego blo- ^U^Tl^^^poICczySpl z wejsciem badanego mikro- bloku /kontrolnego podlaczone sa ge¬ nerator pomocniczy i wyjscie badanego mikrou- ¦kla4ur.,^/: .,,....,*. ', \. Trnpannwflnp r/^wia^anip pozwala na uzycie bardziej prostych urzadzen testujacych oraz kon¬ trole prawidlowosci dzialania mikroukladu w pra¬ ktycznie dowolnym czasie lub po dowolnej ilosci cykli roboczych. Uklad ten moze równoczesnie spelniac role ramy trwalosci dla starzenia wstep¬ nego, stabilizacji parametrów lub testów selekcyj¬ nych. Zapewnia on równoczesnie badanie wiek¬ szej liczby ukladów przy zmniejszonej liczbie sprawdzen stanu wyjsc ukladu, które mozna kon¬ trolowac dopiero po wykonaniu grupy testów lub po uplywie okreslonego czasu.Przedmiot wynalazku jest blizej objasniony na przykladzie wykonania uwidocznionym na rysun¬ ku, który przedstawia schemat blokowy ukladu.Po wstepnym wyzerowaniu, tzn. ustaleniu sta¬ nów badanego ukladu 1,. jego sygnal wyjsciowy D kieruje sie do ukladu logicznego 3 tworzacego sygnal testujacy, który otrzymuje równiez sygnal E z generatora pomocniczego 2. Praca tego gene¬ ratora 2 jest zsynchronizowana z sygnalem ste¬ rujacym A badany mikrouklad 1. Uklad logicz¬ ny tworzy kombinacje tych dwóch sygnalów, na przyklad w najprostszym rozwiazaniu sumy lo¬ gicznej i przekazuje na wejscie C mikroukladu 1, po czym cykl powtarza sie. Dla sprawdzenia aktualnego wzoru sygnalu wyjsciowego D i porów¬ nania go z oczekiwanym nalezy przerwac obieg sygnalu, tzn. przerwac czasowe dzialanie ukladu i ten aktualny sygnal wyjsciowy D oraz sygnal E z generatora pomocniczego 2 przekazac do ukla¬ du kontrolnego 4. Adresowanie B komórek wew¬ netrznych mikroukladu mozna zrealizowac we¬ dlug z góry ustalonej kolejnosci lub losowo.Jezeli badaniu poddany zostanie jeden lub nie¬ wielka liczba takich samych mikroukladów, wów¬ czas dla okreslenia oczekiwanego wzoru sygna¬ lu wyjsciowego lepiej jest jako generator pomoc- 5 niczy zastosowac generator slowa o • programo¬ wanym wyjsciu, albo mikroprocesor lub tez za¬ stosowac równolegle 'pobudzany mikrouklad wzor¬ cowy.Jezeli badanie prowadzone jest na wiekszej li- io czbie mikroukladów mozna wtedy równiez zasto¬ sowac generator impulsów losowych lub pseudo- losowych i prawidlowosc wzoru sygnalu wyjs¬ ciowego w danym egzemplarzu oceniac w porów¬ naniu do wzoru wystepujacego w wiekszosci mi- 15 kroukladów. Miedzy wyjsciem mikroukladu ba¬ danego a blokiem kontrolnym lub w bloku kon¬ trolnym moze sie znajdowac uklad pamieciowy.Zastrzezenia patentowe 20 1. Sposób badania zlozonych mikroukladów cy¬ frowych, na wejscie których podaje sie sygnal testujacy, znamienny tym, ze sygnal ten (C) two¬ rzy sie przez kombinacje sygnalu wyjsciowego 25 (D), otrzymanego w poprzednim cyklu testowa¬ nia, oraz sygnalu pobudzajacego (E), zsynchroni¬ zowanego z sygnalem (A) sterujacym mikrouklad, w chwili zas porównania sygnalu wyjsciowego z oczekiwanym, przerywa sie obieg sygnalu i poda- 30 je sie na blok kontrolny aktualny sygnal wyj¬ sciowy (D) mikroukladu i sygnal pobudzajacy (E). 2. Uklad do badania zlozonych mikroukladów cyfrowych, zawierajacy uklad kontrolny, blok do wytwarzania sygnalu testujacego oraz generator 35 pomocniczy, którego praca jest zsynchronizowa¬ na z sygnalem sterujacym badany uklad, znamien¬ ny tym, ze wyjscie badanego ukladu (1) i gene¬ rator pomocniczy (2) sa polaczone z blokiem lo¬ gicznym (3) do wytwarzania sygnalu testujacego, 40 a wyjscie tego bloku (3) jest polaczone z wejs¬ ciem badanego ukladu (1), natomiast do bloku kontrolnego (4) jest podlaczony generator pomoc¬ niczy (2) i wyjscie badanego ukladu (1). 1 a .L. 1 / O ' 2 i „__£ 1 \ 3 _J t 4 1 1 DN-3, zam. 95/81 Cena 45 zl PL