Przedmiotem wynalazku jest uklad elektronicz¬ nego programatora zwlaszcza do stoisk kontrolnych wykorzystujacego jako wzorzec czasu czestotliwosc sieci oraz zapewniajacego prawidlowy przebieg pie¬ rwszego cyklu po zalaczeniu i ostatniego cyklu po wylaczeniu programatora.W znanych dotychczas ukladach elektronicznych programatorów w celu uzyskania prawidlowego przebiegu pierwszego cyklu po zalaczeniu i ostat¬ niego cyklu po wylaczeniu programatora stosuje sie rozbudowane uklady zerowania dekoderów cza¬ su. Zadaniem tych ukladów jest wyzerowanie de¬ koderów czasu po zalaczeniu programatora oraz zablokowanie wejsc dekoderów czasu po zakoncze¬ niu ostatniego cyklu po wylaczeniu programatora.Wada tych ukladów jest koniecznosc stosowania duzej liczby elementów i polaczen miedzy nimi szczególnie w przypadku programatorów o wiek¬ szej liczbie programów.Celem wynalazku jest zmniejszenie liczby ele¬ mentów oraz uproszczenie ukladu elektronicznego programatora.Istota rozwiazania wedlug wynalazku jest uklad elektronicznego programatora zwlaszcza do stoisk kontrolnych, posiadajacych uklad formujacy, dziel¬ nik czestotliwosci, dekodery czasów i tranzystory wyjsciowe sterujace przekaznikami wykonawczymi, w którym zastosowano uklad blokowania wyjsc.Uklad blokowania wyjsc sklada sie z dekodera 2 cyklu, tranzystora blokujacego, rezystora polaryzu¬ jacego oraz zespól diod blokujacych.Zasadnicze korzysci wynikajace z zastosowania u- kladu elektronicznego programatora wedlug wyna- 5 lazku to zmniejszenie liczby elementów i polaczen miedzy nimi, uproszczenie ukladu oraz jego elas¬ tycznosc w przypadku stosowania róznych struktur wewnetrznych i róznych ilosci programów.Przedmiot wynalazku jest przedstawiony w przy- 10 klacjzia wykonania na rysunku, na którym przed¬ stawiono schemat ideowy ukladu elektronicznego Uklad sklada sie z ukladu formujacego F posia¬ dajacego wejscie WE polaczonego z dzielnikiem czestotliwosci DZ, który laczy sie z dekoderem 15 cyklu pC oraz z dekoderami czasów, Di, D2,..., Dn.Dekodery czasów Di, D2, ..., Dn sa polaczone mie¬ dzy soba, a ich wyjscia lacza sie z bazami tran¬ zystorów wyjsciowych Ti, T2, ..., Tn, które steruja przekaznikami wykonawczymi Pi, P2, ..., Pn. Deko- 20 der cyklu DC posiada wejscie START-STOP i ste¬ ruje tranzystorem blokujacym T, do którego kole¬ ktora przylaczone sa katody diod blokujacych di, d2, ..., dn. Natomiast anpdy diod blokujacych di, d2, ..., dn laczy sie z wyjsciami dekoderów czasów 25 Di, D2, ..., Dn i z bazami tranzystorów wyjscio¬ wych Ti, T2, ..., Tn. Kolektor tranzystora blokuja¬ cego T- jest równiez polaczony przez rezystor po¬ laryzujacy R z dodatnim biegunem napiecia zasi¬ lajacego Uz. *o Napiecie sieci o zadanej czestotliwosci t jest po- 109 708109 708 dawane na wejscie WE ukladu formujacego i prze¬ ksztalcone w nim na impulsy prostokatne. Impul¬ sy te zostaja przeslane do dzielnika czestotliwosci DZ. Odpowiednio podzielone impulsy zostaja prze¬ slane do dekoderów czasów Di, D2, ..., Dn oraz do dekodera cyklu DC. Jezeli na wejsciu START-STOP dekodera cyklu DC jest stan wyjsciowy STOP to tranzystor blokujacy T jest wysterowany, diody blokujace di, d2, ..., dn sa spolaryzowane w kierun¬ ku przewodzenia i zawieraja bazy tranzystorów wyjsciowych Ti, T2, ..., Tn przez zlacze kolektor- -emiter tranzystora blokujacego T do masy.Sygnaly z wyjsc dekoderów czasów Di, D2, ..., Dn sa wiec zwierane do masy i nie powoduja wyste¬ rowania tranzystorów wyjsciowych Ti, T2, ..., Tn i przekazniki wykonawcze Pi, P2, ..., Pn nie sa pobudzane. Po przelaczeniu wejscia dekodera cy¬ klu DC w stan pracy START, nastepuje zmiana stanu ukladu blokujacego, w sklad którego wcho¬ dza: dekoder cyklu DC, tranzystor blokujacy T, diody blokujace Di, D2, ..., Dn i rezystor polaryzu¬ jacy R. Jezeli w dzielniku czestotliwosc DZ wysta¬ pi stan odpowiadajacy koncowi cyklu, dekoder cyklu DC zeruje dzielnik czestotliwosci i powodu¬ je zatkanie tranzystora blokujacego T, diody blo¬ kujace di, d2, ..., dn zostaja zatkane i sygnaly z wyjsc dekoderów czasu Di, D2, ..., Dn rozpoczynaja zgodnie z programem wysterowywac tranzystory wyjsciowe Ti, T2, ..., Tn, które pobudzaja przekaz¬ niki wykonawcze Pi, P2, ..., Pn.Po zmianie stanu wejscia dekodera cyklu DC na 10 15 20 25 30 stan wyjsciowy STOP i po wystapieniu w dziel¬ niku czestotliwosci DZ stanu odpowiadajacemu kon¬ cowi cyklu, dekoder cyklu DC powoduje wystero¬ wanie tranzystora blokujacego T i nastepuje za¬ blokowanie wyjsc dekoderów czasów Di, D2, ..., Dn< Zastrzezenie patentowe Uklad elektronicznego programatora zwlaszcza do stoisk kontrolnych wykorzystujacego jako wzorzec czasu czestotliwosc sieci posiadajacy uklad formu¬ jacy polaczony z dzielnikiem czestotliwosci, z któ¬ rym sa polaczone dekodery czasów sterujace tranr zystorami wyjsciowymi, które steruja z kolei prze¬ kaznikami wykonawczymi, znamienny tym, ze po¬ siada uklad blokowania wyjsc skladajacy sie z de¬ kodera cyklu (fiC), tranzystora blokujacego (T), re¬ zystora polaryzujacego (R) oraz diod blokujacych (di, d2, ..., dn) polaczony w ten sposób, ze dekoder cyklu (DC) posiadajacy wejscie (START-STOP) jest polaczony z dzielnikiem czestotliwosci (DZ) oraz z baza tranzystora blokujacego (T), którego emiter laczy sie z masa ukladu a kolektor z rezystorem polaryzujacym (R) polaczonym drugim koncem z dodatnim biegunem napiecia zasilajacego (Uz), przy czym do kolektora tranzystora blokujacego (T) sa dolaczone katody diod blokujacych (di, d2, ..., dn), których anody lacza sie z bazami tranzystorów wyjsciowych (Ti, T2, ..., Tn) i wyjsciami dekoderów czasów (Di, D2, ..., Dn).UZ** STOfKsTART] WZGraf. Z-d 2, zam. 777/81, n. 110 Cena 45 il PL