SU1753537A1 - Устройство автоматического повторного включени - Google Patents

Abstract

Использование: в энергетике, в автоматических устройствах повторного включени  (АПВ). Сущность изобретени : устройство содержит блок контрол  режима сети, состо щий из двух датчиков тока: нулевого итока к.з.,блоклогики, состо щий из трех элементов И, четырех элементов ИЛИ, четырех элементов ПАМЯТЬ, четырех элементов ЗАДЕРЖКА, элемента НЕ, блок времени , простроенный на счетчиках. Устройство обеспечивает стабильность двух выдержек времени двукратного АПВ при одном блоке времени. 1 ил.

Description

Изобретение относитс  к автоматическим устройствам, предназначенным дл  двукратного повторного включени  воздушной линии электропередачи после ее отключени  действием релейной защиты.

Известно устройство двукратного автомагического повторного включени  АПВ- 2П, которое предназначено дл  двукратного АПВ выключателей, укомплектованных как пружинным, так и электромагнитным приводами (пр мого и косвенного действи ).

Устройство выполнено на электронной базе. Оно состоит из блока контрол  отключени  выключател , роль которого выполн ют вспомогательные контакты привода и выключател , двух конденсаторных блоков времени, с помощью которых задаютс  выдержки времени бестоковых пауз первого и второго циклов АПВ, блока логики, который воспринимает сигналы от блоков времени, запускаемые при отключении выключател  через его вспомогательные контакты, и приводит заранее предусмотренные операции,

осуществл   в итоге подачу усиленного управл ющего импульсе на исполнительный орган.

Второй цикл АПВ формируетс  по запоминанию прохождени  сигнала первого цикла и по влению признака, характеризующего его неуспешный первый цикл - это может быть ток к.з. или отсутствие его через определенное врем .

Существенными недостатками известного устройства  вл ютс  использование двух блоков времени, имеющих низкую стабильность выдержки времени и малый диапазон ее регулировани , а также применение в схеме логики устройства ненадежных в действии вспомогательных контактов привода и выключател , требующих периодических ремонтов.

В качестве прототипа прин то техническое решение, при реализации которого используетс  блок контрол  режима сети, блок логики, блок времени и исполнительный орган.

VI

сл со сл

00 х|

Блик контрол  режима сети состоит из датчика нулевого тока и датчика тока к.з.. входы которых сбёд инены С промежуточным трансформатором, а выходы датчиков  вл ютс  соответственно первым и вторым выходами этого блока.

Блок логики состоит из элемента НЕ, элемента ЗАДЕРЖКА, двух элементов И и элемента ПАМЯТЬ.

При этом входы элементов НЕ и ЗАДЕРЖКА объединены и  вл ютс  первым входом блока логики, подключенного к первому выходу блока контрол  режима сети. Выход элемента ЗАДЕРЖКА соединен с первым входом первого элемента И, второй вход которого  вл етс  вторым входом блока логики и соединен с вторым выходом блока контрол  режима сети. Выход первого элемента И соединен с входом первого элемента ПАМЯТЬ, а его выход с первым входом второго элемента И. Второй вход этого элемента соединен с выходом элемента НЕ.

Блок времени состоит из генератора импульсов, вход которого  вл етс  первым входом блока времени, двух счетчиков импульсов , двух дешифраторов и элемента И. Причём выход генератора импульсов соединен с входом первого счетчика. Первый выход этого счетчика черед первый дешифратор соединен с первым входом с первого элемента И, а второй выход через второй счетчик и второй дешифратор - с вторым входом первого элемента И. Выход элемента И  вл етс  выходом блока времени , к которому подключен исполнительный орган, осуществл ющий повторное включение выключател .

Однако данное техническое решение способно выполнить только функцию однократного АПВ, что недостаточно дл  эффективного использовани  АПВ как самосто тельно , так и в сочетании с другими средствами автоматизации.

Цель изобретени  - повышение функциональной возможности и надежности устройства , заключающа с  в увеличении кратности АПВ и в использовании одного блока времени дл  создани  выдержек времени бестоковых пауз обоих циклов АПВ.

На чертеже представлена схема предлагаемого устройства.

Устройство содержит блок контрол  режима сети, блок логики, блок времени и исполнительный орган.

Блок контрол  режима сети состоит из датчика 2 нулевого тока и датчика 3 тока короткого замыкани , входы которых соедийены с промежуточным трансформатором I,

5

5

0

5

0

5

0

5

Выход I датчика нулевого тока  вл ётсй f первым выходом блока контрол  режима сети , а выход II - вторым выходом этого блока.

Блок логики содержит логический элемент НЕ 4, три элемента И 5-7, четыре элемента ИЛИ 8-11, п ть элементов ЗАДЕРЖКА 12 -16 и четыре элемента ПАМЯТЬ 17-20. ,

При этом входы элементов НЕ 4 и первого элемента ЗАДЕРЖКА 12 объединены и  вл ютс  первым входом I блока логики, который соедин етс  с первым выходом блока контрол  режима сети. Первый вход первого элемента И 5 соединен с выходом первого элемента ЗАДЕРЖКА 12, второй вход  вл етс  вторым входом II блока логики , соединенным с вторым выходом блока контрол  режима сети, а его выход соединен с входом первого элемента ПАМЯТЬ 17. Выход этого элемента соединен с первым входом второго элемента И 6, второй вход которого подсоединен к первому входу третьего элемента 1/1 7 и через элемент НЕ 4 к первому входу KI блока логики, а выход элемента И б - к входу второго элемента ПАМЯТЬ 18. Выход этого элемента соединен с первым входом первого элемента ИЛИ 10 и с первым входом второго элемента ИЛИ 8. Второй вход этого элемента посоединен к выходу третьего элемента ПАМЯТЬ 20, который  вл етс  вторым выходом IV блока логики, а первым выходом IV блока логики служит выход элемента ИЛИ 8. Вход третьего элемента ПАМЯТЬ 20 соединен с выходом третьего элемента И 7, второй вход которого соединен с выходом четвертого элемента ПАМЯТЬ 19.

Вход Сброс первого элемента ПАМЯТЬ 17 через первый элеме т ИЛИ 10 и второй элемент ЗАДЕРЖКА 13 соединен с выходом первого элемента И 12. Вход Сброс второго элемента ПАМЯТЬ 18 соединен с выходом третьего элемента ИЛИ 9, первый вход которого соединен с выходом третьего элемента ЗАДЕРЖКА 14. Вход этого элемента  вл етс  третьим входом II блока логики. Второй вход третьего элемента

ИЛИ 9 соединен с входом элемента НЕ 4. i

Вход Сброс третьего элемента ПАМЯТЬ 20 соединен с ёыходом четвертого элемента ИЛИ 11, первый вход которого объединён с входом элемента Н Е 4, а второй вход - с выходом четвертого элемента ЗАДЕРЖКА 16. ВХод этого элемента  в летс  четвертым входом IV блока логики

Вход Сброс четвертого элемента ПАМЯТЬ 19 через п тый элемент ЗАДЕРЖКА 15 соединен с своим входом и с входом третьего элемента ЗАДЕРЖКА 14.

Блок времени включает в себ  генератор 21 импульсов, четыре счетчика 22-25 импульсов, три дешифратора 26-28, три многопозиционных переключател  29-31 дл  установки выдержки времени первого цикла АПВ и три переключател  32-34 дл  второго цикла, четыре элемента И 35-38, элемент НЕ 39 и ИЛИ 40.

При этом вход генератора 21 импульсов  вл етс  первым входом IV блока времени, который соединен с первым выходом блока логики. Выход генератора 21 имплуьсов соединен с входом первого счетчика 22 импульсов , выход которого соединен с входом второго счетчика 23 импульсов Первый выход этого счетчика соединен с входом второго дешифратора 27, а второй - с входом счетчика 25 импульсов. Выход этого счетчика соединен с входом третьего дешифратора 28.

Выход первого дешифратора через первый многопозиционный переключатель 29 соединен с первым входом первого элемента И 35. Второй вход этого элемента через второй многопозиционный переключатель

30 соединен с выходим второго дешифратора 27, третий вход И 35 - через третий многопозиционный переключатель 31 с выходом третьего дешифратора 28. Первый вход второго элемента И 36 через четвертый многопозиционный переключатель 32 соединен с выходом первого дешифратора 26. Второй вход элемента И 36 через п тый многопозиционный переключатель 33 соединен с выходом второго дешифратора 27, а третий выход элемента И 36 через шестой многопозициолный переключатель 34 - с выходом третьего дешифратора 28.

Выход первого элемента И 35 соединен с первым вхдом третьего элемента И 37. Второй вход этого элемента через элемент НЕ 39 объединен с первым входом четвертого элемента И 38 и  вл етс  вторым входом точка 111 блока времени, который подключен ко второму выходу блока логики. Второй вход четвертого элемента И 38 соединен с выходом второго элемента И 36, а его выход объединен с первым входом элемента ИЛИ 40 и  вл етс  вторым выходом Нблока времени. Этот выход поключен к четвертому входу блока логики Второй вход элемента ИЛИ 40 объединен с выходом третьего элемента И 37,  вл етс  третьим выходом Ml блока времени и подключен к третьему входу блока логики Выход элемента ИЛИ 40  вл етс  первым выходом блока времени, к которому присоединен исполнительный орган 41.

Устройство работает следующим образом .

535376

В исходном состо нии (до включени  выключател ) напр жение на выходе промежуточного трансформатора 1 равно нулю. В св зи с этим равны также нулю сигналы на выходах датчика 2 нулевого тока и датчика 3 тока короткого замыкани  и, следовательно , на выходе логического элемента И 5 будет логический ноль. Тогда на выходе эле0 мента ПАМЯТЬ 17 также будет логический ноль.

На второй вход логического элемента И 6 в этом случае подаетс  логическа  единица с элемента НЕ 4 и логический ноль С

5 элемента ПАМЯТЬ 17, поэтому на его выходе будет логический ноль. Логический ноль также будет на выходе элемента ПАМЯТЬ 18 и на выходе логического элемента ИЛИ 8. При подаче логического нул  на вход

Q генератора 21 импульсов блока времени он не запускаетс .

В таком состо нии схема находитс  до момента включени  линии под нагрузку.

При включении линии под нагрузку ера-

J батывает датчик 2 нулевого тока и на его выходе по вл етс  сигнал, который одно- . временно подаетс  на элементы ЗАДЕРЖКА 12 и логический элемент НЕ 4. На выходе элементе НЕ 4 сигнал равен логическому нулю , а на выходе элемента ЗАДЕРЖКА 12 по вл етс  логическа  единица через определенное врем , которое должно быть больше времени действи  релейной защиты и собственного времени отключени  выключател . Логическа  единица подаетс  на

5 первый вход элемента И 5 и находитс  там до момента отключени  выключател ,

, 1

При коротком замыкании в линии сраба- , тывает датчик 3 тока короткого замыкани  и

0 на его выходе по вл етс  сигнал, который подаетс  на второй вход элемента И 5. В результате на его выходе по вл етс  логическа  единица, котора  одновременно подаетс  на входы элементов ПАМЯТЬ 17 и

5 ЗАДЕРЖКА 13, котора  задает врем  пам ти элемента ПАМЯТЬ 17. Выдержка времени элемента ЗАДЕРЖКА 13 равна ЗАДЕРЖКЕ 12

С выхода элемента ПАМЯТЬ 17 логиче0 ека  единица подаетс  на первый вход элемента И 6.После отключени  выключател  действием защиты исчезает сигнал на выходе датчика нулевого тока, следовательно, на выходе элемента НЕ 4 по витс  логическа 

5 единица, котора  подаетс  на второй вхо элемента И 6 и на первый вход И 17. Поскольку на выходе элемента 6 совпадени  сигналы совпали, то на его выходе по вл етс  также логическа  единица, котора  пода0

етс  на элемент ПАМЯТЬ 18, а с него через элемент ИЛИ 8 на вход генератора 21 импульсов блока времени, запуска  его.

Элемент ПАМЯТЬ 18 обеспечивает работу блока времени и отсчет времени бесто- ковой паузы АПВ после отключени  выключатели и исчезновени  сигнала с датчика тока к.з.

На выходе элемента И 7 в этом случае будет логический ноль, так как на его второй вход подаетс  логический ноль с элемента ПАМЯТЬ 19.

Генератор импульсов выдает сигналы частотой 100 Гц на счетчик 22 импульсов, а с него последовательно на счетчики 23-25 импульсов, считывающих дес тые доли, едини-1 цы и дес тки секунд. С счетчиков 23-25 сигналы подаютс  на дешифраторы 26-28, осуществл ющих дешифрацию состо ни  этих счетчиков. С последних, сигналы подаютс  на многопозиционныб переключатели 29-34 выдержек времени обоих циклов АПВ, а затем на схемы 35-36 совпадени , осуществл ющих фиксацию дешифрующих игналов, соответствующих заданным выдержкам времени бестоковых пауз циклов АПВ.

При совпадении сигналов на выходе элемента И 35, соответствующих заданной выдержке времени дл  первого цикла АПВ, на его выходе по вл етс  логическа  единица , котора  подаетс  на элемент И 37 и если в этот момент на его втором входе присутствует аналогичный сигнал с элемента НЕ 39, то на его выходе также по вл етс  логическа  единица, котора  подаетс  на исполнительный орган 41 через логический элемент ИЛИ 40, осуществл   первый цикл АПВ.

Одновременно с элемента И 37 подаетс  логическа  единица на элемент И 7 через элемент ПАМЯТЬ 19 и на элемент ЗАДЕРЖКА 14. Врем  пам ти элемента ПАМЯТЬ 19 задаетс  ЗАДЕРЖКА 15, котора  равна ЗАДЕРЖКЕ 13,

Элемент ЗАДЕРЖКА 14 обеспечивает заданную продолжительность сигнала на включение выключател , по истечении которого через элемент ИЛИ 9 происходит сброс пам ти элемента ПАМЯТЬ 18, обнуление счетчиков блока времени и возврат схемы АПВ в исходное состо ние.

Врем  задержки элемента ЗАДЕРЖКА 14 прин то 1-1.5 с. Это позвол ет предотвратить выход из стро  электромагнита включени  при неисправности привода выключател .

Если короткое замыкание самоустранилось , то исчезает сигнал на выходе датчика 3 тока короткого замыкани , следовательно,

на выходе элемента И 5 также будет логический ноль. В таком состо нии схема будет находитьс  до момента короткого замыкани , готова  к действию.

Если короткое замыкание не самоустранилось , то снова срабатывает датчик 3 тока кроткого замыкани , который снова подает сигнал на вход элемента И 5. Однако на

выходе будет логический ноль, поскольку выдержка времени элемента ЗАДЕРЖКА 12 больше времени действи  защиты. После отключени  линии защитой повторно, на выходе логического элемента НЕ 4 по вл етс 

логическа  единица, котора  одновременно подаетс  на входы элементов И 6 и 7. На входе элемента И 6 будет логический ноль, поскольку отсутствует сигнал с элемента ПАМЯТЬ 17, а на выходе элемента И 7 логичеQ ека  единица, так как на один его вход уже подана логическа  единица с элемента ПАМЯТЬ 19. Следовательно, единица подаетс  на элемент ПАМЯТЬ 20, а с него через элемент ИЛИ 8 на генератор 21 импульсов бло- ка времени, запуска  его.

Одновременно с элемента ПАМЯТЬ 20 логическа  единица подаетс  на элемент И

38, разреша  второй цикл АПВ, и на логический элемент НЕ 39. На выходе НЕ 39 по вл етс  логический ноль, который

30 осуществл ет запрет действи  АПВ по первому циклу.

После отсчета выдержки времени второго цикла АПВ на выходе элемента И 36 по вл етс  логическа  единица, котора 

35 подаетс  на второй вход элемента И 38. На выходе элемента 38 по вл етс  логическа  единица, котора  подаетс  на исполнительный орган 41, осуществл   второй цикл АПВ, и на элемент ЗАДЕРЖКА 16, который анало40 гично элементу ЗАДЕРЖКА 14 обеспечивает заданную продолжительность сигнала на включение выключател  и возврат схемы в исходное состо ние. Возврат схемы в исходное состо ние происходит при включении

,, выключател , подачей логической единицы на вход Сброс элемента ПАМЯТЬ 20 через элемент ИЛ И 11. I

Если короткое замыкание в этом случае не самоустран етс , то схема не сможет за- 50 пуститьс  за счет задержки сигнала с датчика нулевого тока элементом ЗАДЕРЖКА 12. Аналогично работает схема при оперативном включении линии на короткое замыкание .

Предлагаемое устройство имеет техни55

ко-экономические преимущества по сравнению с прототипом, которые заключаютс  в способности устройства выполн ть два цикла АПВ и обеспечивать при этом каждый

цикл АПВ разными стабильными выдержками времени с помощью одного блока времени .

Применение предлагаемого устройства позвол ет снизить перерывы электроснабжени  потребителей за счет повышени  успешности его действи  при однократных АПВ.

Это способствует более широкому использованию автоматического повторного включени  в сочетании с другими средствами сетевой автоматики, где АПВ предназначено дл  обеспечени  их нормального функционировани .

Claims (1)

1. Формула изобретени   Устройство автоматического повторного включени , содержащее блок контрол  режима сети, состо щий из датчика нулевого тока и датчика тока к.з, входы которых соединены с промежуточным трансформатором , а выходы  вл ютс  соответственно первым и вторым выходами этого блока, блок логики, состо щий из элемента НЕ, элемента ЗАДЕРЖКА, двух элементов И, первого элемента ПАМЯТЬ, причем входы элементов НЕ и ЗАДЕРЖКА объединены и  вл ютс  первым входом блока логики, который подключен к первому выходу блока контрол  режима сети, выход первого элемента ЗАДЕРЖКА соединен с первым входом первого элемента И, второй вход которого  вл етс  вторым входом блока логики и соединен с вторым выходом блока контрол  режима сети, а выход - с входом первого элемента ПАМЯТЬ, выход которого соединен с первым входом второго элемента И, а второй вход-с выходом элемента НЕ, блок времени, состо щий из генератора импульсов , вход которого  вл етс  первым входом блока времени, двух счетчиков импульсов , двух дешифраторов, элемента И. причем вход генератора импульсов соединен с входом первого счетчика, первый выход которого через первый дешифратор соединен с первым входом первого элемента И, второй выход через второй счетчик и второй дешифратор - с вторым входом первого элемента И, отличающеес  тем, что, с целью повышени  функциональных возможностей и надежности, в блок логики дополнительно включены три элемента ПАМЯТЬ , четыре элемента ЗАДЕРЖКА, элемент И, четыре элемента ИЛИ, в блок времени - два счетчика импульсов, два дешифратора , шесть многопозиционных переключателей , три элемента И, элемент НЕ и элемент ИЛИ, причем в блоке логики выход второго элемента И соединен с входом второго элемента ПАМЯТЬ, выход которого со

   5

   5

   0

   5

   0

   5

   0

   5

   единен с первыми входами первого и второго элементов ИЛИ, второй вход второго элемента ИЛИ присоединен к выходу третьего элемента ПАМЯТЬ, который  вл етс  вторым выходом блока логики, выход второго элемента ИЛИ  вл етс  первым выходом блока логики и подключен к первому входу блока времени, вход третьего элемента ПАМЯТЬ соединен с выходом третьего элемента И, первый вход которого соединен с вторым входом второго элемента И, второй вход - с выходом четвертого элемента ПАМЯТЬ , вход сброса первого элемента ПАМЯТЬ через первый элемент ИЛИ и второй элемент ЗАДЕРЖКА соединен с выходом первого элемента И, вход сброса второго элемента ПАМЯТЬ - с выходом третьего элемента ИЛИ, первый вход которого соединен с выходом третьего элемента ЗАДЕРЖКА вход которого  вл етс  третьим входом блока логики, второй вход третьего элемента ИЛИ соединен с входом элемента НЕ, вход сброса третьего элемента ПАМЯТЬ соединен с выходом четвертого элемента ИЛИ, первый выход которого соединен с входом элемента НЕ, второй вход - с выходом четвертого элемента ЗАДЕРЖКА, вход которого  вл етс  четвертым входом блока логики, вход сброса четвертого элемента ПАМЯТЬ через п тый элемент ЗАДЕРЖКА соединен со своим входом и с входом третьего элемента ЗАДЕРЖКА, в блоке времени выход первого дешифратора через первый многопозиционный переключатель соединен с первым входом первого элемента И, второй вход которого через второй многопозиционный переключатель - с выходом второго дешифратора, третий вход через третий многопозиционный переключатель- с выходом третьего дешифратора, первый вход второго эчемента И через четвертый многопозиционный переключатель соединен с выходом первого дешифратора, второй вход через п тый многопозиционный переключатель - с выходом второго дешифратора , третий вход через шестой многопозиционный переключатель - с выходом третьего дешифратора, второй выход второго счетчика соединен с входом третьего счетчика , первый выход которого соединен с входом второго дешифратора, а второй выход через четвертый счетчик подключен к входу третьего дешифратора, выход первого элемента И соединен с первым входом третьего элемента И, второй вход которого через элемент НЕ объединен с первым входом четвертого элемента И,  вл етс  вторым входом блока времени и подключен к , второму выходу блока логики, второй вход четвертого элемента И соединен с выходом

   п

   j ixwum tent

   6ю« °

   ,i

   V I i SAOtr fftMtHM

   it S3 И

   Г-т

   Кс ол .