PL106344B1 - Sposob sprzezenia modulowego systemu kontrolno-pomiarowego z komputerem - Google Patents
Sposob sprzezenia modulowego systemu kontrolno-pomiarowego z komputerem Download PDFInfo
- Publication number
- PL106344B1 PL106344B1 PL17778975A PL17778975A PL106344B1 PL 106344 B1 PL106344 B1 PL 106344B1 PL 17778975 A PL17778975 A PL 17778975A PL 17778975 A PL17778975 A PL 17778975A PL 106344 B1 PL106344 B1 PL 106344B1
- Authority
- PL
- Poland
- Prior art keywords
- computer
- lines
- information
- address
- registers
- Prior art date
Links
- 238000005259 measurement Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 title claims 2
- 230000000977 initiatory effect Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 101100141312 Mus musculus Ripk1 gene Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Description
Przedmiotem wynalazku jest sposób sprzezenia
modulowego systemu kontrolno-pomiarowego
z komputerem.
Blok sprzezenia modulowego systemu kontrolno-
-pomiarowego z komputerem ma za zadanie zapew¬
nic dwukierunkowa wymiane informacji pomie¬
dzy komputerem a blokami wykonawczymi sy¬
stemu.
Slowo informacji przekazywanej pomiedzy kom¬
puterem a blokami wykonawczymi systemu skla¬
da sie z bitów pola rozkazowego i bitów pola da¬
nych. W przypadku, gdy stówo informacji systemu
zawiera wiecej bitów niz mozna jednorazowo prze¬
kazac w kainale we/wy komputera nalezy, dla
skompletowania pelnego slowa informacji syste¬
mu, dokonac wielu przeslan. Ponadto musza zostac
przeslane dodatkowo bity identyfikujace poszcze¬
gólne czesci slowa informacji, wskazujace zakon¬
czenie transmisji slowa informacji oraz inicjujace
cykl operacyjny systemu, w którym informacja
zgromadzona w bloku sprzezenia jest przekazywa¬
na do bloku wykonawczego systemu.
W znanych rozwiazaniach zwykle przesylane sa
dodatkowe bity po liniach laczacych initerface
we/wy komputera z blokiem sprzezenia, co po¬
woduje wydluzenie czasu transmisji informacji
oraz zwieksza obciazenie pamieci operacyjnej
Kompinera.
Celem wynalazku jest taka organizacja bloku
sprzezenia, która umozliwilaby minimalizacje cza-
lt
39
su transmisji oraz niezbednej liczby bitów prze¬
sylanych po liniach informacyjnych pomiedzy
komputerem a blokiem sprzezenia. Cel ten zostal
osiagniety dzieki wykorzystaniu jako identyfikato¬
rów poszczególnych czesci slowa informacji od¬
powiednich kodów adresów, przesylanych po li¬
niach adresowych, przy czym przeslanie okreslo¬
nego fragmentu slowa informacji inicjuje cykl
operacyjny systemu.
Przedmiot wynalazku przedstawiony zostal sche¬
matycznie na zalaczonym rysunku. Blok sprzeze¬
nia polaczony jest z interface'm we/wy komputera
za posrednictwem linii informacyjnych LI, linii
adresowych LA oraz pozostalych linii LT initer¬
face^.
Znaki informacyjne, identyfikowane w bloku
sprzezenia jako rozkaz lub dane, sa przekazywa¬
ne po liniach informacyjnych LI do odpowied-
nich rejestrów Dl, D2 ... Dn pola danych albo re¬
jestrów Rl, R2 ... Rn pola rozkazowego. Rejestr,
do którego z linii informacyjnych ma zostac wpi¬
sana informacja, zostaje wybrany w wyniku zde-
kodowania przez dekoder F odpowiednich stanów
na liniach adresowych LA. W wyniku zdekodowa-
nia adresów AR1, AR2 ... ARn informacja kiero¬
wana jest odpowiednio do rejestrów Rl, R2... Rn,
natomiast po zdekodowaniu adresów AD1, AD2...
ADn zapisywane sa rejestry Dl, D2... Dn.
Istotnym jest, ze do rejestru Rl wprowadzana
jest ta czesc pola rokazowego, która zawiera bity
106 344106 344
pozwalajace rozróznic czy operacja jaka ma wyko¬
nac blok systemu jest typu pisz czy typu czytaj.
Po zdekodowaniu adresu AR1 na wyjsciu WR1
dekodera F pojawia sie sygnal, który wybiera re-
jestT Rl i jednoczesnie jest doprowadzany do
ukladu C sterujacego cyiklem operacyjnym syste¬
mu, w wyniku czego nastepuje inicjacja cyklu.
Natomiast do rejestru Dl, w wyniku zdekodo-
wania w dekoderze F adresu AD1, sa wpisywane
najmlodsze bity pola danych. Pojawia sie wtedy
na wyjsciu WD1 dekodera F sygnal, który wybie¬
ra rejestr Dl i jednoczesnie jest doprowadzany
do ulkladu C inicjujac cykl operacyjny systemu.
|f
JE
hs
rinP
ir
rT
j
LT LA LI
ZP Koszalin D-1633 110, egz. A-4
Cena 45 zl
Claims (1)
1. Zastrzezenie patentowe Sposób sprzezenia modulowego systemu kontrol¬ no-pomiarowego z komputerem realizowany za posrednictwem ukladu zawierajacego rejestry po¬ la rozkazowego i rejestry pola danych polaczone z initerface-m we/wy komputera za posrednictwem linii informacyjnych, oraz zawierajacego dekoder polaczony z mterface'm we/wy komputera za po¬ srednictwem linii adresowych a z rejestrami po¬ la rozkazowego i pola danych za posrednictwem 10 15 20 25 linii indywidualnych oraz zawierajacego uklad ini¬ cjujacy cykl operacyjny systemu kontrolno-pomia¬ rowego polaczony z initerfaceto we/wy komputera za posrednictwem linii sterujacych, a z dekode¬ rem i rejstrem pola rozkazowego za posrednic¬ twem linii indywidualnych zapewniajacego wpi¬ sywanie informacji z linii informacyjnych inter- face'u we/wy komputera do c^Jpowdednich reje¬ strów pola rozkazowego i pola danych wybiera¬ nych w wyniku deszyfracji odpowiednich kodów na liniach adresowych interface'u we/wy kompu¬ tera, znamienny tym, ze cykl operacyjny systemu inicjiuje sie zaleznie od aktualnego kodu operacji bloków systemu i jesli aktualny typ operacji nie wymaga przesylania pola danych, to inicjacja cy¬ klu operacyjnego nastepuje w wyniku zdekodowa- nia adresu (AR1) wybierajacego rejestr (Rl), do którego wpisuje sie bity informacji pozwalajacej wyróznic w kodzie operacja bloków systemu roz¬ kazy typu pisz od rozkazów typu czytaj oraz jesli aktualny typ operacji bloków systemu wymaga przesylania danych, to inicjacja cyklu operacyj¬ nego systemu nastepuje w wyniku zdekodowania adresu (ADl) wybierajacego rejestr (Dl), do któ¬ rego wpisuje sie najmlodsze bity pola danych. (L I |**
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL17778975A PL106344B1 (pl) | 1975-02-04 | 1975-02-04 | Sposob sprzezenia modulowego systemu kontrolno-pomiarowego z komputerem |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PL17778975A PL106344B1 (pl) | 1975-02-04 | 1975-02-04 | Sposob sprzezenia modulowego systemu kontrolno-pomiarowego z komputerem |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| PL106344B1 true PL106344B1 (pl) | 1979-12-31 |
Family
ID=19970808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL17778975A PL106344B1 (pl) | 1975-02-04 | 1975-02-04 | Sposob sprzezenia modulowego systemu kontrolno-pomiarowego z komputerem |
Country Status (1)
| Country | Link |
|---|---|
| PL (1) | PL106344B1 (pl) |
-
1975
- 1975-02-04 PL PL17778975A patent/PL106344B1/pl unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4573120A (en) | I/O Control system for data transmission and reception between central processor and I/O units | |
| GB1166057A (en) | Fault Localization in a Computer System | |
| PL106344B1 (pl) | Sposob sprzezenia modulowego systemu kontrolno-pomiarowego z komputerem | |
| KR0162935B1 (ko) | 시프트 회로 및 가변 길이 부호 복호기 | |
| JPS62191964A (ja) | プロセツサ間の通信システム | |
| EP0217479A2 (en) | Information processing unit | |
| JPH07120279B2 (ja) | コンピュータ・システム | |
| US4672603A (en) | Combined analog/digital CCIS data transmitter/receiver circuit | |
| US3453607A (en) | Digital communications system for reducing the number of memory cycles | |
| SU1259276A1 (ru) | Адаптер канал-канал | |
| KR100232229B1 (ko) | 피씨아이-피씨아이 브릿지 | |
| JPH02234517A (ja) | 伝送中にデイジタル減衰および/または符号変換の実施される、パリテイチエツク可能な2進符号語の処理法 | |
| SU1674141A1 (ru) | Устройство дл сопр жени двух микроЭВМ с общей пам тью | |
| SU1001070A1 (ru) | Система дл обмена данными между информационными процессорами | |
| SU1522220A1 (ru) | Устройство дл сопр жени источника и приемника информации | |
| SU1129654A1 (ru) | Магнитное оперативное запоминающее устройство | |
| SU886282A2 (ru) | Устройство приема информации по двум параллельным каналам св зи | |
| SU1283779A1 (ru) | Устройство дл сопр жени ЭВМ с абонентами | |
| SU1325453A1 (ru) | Устройство дл ввода информации | |
| SU1638707A1 (ru) | Устройство дл программного управлени технологическим оборудованием | |
| SU1619289A1 (ru) | Устройство дл формировани и анализа семантических сетей | |
| RU1793555C (ru) | Устройство децентрализованного управлени коммутируемой сетью св зи | |
| SU661544A1 (ru) | Устройство дл сопр жени канала ввода-вывода с абонентами | |
| GB1586647A (en) | Arrangement for branching an information flow | |
| KR920001543Y1 (ko) | 엘리베이터 시스템의 데이타 보호회로 |