Przedmiotem wynalazku jest uklad cyfrowego przetwornika liniowo4ogairytmiicznego przeznaczo¬ nego do zastosowania w ukladach obróbki sygna¬ lów, zwlaszcza w ukladach obróblkli sygnalów ra¬ diolokacyjnych, w przyrzadach i urzadzeniach po¬ miarowych oraz w ukladach przetworników.W znanych cyfirowych przetwornikach liniowo- -logatrytimiiciznych stosowane sa badz pamieci typu ROM (Read Only Memory) z ukladamd adresowa¬ nia i ukladami odczytu, badz uklad decyzyjny z ukladami mnozenia binarnego i ukladem skladania sygnalów.Znany z opisu patentowego polskiego Nir 83774 uklad cyfrowego przetwornika logarytmicznego, w sklad którego wchodzi czlon decyzyjny, czlon mnozenia binarnego i czlon skladania sygnalów charakteryzuje sie tym, ze wyjscie czlonu decyzyj¬ nego jest polaczone z wejsciem czlonu skladania sygnalów, zas wyjscie czlonu decyzyjnego polaczo¬ ne jeslt z wejscia czlonu mnozenia binarnego, któ¬ rego wyjscie polaczone jest z wejsciem czlonu skladania sygnalów,, d na którego wyjsciu otrzymu¬ je sie przyblizona wartosc logairytmu lub antyio- garyittmu z sygnalu podanego na iwejislcie czlonu mnozenia binarnego i na wejscie czlonu decyzyj¬ nego. • iZaileta pierwszego rodzaju przetworników jest stosunkowo duza dokladnosc aproksymacji, nator miast ich wada jest skomplikowana budowa i ko¬ niecznosc stosowania rozbudowanych ukladów za- i!5 silania o duzej mocy. Zaleta tych drugich jest sto¬ sunkowo prosta realizacja pnzetwornikai, wymaga¬ jaca malej liczby elementów, lecz wada ich jest mala dokladnosc aproksymacji, 'zwiazana z mno¬ zeniem przez wspólczynnik o wairtosciach 2n gdzig% n=0, ±1, ±2.„ Celem wynalazku jest stworzenie cyfrowego przetwoirnika IWowo-logarytmicznego, zapewnia¬ jacego duza dokladnosc (rzedu 0,08 dB) za pomoca ukladu o mozliwie prostej budowie i malej liczbie elementów.Istota cyfrowego przetwornika liniowo-1ogaryt- mioznego wedlug wynalazku jest to, ze jest on za¬ opatrzony oprócz czlonu mnozenia binarnego w czlon mnozienia przez dowolny, lecz z góry okreslo¬ ny wspólczynnik, przy czym Wejscie sygnalowe te¬ go czlonu wraz z wejsciem sygnalowym czlonu mnozenia binarnego i wejsciem czlonu decyzyjne¬ go stanowia wejscie przetwornika wedlug wyna- laizku. Wyjsicia sterujace czlonu decyzyjnego sa po¬ laczone z wejsciem sterujacym czlonu mnozenia bi¬ narnego i wejsciem sterujacym czlonu mnozenia przez dowolny wspólczynnik. Wyjscia informacyj¬ ne czlonu decyzyjnego sa polaczone z wejsciami informacyjnymi czlonu skladania sygnalów. Nato¬ miast wyjscia czlonów mnozenia binarnego i mno¬ zenia przez dowolny wspólczynnik sa polaczone z wejsciami informacyjnymi czlonu skladania sygna¬ lów. Wyjscie czlonu skladania sygnalów stanowi wyjscie przetwornika wedlug wynalazku. 100229100229 3 Uklad cyfrowego przetwornika liniowo-logaryt- micznego wedlug wynalazku w stosunku do zna¬ nych ukladów przetworników zawierajacyoh czlo¬ ny decyzyjne iminozenia ibdmaimego i skladania syg¬ nalów zapewnia korzystne skutki, polegajace na zwiekszeniu dokladnosci aproksymacji przy za¬ stosowaniu malej liczby elementów i zachowaniu prostej budowy.Uklad cyfrowego przetwornika liniowo-logaacyt- micznego wedlug wynalazku jest przedstawiony na zalaczonym rysunku w postaci schematu blo¬ kowego.W sklad ukladiu .cyfrowego parze^.iwoinnlika 1'jniiowo- logarytmicznegoi wedlug wynalazku wchodzi czlon UMW. mnozenia' przez dowolny z góry zadany wspólczynnik, przy czym jego wejScie sygnalowe 1 wraz z wejsciem sygnalowym 2 czlonu mnozeni# binarnego *UMB i wejsciem 16 czlonu decyzyjnego Ul* srtatfówia wejscie WE przetwornika wedlug wynalazku. Wyjscia informacyjne 7 i 11 czlonu UD sa polaczone z wejsciami informacyjnymi 8 i 12 czlonu iskladainia .sygnalów USS. Wyjscia sterujace 6 i 9 czlonu UD sa polaczone z wejsciami sterujacy¬ mi 10 i 13 czlonów UMB i UMW. Wyjscie 4 czlonu UMW jest polaczone z wejsciem informacyjnym 5 czlonu skladania sygnalów USS, a wyjscie 14 czlo¬ nu UMB jest polaczone z wejsciem informacyj¬ nym 15 czlonu USS, którego wyjscie jest jedno¬ czesnie wyjsciem WY przetwornika wedlug wyna¬ lazku.Na wejscie WE jest podawany sygnal cyfro¬ wy X w równoleglym kodizie prostym. Na wyjs¬ ciach informacyjnych 7 i 11 czlonu UD pojawiaja sie sygnaly cyfirowe, przy czym wartosci tych sy¬ gnalów sa odpowiednio równe wartosciom funkcji schodkowych /? (X) i e (X). Na wyjsciach steruja¬ cych 6 i 9 czlonu UD pojawiaja sie równiez syg¬ naly cyfrowe, przy czym wartosci tych sygnalów sa równe odpowiednio wartosciom funkcja schod¬ kowych a (X) i y (X)* Na wyjsciu 4 czlonu UMW pojawia sie sygnal cyfrowy w równoleglym kodzie prostym, którego warttosc jest równa iloczynowi wartosci sygnalu X wystepujacego na wejsciu sy¬ gnalowym 1 przez wspólczynnik o dowolnej, iecz z góry 'zadanej praez funkcje f [cc (X)] wiartosci.Na wyjsciu 14 czlonu UMB pojawia sie sygnal cyfrowy w równoleglym kodzie prostym, którego wartosc jest równa iloczynowi wartosci sygnalu X przez wartosc funikjcji schodkowej y (X). Na wyj¬ sciu WY czlonu USS i zarazem przetwornika we¬ dlug wynalazku pojawia sie w równoleglym ko¬ dzie prostym syg*al cyfrowy Y wyrazony zalezno¬ scia: Y = f [a(X)] + #X) + X • y(X) + e(X) Przez dobór funkcji schodkowych: a (X), f$ (X), y (X), s (X) oraz f [a (X)] przetwornik o ukladzie wedlug wynalazku staje sie przetwornikiem o li- niowo-odcinkowej aproksymacji dowolnej zalezno¬ sci funkcyjnej.Z as, tir ze zenie patentowe Uklad cyfrowego przetwornika liniowo-logaryt- mjiczneigo zzwlieirajacy calon decyzyjny, czlon mno¬ zenia Jbliniairtniego i czilcin skladania sygnalów, znamienny tym, ze jesit zaopatrzony w czlon (UMW) trjnGzeinua przez diowoiny, z góry za¬ dany wspólczynnik z tym, ze wejscie sygna¬ lowe (1) tego czlonu jest polaczone z wej¬ sciem (WE), do którego dolaczone jest wej¬ scie sygnalowe (2). czlonu mnozenia binarnego (UMB) i wejscie (16) czlonu decyzyjnego (UD), natomiast wejscie sterujace (3) czlonu mnozenia, (UMW) polaczone jest z wyjsciem sterujacym (6) czlonu decyzyjnego (UD), zas wyjscie (4) jest po¬ laczone z wejsciem informacyjnym (5) czlonu skla- P dania sygnalów (USS), a wyjscie sterujace (9) czlonu (UD) jesit polaczone z wejsciem sterujacym (10) czlonu (UMB), podczas gdy do drugiego wej¬ scia informacyjnego (15) czlonu (USS) jest dola¬ czone wyjscie (14) czlonu mnozenia binarnego 40 (UMD), przy czym wyjscia informacyjne (7) i (11) czlonu decyzyjnego (UD) sa polaczone z pozostaly¬ mi wejsciami informacyjnymi (8) i (12) czlonu skladania sygnalów (USS).We 16 UD 11 12_ 7 8_ 6 9 2* ' 10 UMB 14 1 U*. 15r 3 iw'4 5r USS wyp DN-3, Z. 647/78 Cena 45 zl PL PL