NO851873L - Anordning og fremgangsmaate for aa bestemme en kapasitetsverdi - Google Patents

Description

Oppfinnelsen angår generelt elektrisk måling og nærmere bestemt en anordning og fremgangsmåte som har redusert følsomhet for endringer i omgivelsestemperaturen og er nyttig for å bestemme ved taktsekvensing verdien til en ukjent kapasitans.

Innenfor det elektriske fagområdet er det ofte ønskelig å bestemme verdien til en ukjent kondensator. Flere forsøk er kjent for å foreta en slik bestemmelse, som f. eks. beskrevet i US-patent nr. 3.824.459, som beskriver en anordning for å finne verdien til en kapasitans ved å generere telt pulser representative derfor. Antall gene-rerte pulser er avhengig av nøyaktigheten på de bestemte verdiene til et par motstander. Et annet eksempel er vist i US-patent nr. 4.065.715 som beskriver en krets for samtidig ladning av en referansekondensator av kjent verdi og en andre kondensator av ukjent verdi. Hver kondensator er forbundet parallelt med dens egen motstand og spenningen over hver kondensator er ført til en separat terskeldetek-tor. Verdien til den ukjente kapasitansen kan bestemmes ved å måle forskjellen i tid mellom den nødvendige for å trigge den første vektoren og den nødvendig for å trigge den andre detektoren.

En annen type på kapasitanstransduktorer er vist i US-patent nr. 4.227.419. Kretsen beskrevet her anvender en felles strømkilde for å lade en av to kondensatorer og tilveiebringe et utgangspulstog med positive og negative deler, hvis varighet blir sammenlignet for å bestemme verdien til en varierende kapasitans i forhold til en kjent fast kapasitans. Anordningen anvender to komparator-detektorkretser for å trigge en flipp-flopp-krets. En annen krets for å måle kapasitansen er vist og beskrevet i en meddelelse med tittelen "Capacitive Humidity Sensor, Technical Information 063", som antas å ha vært publisert av U.S. Philips Corp. Den her beskrevne kretsen anvender en frittløpende multivibrator med en tilknyttet andre tvangsstyrt multivibrator. Disse taktkretsene genererer pulser nyttig for kapasitansbestemmelse. Hver multivibrator anvender et separat, men nominelt likt triggerspen-ningsnivå og har en karakteristisk syklisk periode som er avhengig av veriden til en motstand bestemt for en spesiell multivibrator.

Mens disse kjente anordninger og metoder for dette formål har vært generelt tilfredsstillende har de en tendens å være kjennetegnet av visse ulemper. De anvender forskjel-lige separate komparatorkretser for triggingsformål, separate spenningsreferansekilder og/eller separate motstandselementer for kapasitansbestemmelsen. Det er kjent for fagmannen på området at visse trekk ved omgivelsen, spesielt temperaturen, kan påvirke verdien til disse komponentene med et resulterende tap i målenøyaktigheten. En anordning og fremgangsmåte er nyttig for å utføre kapasitansmålinger som anvender et enkelt, felles motstandselement for kondensatorladning og en enkel referansespenning for generering av en trigge- eller klokkepuls ville være et betydelig fremskritt innenfor dette området. Anordningen og fremgangsmåten ifølge oppfinnelsen er spesielt nyttig ved oppvarming, ventilering og luftkondi-sjonering (HVAC) hvor verdien for den målte kapasitansen er representativ for relativ fuktighet, trykk, temperatur eller andre parametere.

Det er et formål med oppfinnelsen å tilveiebringe en anordning og en fremgangsmåte for kapasitansmålinger som overvinner ulempene ved tidligere kjente anordninger.

Et annet formål med foreliggende oppfinnelse er å tilveiebringe en kapasitansmålingsanordning som anvender et enkelt, felles resistivt element for kondensatorladning. Et ytterligere formål med oppfinnelsen er å tilveiebringe en anordning og fremgangsmåte for kapasitansmåling som anvender en enkel, felles triggerreferanse for generering av klokkepulser nyttig for å utføre slike målinger.

Ennå et ytterligere formål med oppfinnelsen er å tilveiebringe en anordning og fremgangsmåte for å bestemme verdien til en kondensator hvor virkningen av endringene i omgivelsestemperaturen blir redusert.

Et annet formål med oppfinnelsen er å tilveiebringe en anordning og fremgangsmåte for kapasitansmåling som utnyt-ter fordelen ved integrert krets. Disse og andre formål med oppfinnelsen vil fremgå av den detaljerte beskrivelsen med henvisning til tegningene.

En anordning nyttig for å bestemme verdien til en konden-dator innbefatter generelt en første toveisbryter for føring av en ladestrøm gjennom et motstandselement til en først utladet første kondensator av kjent verdi. Den første kondensatoren blir derved ladet til et potensiale for en triggerreferansespenning over en resulterende første tidsperiode. En andre toveisbryter er anordnet for å føre en ladestrøm gjennom samme motstandselement til en først utladet andre kondensator som derved lader den til potensiale for samme triggerreferansespenning over en resulterende andre tidsperiode. En anordning slik som et oscilloskop eller en frekvensteller er anvendt for å bestemme disse tidsperiodene og verdien for den ukjente andre kondensatoren kan derved bli beregnet ved å benytte beskrevne formelene.

En fremgangsmåte for å bestemme verdien for en kondensator innbefatter leding av en ladestrøm gjennom et motstandselement til en til å begynne med utladet første kondensator med kjent verdi for derved å lade kondensatoren til potensialet til en triggerreferansespenning over en resul terende første tidsperiode. En ladestrøm blir så bevirket til å flyte gjennom samme motstandselement til en til å begynne med utladet andre kondensator for å lade den til et potensial for triggerreferansespenningen over en resulterende andre tidsperiode. Verdien til den andre kondensatoren blir da beregnet ved å anvende den første tidsperioden, den andre tidsperioden og verdien til den første kondensatoren.

Oppfinnelsen skal nå beskrives nærmere med henvisning til tegningene, hvor: Fig. 1 viser et forenklet skjematisk kretsdiagram av anordningen ifølge foreliggende oppfinnelse. Fig. 2A-2H viser grafiske fremstillinger av spenningsfor-løpene og logiske signaltilstander som frem-kommer ved bestemte punkter på kretsen på fig. 1. Fig. 3 viser en forenklet kurve over feilgenererende virkninger på endringer i omgivelsestemperaturen ved kapasitansmålingen. Fig. 4 viser en foretrukket utførelsesform av kretsen ifølge oppfinnelsen ved anvendelse av integrerte kretser.

Med henvisning til fig. 1 er kretsanordningen 10 ifølge oppfinnelsen vist innbefattende en ladekilde 11 med et motstandselement 13 og flere brytere 15, idet hver bryter kan anbringes mellom en første åpen stilling og en andre lukket stilling som reaksjon på logiske signaler. Bryteren 15 er derved styrbar for sekvensmessig forbindelse av en første referansekondensator 17 av kjent verdi og en andre kondensator 19 av ukjent verdi med motstandselementer 13 for lading av kondensatorne 17, 19 til et spenningspoten- siale. En spenningsreferanse 21 med en forutbestemt inn-gangsspenning genererer en klokkepuls ved klokkelinjen 23 når det sekvensmessig detekterte ladningspotenisalet til hver av kondensatorne 17, 19 er lik den forutbestemte triggerspenningen etablert av referansen 21. Et logisk nettverk 25 er innbefattet for generering av logiske signaler som reaksjon på klokkepulsen. En tidsbestemmende innretning 27, slik som f.eks. et oscilloskop eller en øyeblikks-(event/frekvens)-teller kan bli koplet til det logiske nettverket 25 for å bestemme den første tiden nødvendig på å lade den første kondensatoren 17 fra en først utladet tilstand til det forutbestemte potensialet for spenningsreferansen 21. Oscilloskopet kan også bli anvendt for å bestemme den andre tiden nødvendig for å lade den andre kondensatoren 19 fra en til å begynne med utladet tilstand til det forutbestemte potensialet. Den første tiden, den andre tiden og verdien for referansekondensatoren 17 kan så bli anvendt for å beregne verdien for den ukjente kondensatoren 19 i samsvar med beskrevne formler. Som et alternativ og i stedet for oscilloskopet kan et filternettverk 29 bli anvendt for filtrering av et av de logiske signalene til dets gjennomsnittslikestrøms-verdi som vil være representativ for verdien for den ukjente kondensatoren 19. Motstandene 31 og 33 er forbundet i serie med den første kondensatoren 17 og den andre kondensatoren 19 hhv. for å begrense den resulterende strømmen i løpet av kondensatorutladningen. Mens den foretrukne utførelsesformen av kretsanordningen 10 er vist på fig. 4 hvor bryteren 15 er utformet som CMOS-integrerte kipp og komparatorne 35, 37, 39 og 41 er utformet som et enkelt integrert kipp, vil driften av kretsen 10 være lettere å forstå med henvisning til fig. 1 hvor bryteren 15 er vist som enkle, to-stillingsanordninger av den konvensjonelle mekaniske typen.

Ladekilden 11 innbefatter nærmere bestemt en kilde med inngangsspenninger 43 ved en konstant potensial og et motstandselement 13 forbundet i serie med inngangsspenningskilden 43. Dennekilden 43 vil bevirke at en ladestrøm flyter til enten den første kondensatoren 17 eller den andre kondensatoren 19 avhengig av stillingen til bryteren 15. Ved en foretrukket utførelsesform blir motstandselementet 13 valgt til en motstandsverdi flere hundre ganger større enn den til en av strømbegrensningsmotstandene 31, 33 og ved den viste utf ørelsesf ormen blir et motstandsforhold på 470:1 anvendt.

Spenningsreferansen innbefatter en forbindelse 45 med inngangsspenningskilden 43 og en referansekomparator 35 utført som en OG-port for generering av en klokkepuls ved klokkelinjen 23. En motstand 47 og en kondensator 49 er innbefattet for å tilveiebringe en lett tidsforsinkelse ved oppstartingen til å begynne med for å opprettholde klokkelinjen 23 ved en logisk "0" inntil alle integrerte kretskomponenter har nådd likevekt. Komparatoren 35 av-føler spenningsverdien til inngangsspenningskilden 43 ved dens første klemme 51, verdien til ladespenningen til enten første kondensator 17 eller andre kondensator 19 ved den andre terminalen 53 og genererer en klokkepuls alltid når verdien til en kondensatorladespenning stiger for å bli lik den til triggerreferansespenningen. Ved den viste utførelsesformen vil triggerreferansespenningen være omkring en halvdel av spenningsverdien til inngangskilden 43.

Det logiske nettverket 25 innbefatter fortrinnsvis en J-K flipp-flopp-krets 55 utført som en CMOS-integrert kipp som er konstruert som en vippe-flipp-flopp ved å kople J-K-inngangsterminalen til den felles kilden til inngangs-spenningen 43. Flipp-floppen 55 innbefatter en pulsinn-gangsklemme 57, en første logisk utgangsklemme 59 og en andre logisk komplementutgangsklemme 61. Disse utgangs klemmene 59, 61 er forbundet med den første logiske porten 49 en andre logisk port 37 hhv. Siden hver av inngangs-klemmene til de logiske portene 37, 39 er forbundet sammen vil de logiske tilstandene til portutgangsklemmene 63 og 65 hhv. hver være identisk med den logiske tilstanden til deres inngangsterminaler. De logiske portene 37, 39 og deres tilknyttede kondensatorer 67, 69 tilveiebringer respektive små tidsforsinkelser for å forhindre f.eks. samtidig lukking av bryterne 1 og 2, noe som ville ødeleg-ge resultatet ved kapasitansmålingen. Innbefåttingen av disse tidsforsinkelsesanordningene er foretrukket siden en lett tilgjengelig OG-port komparatorintegrert krets innbefatter fire slike komparatorer deri, men motstander kunne bli virksomt erstattet for disse. Når konstruert og anordnet som vist definerer flipp-floppen 55 og de logiske portutgangene flere logiske linjer som innbefatter hhv. første, andre, tredje og fjerde logiske linje 71, 73, 75, 77.. Det skal bemerkes at den momentane stillingen til enhver bryter blir styrt av den eksisterende logiske tilstanden til tilknyttede logiske linjer. Dersom den logiske linjen 71 f.eks. er ved logisk "0" vil bryteren merket "1" være i den åpne posisjonen som vist.

Før driften av kretsen 10 skal beskrives, skal flere kretskarakteristikker og antatte startbetingelser bli beskrevet. Ved den foretrukne utførelsesformen er den indre motstandsverdien til enhver av bryterne 15 i størrelsesorden av 80 ohm. Verdien for motstandselementet 13 er dessuten valgt til å være hovedsakelig større enn verdien til hver av strømbegrensningsmotstandene 31, 32 som beskrevet ovenfor og verdien av en av strømbegrens-ningsmotstandene 31, 33 er på sin side hovedsakelig større enn den indre motstanden til enhver bryter. Med hensyn til startbetingelsene blir inngangsspenningskilden 43 antatt å bli opprettholdt ved et konstant spenningsnivå, f.eks. 10 volt likespenning, de logiske linjene 71 og 72 er ved logisk "1", de logiske linjene 73 og 75 er ved logisk "0", den første kondensatoren 17 er ved en utladet tilstand på 0 volt likespenning og den andre kondensatoren 19 er ladet til en spenning nominelt lik triggerreferansespenningen til referansekomparatoren 35, f.eks. 5 volt likespenning.

Med disse startbetingelsene og ved et første tidsøyeblikk, valgfritt betegnet tidspunktet 0, vil den første kondensatoren 17 begynne en eksponensiell ladning til verdien for inngangsspenningskilden i samsvar med en tidskonstant representert av formelen TC = C2(R1 + R2 + RS1) hvor RS1 er motstandsverdien til bryteren "1". Den andre kondensatoren 19 vil samtidig begynne utladningen i samsvar med tidskonstanten representert av formelen TD = C3(R3 + RS4) hvor RS4 er motstandsverdien til bryteren "4". I betrakt-ning av ovenfor nevnte motstandsforhold blir utladnings-tidskonstanten til den første kondensatoren 17 bestemt tilnærmet fullstendig av verdien til motstandselementet 13.(R1) i samsvar med formelen TC = C2(Rl), mens utlad-ningstidskonstanten til den andre kondensatoren 19 blir bestemt av nesten hele verdien til den andre strømbegrens-ningsmotstanden 33(R3) i samsvar med formelen TD = C3(R3). Siden verdien til den andre kondensatoren 19 er kjent generelt å være den tilnærmet til den første kondensatoren 17 og siden verdien til motstandselementet 13 er mye større enn den til den andre strømbegrensningsmotstanden 33, er tiden nødvendig for å lade opp den første kondensatoren 17 mye større enn den nødvendig for å utlade den andre kondensatoren 19 som vist på fig. 2B og 2C hvor opp-ladningskurven 79 for den første kondensatoren 17 er opp-tegnet i forhold til utladningskurven 81 til den andre kondensatoren 19 umiddelbart påfølgende ovenfor nevnte startbetingeIser.

Den første kondensatoren 17(C2) fortsetter oppladningen inntil spenningen til den andre inngangsklemmen 53 er lik triggerreferansespenningen på komparatorporten 35 genererer et logisk "1" signal i form av en stigende kant 83 til en klokkepuls som vist på fig. 2D. Tiden Tl nødvendig for den første kondensatoren 17 for å oppnå en ladning lik triggerreferansespenningen er tett tilnærmet en formel Tl = -C2(R1) ln(l/2). Ved forekomsten av den stigende kanten 83 til klokkepulsen blir de logiske tilstandene til første utgangsklemmen 59 og den andre utgangsklemmen 61 bevirket til å vippe, idet den logiske tilstanden til den første utgangsklemmen 59 endres fra logisk "0" til logisk "1" og den til den andre utgangsklemmen 61 endres fra logisk "1" til logisk "0". Ved vippingen blir bryterne "1" og "3" lukket og bryterne "2" og "4" åpnet hvorpå den første kondensatoren 17 begynner utladningen som vist i den avtagende delen av kurven på fig. 2B. Dette er tilfelle på tross av det faktumet at den første kondensatoren 17 fremdeles er forbundet til motstandselementet 13 siden elementet 13 har en verdi mye større enn den til den første strømbegrensende motstanden 31. Ved vippingen blir den andre kondensatoren 19 opprettholdt i en utladet tilstand. Nesten samtidig vil spenningen til den andre inn-gangsterminalen 53 gå under triggerreferansenivået og utgangsterminalen eller klokkelinjen 23 til porten 35 vil gå til logisk "0" som representert av den fallende kanten 85 på fig. 2D. Det skal bemerkes at den tilsynelatende utladningstiden til en andre kondensator 19 som vist i den avtagende delen av kurven på fig. 2C og tidsbredden til klokkepulsen som vist på fig. 2D har stort sett blitt fremhevet så sterkt for forklaringens skyld.

Siden f lipp-f loppen 55 har blitt konstruert for å vippe kun ved en stigende flanke 83 til en klokkepuls, er den eneste endringen som følge av utladningen til den første kondensatoren 17 under triggerreferansenivået at tilstanden til klokkelinjen 23 blir endret til logisk "0". Tilstanden til de logiske linjene 71, 73 endres fra logisk "1" til logisk "0" og fra logisk "0" til logisk "1" hhv. eller en kort forsinkelsestid bevirket av utladningen av de to portkondensatorne 67, 69, av hvilke en er forbundet med hver logisk tilstand 37, 39. Med den beskrevne endringen av tilstanden til de logiske linjene 71, 73, 75 og 77 er bryteren "1" og "4" åpne og bryteren "2" og "3" lukket idet disse posisjonene er komplementet av den antatte startbetingelsen. Deretter begynner den andre kondensatoren 19(C3) utladningen i samsvar med en utladningstid T2 tett tilnærmet opptil formelen TS = -R1(C3) ln(1/2). Syklusen gjentas så.

Med henvisning til fig. 2E og 2F er de respektive logiske tilstandene til den første logiske klemmen 59 og den andre logiske klemmen 61 grafisk vist mens fig. 2G og 2H grafisk viser den logiske tilstanden til de logiske linjene 71 og 73 hhv. En undersøkelse av tidsdiagrammene på fig. 2E viser at når verdien til den andre kondensatoren 19 er lik den til den første kondensatoren 17, har signalet ved den første logiske klemmen 59 en 50%-ig arbeidssyklus D, dvs. at den er ved logisk "0" og logisk "1" tilstand for ekvivalente tidsperioder; Tl = T2. Når verdien til den andre kondensatoren 19 er ulik den til den første kondensatoren 17, kan arbeidssyklusen D bli beregnet ved å anvende formelen D = T2 delt med (Tl + T2). Verdien for den ukjente andre kondensatoren 19 kan derpå bli beregnet ved å anvende et oscilloskop eller lignende anordning for å måle tiden.

Som et alternativ og som erstatning for bruk av oscilloskopet kan det logiske signalet bli omformet til dets gjennomsnittlige likestrømsverdi ved å sende det gjennom en bufferkomparator 41 og et filter innbefattet av en motstand 87 og en kondensator 89. Den gjennomsnittlige likestrømsverdien kan så bli målt over utgangsklemmene. Fagmannen vil vite verdien til kondensatoren C2 også kan bli bestemt ved frekvensmålinger gjort ved utgangsklemmene som anvender en frekvensteller eller mikroprosessor. Det er også mulig å kople til en teller til klokkelinjen for å telle vekslende pulser. Dersom den gjennomsnittlige like- spenningsutgangen blir anvendt for kapasitansmåling kan verdien på den andre kondensatoren 19 bli beregnet i samsvar med formelen C3 lik (C2) (VAO) delt med (VI-VAO) hvor VAO er gjennomsnittlig likestrømsutgangsspenningen og VI er verdien til potensialet for inngangskilden 43. Dersom derimot det er ønskelig å benytte frekvensen for kapasitansmålingen kan verdien for den andre kondensatoren 19 bli beregnet i samsvar med formelen

hvor f er frekvensen i Herz og VTR er verdien for trigger-ref eransespenningen . Kapasitansen er i mikrofarad, spenningen i volt og resistansen i ohm.

Med henvisning til fig. 3 er vist en typisk driftslinje 93 for anordningen 10 og en fremgangsmåte for oppfinnelsen. En feil i forsterkningen bevirket av endringer i omgivelsestemperaturen og resulterende temperaturkoeffesient-feiltilpasning ville bli vist med linjen 95 mens en nullfeil ville bli vist med kurven 97. Det antas at fult måle-stokkområde for kondensatoren 19 er i størrelsesorden av 150-180 mikrofarad og videre antas det at en forskyvning i temperaturen til omgivelsen er i størrelsesorden av 37°C, har det blitt funnet at anordningen 10 og fremgangsmåten ifølge oppfinnelsen gir en vesentlig forbedring i målings-nøyaktigheten i forhold til de tilgjengelig med målings-anordninger av den ovenfor nevnte kjente typen. F.eks. og med hensyn til feil på grunn av endringer i resistans over den beskrevne temperaturforskyvningen gir anordningen ifølge nevnte kjente teknikk omkring pluss eller minus 5% nullfeil og pluss eller minus 1% forsterkningsfeil. Anordningen ifølge foreliggende oppfinnelse gir derimot mindre enn 1% og mindre enn 0,1% nullfeil og f orsterkningsf eil hhv. Resultatendringene i nivået til inngangsspennings kilden 43 var likeledes omkring pluss eller minus 3% nullfeil og pluss eller minus 0,6% forsterkningsfeil for anordningen ved nevnte kjente teknikk og nominelt 0% nullfeil og forsterkningsfeil for anordningen 10 ifølge foreliggende oppfinnelse.

Følgende komponentverdier har blitt funnet nyttig ved foreliggende oppfinnelse hvor resistansen er i ohm, toleransen 1%, kapasitansen er i mikrofarad, toleransen 20%, med mindre annet er angitt.

FIGUR 1, 4

Mens kun en enkelt foretrukket utførelsesform av anordningen 10 ifølge foreliggende oppfinnelse og fremgangsmåte for bestemmelse av kapasitansverdien har blitt vist og beskrevet er oppfinnelsen ment å være begrenset dertil, men den til oppfinnelsen som ligger innenfor rammen av kravene.

Claims (14)

1. Elektrisk krets for å bestemme verdien til en kondensator,karakterisert vedat den innbefatter en første toveisbryter for leding av en lade-strøm gjennom et motstandselement til en til å begynne med utladet første kondensator av kjent verdi, for derved å lade den første kondensatoren til et potensial til en spenningsreferanse over en resulterende første tid, en andre toveisbryter for å lede en ladestrøm gjennom motstandselementet til en til å begynne med utladet andre kondensator, for derved å lade den andre kondensatoren til et potensiale over resulterende andre tid, og innretning for å bestemme tiden.

2. Krets ifølge krav 1,karakterisert vedat spenningsreferansen innbefatter en referansekomparator for å etablere triggerreferansespenning, første komparatorinngangsklemme for å avføle en spenningskilde ved et potensial, en andre inngangsklemme for sekvensmessig avføling av ladningspotensialet til kondensatoren og innretning for å generere en klokkepuls når ladningspotensialet er lik triggerreferansespenningen.

3. Krets ifølge krav 2,karakterisert vedat den innbefatter et logisk nettverk for å generere logiske signaler som reaksjon på klokkepulsen og idet toveisbryteren kan innstilles for å reagerer på de logiske signalene.

4. Krets for å bestemme verdien til en kondensator,karakterisert vedat den innbefatter en ladekilde innbefattende et motstandselement, flere brytere, idet hver bryter kan anbringes mellom en første åpen posisjon og en andre lukket posisjon som reaksjon på logiske signaler, idet bryteren derved er styrbar for sekvensmessig forbindelse av en første referansekondensator av kjent verdi og en andre kondensator med motstandselementet for lading av kondensatorne til et potensial, en spenningsreferanse for å etablere en trigger-ref eransespenning og generere en klokkepuls når det sekvensmessig detekterte ladepotensialet til kondensatorne er lik triggerreferansespenningen, en logisk nettverk for å generere logiske signaler som reaksjon på klokkepulsen, og innretning for å bestemme en første tid nødven-dig for å lade den første kondensatoren fra en til å begynne med utladet tilstand til triggerreferansespenningen for å bestemme en andre tid nødvendig for å lade den andre kondensatoren fra en til å begynne med utladet tilstand til triggerreferansespenningen.

5. Innretning ifølge krav 4,karakterisert vedat klokkepulsen har en stigende flanke, at der er to par med brytere, idet et av parene er omstilt ved forekomsten av den stigende flanken og idet det andre paret er omstilt ved en tid påfølgende forekomsten av den stigende flanken.

6. Fremgangsmåte for å bestemme verdien til en kondensator innbefattende leding av en ladestrøm gjennom et motstandselement til en til å begynne med utladet første kondensator av kjent verdi for lading av den første kondensatoren til et potensial lik spenningsreferansen over en resulterende første tid, leding av en ladestrøm gjennom motstandselementet til en til å begynne med utladet andre kondensator for lading av den andre kondensatoren til potensialet for spenningsreferansen over en resulterende andre tid, og beregning av verdien av den andre kondensatoren ved anvendelse av den første tiden, den andre tiden og verdien for den første kondensatoren.

7. Fremgangsmåte ifølge krav 6,karakterisertved at spenningsreferansen innbefatter en referansekomparator for etablering av en triggerreferansespenning, en første komparatorinngangsklemme for avføling av en spenningskilde ved et kjent potensial, en andre komparatorinngangsklemme for påfølgende avføling av ladningspotensialet til kondensatorne og innretning for å generere et utgangssignal når ladningspotensialet er lik trigger-ref eransespenningen .

8. Fremgangsmåte ifølge krav 7,karakterisertved at beregningstrinnet innbefatter beregning av arbeidssyklusen ved å dele den første tiden med summen av den første tiden og den andre tiden.

9. Fremgangsmåte for å bestemme verdien til en kondensator innbefattende tilveiebringelse av en kilde for lading av spenningen som har et motstandselement koplet i serie dermed, forbindelse av en til å begynne med utladet referansekondensator med motstandselementet ved et første tidspunkt for å lade referansekondensatoren til en refe-ranse spe nn ing, generering av en første klokkepuls når referansekondensatoren blir ladet til referansespenningen, forbindelse av den til å begynne med utladede andre kondensatoren med motstandselementet ved et andre tidspunkt for å lade den andre kondensatoren til referan sespenningen, generering av en andre klokkepuls når den andre kondensatoren er ladet til referansespenning, måling av gått tid mellom første tidspunkt og den første klokkepulsen og mellom den første klokkepulsen og den andre klokkepulsen, og beregning av arbeidssyklusen som anvender gått tid.

10. Fremgangsmåte ifølge krav 9,karakterisertved at den sekvensmessige forbindelsen med kondensatoren med motstandselementet blir utført av flere styrbare innstillbare brytere.

11. Fremgangsmåte ifølge krav 10,karakterisertved at klokkepulsene hver innbefatter en stigende flanke og en fallende flanke og at den stigende flanken er anvendt for å måle gått tid.

12. Fremgangsmåte ifølge krav 9,karakterisertved at forbindelsene er gjort som reaksjon på en klokkepuls.

13. Fremgangsmåte ifølge krav 11,karakterisertved at forbindelsene er gjort som reaksjon på stigeflanken til en klokkepuls.

14. Fremgangsmåte for å bestemme verdien til en kondensator innbefattende tilveiebringelse av en første utladet referansekondensator av kjent verdi og en andre kondensator av ukjent verdi, tilveiebringelse av en ladekilde innbefattende et motstandselement for sekvensmessig lading av kondensatorne til spenningsreferansens potensial, tilveiebringelse av en spenningsreferanse med en forutbestemt triggerreferansespenning for generering av en klokkepuls når ladingspotensialet til en av kondensatorne er lik triggerreferansespenningen og klokkepulsen har en stigende flanke, tilveiebringelse av et logisk nettverk for generering av logiske signaler som reaksjon på klokkepulsen, tilveiebringelse av flere toveisbrytere, som hver reagerer innstillbart av et logisk signal, lukking av en første toveisbryter for forbindelse av referansekondensatoren med motstandselementet ved et første tidspunkt og påfølgende hovedsakelig lukking av en fjerde toveisbryter for forbindelse av den andre kondensatoren med et jordpotensialpunkt, generering av en første klokkepuls når ladningspotensialet til referansekondensatoren er lik trigger-ref eransespenningen, bestemmelse av gått tid til en mellom det første tidspunktet og stigeflanken til den første klokkepulsen, generering av de første logiske signalene som reaksjon på stigeflanken til den første klokkepulsen, lukking av en tredje toveisbryter for forbindelse av referansekondensatoren med jordingspunktpotensialet og hovedsakelig samtidig åpning av den fjerde toveisbryteren begge som reaksjon på de første logiske signalene, åpning av den første toveisbryteren og i hoved-saken samtidig lukking av en andre toveisbryter begge som reaksjon på de første logiske signalene, idet lukkingen av den andre bryteren derved forbinder den andre kondensatoren med motstandselementet, generering av en andre klokkepuls når ladningspotensialet til den andre kondensatoren er lik trigger-ref eransespenningen, bestemmelse av gått tid T2 mellom stigeflanken til den første klokkepulsen og stigeflanken til den andre klokkepulsen, beregning av en arbeidssyklus D i samsvar med formelen D = T2 delt med (Tl + T2), og beregning av verdien til en andre kondensator i samsvar med formelen C3 = (D)(C2) delt med (1-D).