KR100834743B1 - 커패시턴스 측정 회로 및 그에 따른 커패시턴스 측정 방법 - Google Patents

커패시턴스 측정 회로 및 그에 따른 커패시턴스 측정 방법 Download PDF

Info

Publication number
KR100834743B1
KR100834743B1 KR1020060131919A KR20060131919A KR100834743B1 KR 100834743 B1 KR100834743 B1 KR 100834743B1 KR 1020060131919 A KR1020060131919 A KR 1020060131919A KR 20060131919 A KR20060131919 A KR 20060131919A KR 100834743 B1 KR100834743 B1 KR 100834743B1
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
capacitance
measurement
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020060131919A
Other languages
English (en)
Inventor
김한수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060131919A priority Critical patent/KR100834743B1/ko
Priority to US12/002,419 priority patent/US20080150551A1/en
Application granted granted Critical
Publication of KR100834743B1 publication Critical patent/KR100834743B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/26—Measuring inductance or capacitance; Measuring quality factor, e.g. by using the resonance method; Measuring loss factor; Measuring dielectric constants ; Measuring impedance or related variables
    • G01R27/2605—Measuring capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

커패시턴스 측정 회로가 제공된다. 커패시턴스 측정 회로는 제 1 커패시터 블록과 제 2 커패시터 블록을 포함하는 커패시터 회로부로, 제 1 커패시터 블록은 직렬로 연결된 제 1 및 제 2 가변 용량 커패시터를 포함하여 입력 전압을 전압 분배하여 측정 스토리지 전압을 제공하고, 제2 커패시터 블록은 직렬로 연결된 제 3 및 제 4 가변 용량 커패시터를 포함하여 입력 전압을 전압 분배하여 기준 스토리지 전압을 제공하는 커패시터 회로부, 측정 스토리지 전압을 감지하여 측정 전압으로 제공하고, 기준 스토리지 전압을 감지하여 기준 전압으로 제공하는 전압 감지부를 포함한다.
RF, 공진 회로, 커패시턴스

Description

커패시턴스 측정 회로 및 그에 따른 커패시턴스 측정 방법{Capacitance measurement circuit and capacitance measurement method thereof}
도 1은 본 발명의 일 실시예에 따른 커패시턴스 측정 회로의 개략적인 블록도이다.
도 2a 및 도 2b는 MIM 커패시터와 가변 용량 커패시터의 전압 의존성을 나타낸 그래프이다.
도 3은 도 1에 따른 커패시턴스 측정 회로의 회로도이다.
도 4는 본 발명의 일 실시예에 따른 커패시턴스 측정 방법을 나타낸 순서도이다.
도 5는 본 발명의 다른 실시예에 따른 커패시턴스 측정 회로의 개략적인 블록도이다.
도 6은 도 5에 따른 커패시턴스 측정 회로의 회로도이다.
<도면의 주요 부분에 관한 부호의 설명>
10: 커패시턴스 측정 회로 110: 입력 전압부
130: 측정 전압 감지부 140: 기준 전압 감지부
150: 전압 감지부 200: 커패시터 회로부
210: 제 1 커패시터 블록 220: 제 2 커패시터 블록
C1: 제1 가변용량 커패시터 C2: 제2 가변용량 커패시터
C3: 제3 가변용량 커패시터 C4: 제4 가변용량 커패시터
본 발명은 커패시턴스 미스매치 측정 회로 및 그에 따른 측정 방법에 관한 것으로, 보다 상세하게는 정확한 커패시턴스 미스매치를 측정할 수 있는 측정 회로 및 측정 방법에 관한 것이다.
SOC는 시스템 LSI(Large Scale Integrated circuit) 혹은 시스템 IC(Integrated Circuit)라고 하고, 인쇄 회로 기판(Printed Circuit Board: PCB) 상에 구성하던 시스템을 하나의 반도체 상에 집적시켜 하나의 칩(one chip)으로 구현한 것이다. 즉, SOC는 한 개의 칩 상에 완전한 구동 가능한 제품이 들어있는 것을 말한다. 예를 들면, 통신에 사용되는 SOC에는 마이크로프로세서, DSP, 램과 롬 등이 함께 포함될 수 있다. 이러한 SOC를 이용하면 종래에 비하여 시스템의 크기가 작아질 뿐만 아니라 조립 과정도 단순해진다.
대체로 SOC는 종래의 반도체 소자와 RF 회로 소자를 하나의 칩으로 구현한다. RF 대역에서 사용되는 혼재 신호 회로(mixed signal circuit)가 실리콘 베이스(silicon base)의 반도체 기판상에 형성되는 추세이며, 이러한 회로는 기본적인 수동(passive) 소자인 저항(resistor), 커패시터(capacitor), 인덕터(inductor) 등을 사용한다.
RF 회로에서 필수적인 전압 제어 발진 회로(Voltage Controlled Oscillator; VCO)에 사용되는 수동 소자 중 인덕터와 커패시터의 경우는 고성능 및 고정밀이 요구된다. 특히 최근 고주파 회로의 전압 제어 발진 회로에서는 버렉터(varactor) 다이오드 형태의 커패시터를 사용한다. 이러한 버렉터 다이오드 형태의 커패시터는 전압을 변화시키면서 커패시턴스가 변화하는 특성을 이용하여 특정 주파수에 사용되는 주파수 신호를 얻을 수 있는 가변 용량(variable reactor) 커패시터이다. 그리하여, 전압 제어 발진 회로의 특정 주파수 신호를 얻기 위해서는 커패시터의 커패시턴스 성능이 중요하며 안정된 커패시터를 사용해야 전압 제어 발진기와 대역 통과 필터의 주파수 특성이 안정화되고 손실이 줄어든다. 이와 같이, 고정밀의 전압 제어 발진 회로에서는 이러한 커패시터의 커패시턴스가 미스매치 여부를 측정하는 회로가 필요하다.
그러나, 종래의 커패시턴스 측정 장비를 통해 커패시턴스를 직접 측정하는 방법은 측정 한계, 예를 들어 100fF 이하에 해당하는 커패시턴스는 측정이 불가능하다. 또한, 슈도(pseudo) 플로팅 게이트 방법으로 전압의 인가 조건을 달리하여 커패시턴스를 환산하는 방법이 있다. 그러나, 인가 전압 의존성이 없는 MIM 커패시터에는 적용 가능하나 인가 전압 의존성이 있는 버렉터 타입의 가변 용량 커패시터는 불가하다. 따라서, 고주파 회로의 버렉터 타입의 가변 용량 커패시터를 적용하는 장치에 대해서는 가변 용량의 커패시턴스 미스매치 특성을 측정하는 것이 어려울 수 있다.
본 발명이 이루고자 하는 기술적 과제는 안정적인 커패시터 동작을 하는 커패시턴스를 제공할 수 있는 커패시턴스 측정 회로에 관한 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 안정적인 커패시터 동작을 하는 커패시턴스를 제공할 수 있는 커패시턴스 측정 회로 방법에 관한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 커패시턴스 측정 회로는 제 1 커패시터 블록과 제 2 커패시터 블록을 포함하는 커패시터 회로부로, 제 1 커패시터 블록은 직렬로 연결된 제 1 및 제 2 가변 용량 커패시터를 포함하여 입력 전압을 전압 분배하여 측정 스토리지 전압을 제공하고, 제2 커패시터 블록은 직렬로 연결된 제 3 및 제 4 가변 용량 커패시터를 포함하여 입력 전압을 전압 분배하여 기준 스토리지 전압을 제공하는 커패시터 회로부, 측정 스토리지 전압을 감지하여 측정 전압으로 제공하고, 기준 스토리지 전압을 감지하여 기준 전압으로 제공하는 전압 감지부를 포함한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명의 일 실시예에 따른 커패시턴스 측정 방법은 제 1 커패시터 블록과 제 2 커패시터 블록을 포함하는 커패시터 회로부로, 제 1 커패시터 블록은 직렬로 연결된 제 1 및 제 2 가변 용량 커패시터를 포함하여 입력 전압을 전압 분배하여 측정 스토리지 전압을 제공하고, 제2 커 패시터 블록은 직렬로 연결된 제 3 및 제 4 가변 용량 커패시터를 포함하여 입력 전압을 전압 분배하여 기준 스토리지 전압을 제공하는 커패시터 회로부와, 측정 스토리지 전압을 감지하여 측정 전압으로 제공하고, 상기 기준 스토리지 전압을 감지하여 기준 전압으로 제공하는 전압 감지부를 포함하는 커패시턴스 측정 회로를 제공하고, 커패시터 회로부에 제 1 입력 전압을 제공하여, 제 1 커패시터 블록으로부터 제 1 측정 스토리지 전압을 감지하여 제 1 측정 전압을 검출하고, 커패시터 회로부에 제1 입력 전압과 전압 레벨이 다른 제 2 입력 전압을 제공하여, 제1 커패시터 블록으로부터 제2 측정 스토리지 전압을 감지하여 제 2 측정 전압을 검출하고, 커패시터 회로부에 제 1 입력 전압을 제공하여, 제 2 커패시터 블록으로부터 제 1 기준 스토리지 전압을 감지하여 제 1 기준 전압을 검출하고, 커패시터 회로부에 제1 입력 전압과 전압 레벨이 다른 제 2 입력 전압을 제공하여, 상기 제 2 커패시터 블록으로부터 제 2 기준 스토리지 전압을 감지하여 제 2 기준 전압을 검출하고, 제1 및 제2 측정 전압과, 제1 및 제2 기준 전압을 이용하여, 제 1 및 제 3 가변 용량 커패시터 사이의 커패시턴스 미스매치를 측정하는 것을 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 여기에 설명되고 예시되는 각 실시예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐 동일 참고 부호는 동일 구성 요소를 지칭한다.
이하, 첨부된 도면들을 참조하여 본 발명의 일 실시예를 상세히 설명하기로 한다.
도 1 및 도 2a 내지 도 2b를 참조하여 본 발명의 일 실시예에 따른 커패시턴스 측정 회로를 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 커패시턴스 측정 회로의 개략적인 블록도이다. 그리고, 도 2a는 MIM 커패시터의 전압 의존성을 나타낸 그래프이고, 도 2b는 가변 용량 커패시터의 전압 의존성을 나타낸 그래프이다.
우선, 도 1을 참조하면, 커패시턴스 측정 회로(10)는 입력 전압부(110), 전압 감지부(150) 및 커패시터 회로부(200)를 포함한다.
입력 전압부(110)는 입력 전압(Vin)을 커패시터 회로부(200)에 제공한다.
그리고, 커패시터 회로부(200)는 입력 전압(Vin)을 수신하여 측정 스토리지 전압(Vst) 또는 기준 스토리지 전압(Vref)을 전압 감지부(150)에 제공한다.
본 발명의 일 실시예에 따른 커패시터 회로부(200)는 제 1 커패시터 블록(210)과 제 2 커패시터 블록(220)을 포함한다. 제 1 커패시터 블록(210)과 제 2 커패시터 블록(220)은 입력 전압(Vin)을 수신하여 입력 전압(Vin)을 분배하여 각각 측정 스토리지 전압(Vst)과 기준 스토리지 전압(Vrst)을 제공한다.
전압 감지부(150)는 커패시터 회로부(200)에서 제공된 측정 스토리지 전압(Vst) 및 기준 스토리지 전압(Vref)을 감지하여 측정 전압(VOUTA) 및 기준 전압(VOUTB)으로 제공한다. 그리고, 전압 감지부(150)는 측정 전압 감지부(130) 및 기준 전압 감지부(140)를 포함한다.
특히, 본 발명의 커패시턴스 측정 회로(10)는 전압 감지부(150)가 측정 전압(VOUTA)과 기준 전압(VOUTB)을 제공하기 위해 배타적으로 동작한다. 이로써, 입력 전압(Vin)에 따른 제 1 및 제 2 커패시터 블록(210, 220)의 가변 용량 커패시터 사이의 커패시턴스 미스매치를 측정할 수 있다.
자세히 설명하면, 본 발명의 일 실시예에 따른 측정 전압 감지부(130)는 제 1 커패시터 블록(210)으로부터 측정 스토리지 전압(Vst)을 감지하여 측정 전압(VOUTA)으로 제공한다. 이때, 기준 전압 감지부(140)는 동작하지 않는다.
한편, 기준 전압 감지부(140)는 제 2 커패시터 블록(220)으로부터 기준 스토리지 전압(Vref)을 감지하여 기준 전압(VOUTB)으로 제공한다. 역시, 이때는 측정 전압 감지부(130)가 동작하지 않는다. 따라서, 입력 전압(Vin)이 인가되면 측정 전압 감지부(130)는 제 2 커패시터 블록(220)의 커패시터들의 영향을 배제하고, 제 1 커패시터 블록(210)에 유효한 영향을 미치는 커패시터 특성을 측정할 수 있다. 그리고, 기준 전압 감지부(140)는 제 1 커패시터 블록(210)의 커패시터들의 영향을 배 제하며 제 2 커패시터 블록(220)에 유효한 영향을 미치는 커패시터 특성을 측정할 수 있다.
도 2a를 참조하면, MIM 커패시터에 인가하는 입력 전압에 따라 커패시턴스가 일정함을 알 수 있다. 그러나 도 2b를 참조하면, 가변 용량 커패시터는 인가하는 입력 전압에 따라 커패시턴스가 변화함을 알 수 있다. 특히, 인가하는 입력 전압이 접지 전압 부근의 전압 레벨(△V)에서는 커패시턴스 변화량이 더욱 차이가 남을 알 수 있다. 이와 같이, RF 장치의 전압 제어 발진기에 사용되는 가변 용량 커패시터는 인가하는 전압에 따라 커패시턴스가 변화하는 이러한 점을 이용하는 것이다.
하지만, 종래의 슈도 플로팅 게이트 측정법은 용량이 작은 커패시턴스까지 환산하여 측정이 가능하나, 슈도 플로팅 게이트 측정법의 측정 조건 중에 MIM 커패시터의 캐소드와 애노드에 인가하는 전압의 범위 중에 접지 전압 레벨을 인가하도록 하며 측정한다. 그러나, 도 2b에 도시된 바와 같이 가변 용량 커패시터의 경우, 특히 접지 전압 부근의 전압 레벨 범위에서는 소정의 전압이 변하면 가변 용량 커패시터가 크게 차이 나는 특성으로 인해 이러한 방법으로 측정하는 것이 어려울 수 있다.
그러나, 본 발명의 일 실시예에 따른 커패시턴스 측정 회로(10)는 도 2b의 포화(saturation)상태뿐만 아니라 선형 영역의 커패시턴스가 제공되는 전압을 입력 전압(Vin)으로 선택하여 제 1 및 제 2 커패시터 블록(210, 220)에 각각 인가한다. 여기서는 양(positive)의 인가 전압 범위에 대해서만 예시하나, 이에 제한되지 않으며 포화상태의 커패시턴스 특성 전압 레벨 즉, 선형(linear)특성을 갖는 범위 이 외의 전압 레벨이면 가능하다. 그리고, 제 1 및 제 2 커패시터 블록(210, 220)에 포함된 인가 전압 의존성이 있는 가변 용량 커패시터(미도시)의 커패시턴스를 각각 측정함으로써 커패시턴스의 미스매치 특성을 측정할 수 있다. 구체적으로 설명하면, 비교하고자 하는 가변 용량 커패시터들에 접지 전압 레벨을 인가하여 측정하는 것은 적절하지 못하다. 그리하여, 가변 용량 커패시터들에 대해 각각의 커패시터 블록을 구비하여 비교 대상의 커패시터들을 선택하고, 안정된 커패시턴스 특성을 나타내는 접지 전압 레벨 이외의 전압을 커패시터 블록에 인가한다. 이로써, 인가 전압 의존성이 있는 가변 용량 커패시터에 대해서 안정적인 측정 조건을 제공함과 동시에, 가변 용량 커패시터의 커패시턴스를 측정할 수 있다. 이에 대해서는 회로도와 함께 자세히 후술하기로 한다.
본 발명의 일 실시예에 따른 커패시턴스 측정 회로는 입력 전압(Vin)을 인가하여 각 가변 용량 커패시터에 의해 분배된 전압인 측정 전압 및 기준 전압을 측정하는 회로이다. 이렇게 측정된 전압값으로 가변 용량 커패시터의 커패시턴스를 환산하여 가변 용량 커패시터 사이의 커패시턴스 미스매치 특성을 알 수 있다.
도 3의 상세한 회로를 참조하여 본 발명의 일 실시예의 커패시턴스 측정 회로를 설명하기로 한다. 도 3은 도 1에 따른 상세한 회로도이다.
우선, 도 3을 참조하면 입력 전압부(110)는 커패시터 회로부(200)에 입력 전압(Vin)을 제공한다. 입력 전압(Vin)의 조건은, 포화상태의 커패시턴스 특성을 나타내는 전압 레벨이면 가능하다.
커패시터 회로부(200)는 제 1 커패시터 블록(210)과 제 2 커패시터 블 록(220)을 포함하며, 제 1 및 제 2 커패시터 블록(210, 220)은 미러(mirror) 타입으로 서로 대칭되며 브릿지(bridge) 타입일 수 있다.
제 1 커패시터 블록(210)은 입력 전압(Vin)을 분배하여 a 노드에 측정 스토리지 전압(Vst)을 제공한다.
제 1 커패시터 블록(210)은 직렬로 연결된 제 1 및 제 2 가변 용량 커패시터(C1, C2)를 포함하며 제 1 가변 용량 커패시터(C1)의 애노드는 입력 전압부(110)에 연결되고, 제 1 가변 용량 커패시터(C1)의 캐소드는 a 노드와 제 2 가변 용량 커패시터(C2)의 애노드(anode)와 연결된다. 그리고, 제 2 가변 용량 커패시터(C2)의 캐소드는 접지 전압과 연결된다. 입력 전압(Vin)이 제 1 가변 용량 커패시터(C1)에 인가되면, 제 1 가변 용량 커패시터(C1)는 전하를 축적하면서 충전을 하며 충전된 측정 스토리지 전압(Vst)을 a 노드에 제공한다. 제 1 커패시터 블록(210)에 입력 전압이 인가되면, 제 2 가변 용량 커패시터(C2)보다는 제 1 가변 용량 커패시터(C1)가 더욱 우세(dominant)하다. 따라서, 입력 전압(Vin)을 인가하면 제 1 커패시터 블록(210)에 대해서는 제 1 가변 용량 커패시터(C1)의 특성을 알 수 있다.
제 2 커패시터 블록(220)은 입력 전압(Vin)을 분배하여 b 노드에 기준 스토리지 전압(Vref)을 제공한다.
제 2 커패시터 블록(220)은 직렬로 연결된 제 3 및 제 4 가변 용량 커패시터(C3, C4)를 포함하며 제 3 가변 용량 커패시터(C3)의 애노드는 입력 전압부(110)에 연결되고, 제 3 가변 용량 커패시터(C3)의 캐소드는 b 노드와 제 4 가변 용량 커패시터(C4)의 애노드와 연결된다. 그리고, 제 4 가변 용량 커패시터(C4)의 캐소드는 접지 전압과 연결된다.
입력 전압(Vin)이 제 3 가변 용량 커패시터(C1)에 인가되면, 제 3 가변 용량 커패시터(C3)는 전하를 축적하면서 충전을 하며 충전된 기준 스토리지 전압(Vref)을 b 노드에 제공한다. 제 2 커패시터 블록(220)에 입력 전압(Vin)이 인가되면, 제 4 가변 용량 커패시터(C4)보다는 제 3 가변 용량 커패시터(C3)가 더욱 우세하다. 따라서, 입력 전압(Vin)을 인가하면 제 3 가변 용량 커패시터(C3)의 특성을 알 수 있다.
전압 감지부(150)는 커패시터 회로부(200)에서 제공된 측정 스토리지 전압(Vst) 및 기준 스토리지 전압(Vref)을 감지하여 각각 측정 전압(VOUTA)과 기준 전압(VOUTB)으로 제공한다.
전압 감지부(150)는 배타적으로 동작하는 측정 전압 감지부(130) 및 기준 전압 감지부(140)를 포함하며, 측정 전압 감지부(130)는 제 1 커패시터 블록(210)과 연결되고, 기준 전압 감지부(140)는 제 2 커패시터 블록(220)과 연결된다.
측정 전압 감지부(130) 및 기준 전압 감지부(140)는 각각 PMOS 트랜지스터(132, 142)를 포함한다.
PMOS 트랜지스터(132, 142)의 게이트는 a 노드와 b 노드에 각각 연결되고, 소스는 각각 전류 공급부(123, 124)와 연결되며, 드레인은 접지 전압과 연결된다. 그리하여, PMOS(132, 142) 게이트에서 감지되는 측정 전압(VOUTA)과 기준 전압(VOUTB) 으로 제공한다.
각 측정 전압 감지부(130) 및 기준 전압 감지부(140)의 PMOS(132, 142)의 게이트와 드레인 사이에는 기생(parastic) 커패시터(134, 144)가 존재할 수 있으나, 기생 커패시터(133, 144)의 커패시턴스는 미미할 수 있다.
도 3을 참조하여 회로의 동작을 설명하기로 한다.
우선, 제 1 전류 공급부(123)에 약 1 ㎂의 전류를 인가(forcing)하여 측정 전압 감지부(130)의 PMOS(132)의 소스로 공급한다. 이로써, PMOS(132)는 동작할 수 있는 조건이 된다. 그러나, 제 2 전류 공급부(124)에서는 전류를 공급하지 않는다. 따라서, 기준 전압 감지부(140)의 PMOS(142)는 동작하지 않는다. 즉, 측정 전압 감지부(130)가 동작시 기준 전압 감지부(140)에는 제 2 전류 공급부(124)에서 전류를 공급하지 않음으로써, 측정 전압 감지부(130) 동작시 기준 전압 감지부(140)에 연결된 제 2 커패시터 블록(220)의 제 3 및 제 4 커패시터(C3, C4)의 영향을 배제시킬 수 있다.
이어서, 입력 전압부(110)에서 입력 전압(Vin)을 인가한다. 입력 전압(Vin)의 범위는 예를 들어, 1 내지 3V 일 수 있다. 제 1 전류 공급부(123)에 전류가 인가됨으로써 제 1 커패시터 블록(210)의 직렬로 연결된 제 1 및 제 2 가변 용량 커패시터(C1, C2)에 의해 분배된 측정 스토리지 전압(Vst)이 측정 전압 감지부(130)에 제공된다.
여기서, 입력 전압(Vin)이 인가될 시 PMOS(132) 게이트에 양(positive)의 전압이 인가됨으로써 PMOS는 축적(accumulation) 영역에서 동작하는 증폭기 특성을 갖는다. 따라서, a 노드에서 감지되는 측정 스토리지 전압(Vst)보다 증폭된 전압을 측정 전압(VOUTA)으로 제공한다.
이로써, 입력 전압(Vin)에 대해 제 1 커패시터 블록(210)을 구성하는 제 1 가변 용량 커패시터(C1) 성능 특성에 의해 검출되는 측정 전압(VOUTA)을 측정 할 수 있다.
마찬가지로, 제 2 전류 공급부(124)에 약 1 ㎂의 전류를 공급하여 기준 전압 감지부(140)를 동작시키고, 기준 전압 감지부(140)에 연결된 제 2 커패시터 블록(220)을 구성하는 제 3 및 제 4 용량 커패시터(C3, C4)의 특성에 의한 기준 전압을 검출할 수 있다. 이때, 제 1 전류 공급부(123)에는 전류를 공급하지 않음으로써 측정 전압 감지부(130)를 동작시키지 않는다.
여기서, 입력 전압(Vin)이 인가될 시 PMOS(142) 게이트에 양(positive)의 전압이 인가됨으로써 PMOS는 축적(accumulation) 영역에서 동작하는 증폭기 특성을 갖는다. 따라서, b 노드에서 감지되는 기준 스토리지 전압(Vref)보다 증폭된 전압을 기준 전압(VOUTB)으로 제공한다.
한편, 제 1 커패시터 블록(210) 및 제 2 커패시터 블록(220)이 입력 전압부(110)를 공유함으로써 각각의 입력 전압부(110)를 구비하는 경우보다 측정 오차를 줄일 수 있다. 회로 구성으로는 동일해 보일 수 있으나, 실제 구현시, 패드로부터 입력 전압부(110)까지 물리적인 거리는 각각 다를 수 있으며, 이는 실질적으로 배선 길이에 따른 저항으로 인하여 측정의 오차가 발생할 수 있다. 하지만, 본 발 명의 일 실시예에 따르면 동일한 입력 전압부(110)를 공유함으로써 이러한 물리적인 조건에 의한 오차도 감소시킬 수 있다.
이렇게 측정된 측정 전압(VOUTA)과 기준 전압(VOUTB)을 이용하여 유효한 커패시터의 특성을 측정할 수 있다.
도 1, 도 3 내지 도 4를 참조해 본 발명의 일 실시예에 따른 커패시턴스 측정 회로를 통해 측정된 기준 전압과 측정 전압을 이용하여 커패시터의 커패시턴스 미스매치 특성을 측정하는 것을 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 커패시턴스 측정 방법을 나타낸 순서도이다.
우선, 커패시턴스 측정 회로를 제공한다. (S10)
커패시턴스 측정 회로(10)는 제 1 커패시터 블록(210)과 제 2 커패시터 블록(220)을 포함하는 커패시터 회로부(200)가 제공된다. 커패시터 회로부(200)는 제 1 커패시터 블록(210)은 직렬로 연결된 제 1 및 제 2 가변 용량 커패시터(C1, C2)를 포함하여 입력 전압을 전압 분배하여 측정 스토리지 전압(Vst)을 제공하고, 제 2 커패시터 블록(220)은 직렬로 연결된 제 3 및 제 4 가변 용량 커패시터(C3, C4)를 포함하여 입력 전압을 전압 분배하여 기준 스토리지 전압(Vref)을 제공한다. 그리하여, 측정 스토리지 전압(Vst)을 감지하여 측정 전압(VOUTA)으로 제공하고, 기준 스토리지 전압(Vref)을 감지하여 기준 전압(VOUTB)으로 제공하는 전압 감지부를 포함한다.
다음으로, 제 1 입력 전압(Vin1)을 제공하여 제 1 커패시터 블록(210)으로부터 제 1 측정 스토리지 전압(Vst1)을 감지하여 제 1 측정 전압(VOUTA1)을 검출한다.(S20)
우선, 제 1 전류 공급부(123)에 약 1 ㎂의 전류를 인가하여 측정 전압 감지부(130)를 동작시킨다. 그리고, 입력 전압부(110)에 제 1 레벨의 제 1 입력 전압(Vin1)을 제공한다. 이때, 제 1 커패시터 블록(210)으로부터 제 1 측정 스토리지 전압(Vst1)을 감지시, 제 2 커패시터 블록(220)으로부터 기준 스토리지 전압(Vref)을 감지하는 동작은 차단시킨다.
제 1 입력 전압과 전압 레벨이 다른 제 2 입력 전압(Vin2)을 제공하여, 제 1 커패시터 블록(210)으로부터 제 2 측정 스토리지 전압(Vst2)을 감지하여 제 2 측정 전압(VOUTA2)을 검출한다.(S30)
여기서, 제 1 및 제 2 입력 전압(Vin1, Vin2)의 전압 레벨은 포화 상태의 커패시턴스 특성을 제공하는 전압 레벨일 수 있다. 구체적으로, 제1 입력 전압(Vin1)의 전압 레벨은 제1 및 제2 가변 용량 커패시터(C1, C2)의 커패시턴스 중 적어도 하나(예를 들어, C1의 커패시턴스)를 포화시킬 수 있는 전압 범위를 갖는다. 제2 입력 전압(Vin2)의 전압 레벨은 제3 및 제4 가변 용량 커패시터(C3, C4)의 커패시턴스 중 적어도 하나(예를 들어, C3의 커패시턴스)를 포화시킬 수 있는 전압 범위를 갖는다.
제 1 측정 전압(VOUTA1)을 검출한 것과 마찬가지로, 제 2 커패시터 블록(220)으로부터의 기준 스토리지 전압(vref)을 감지하는 동작은 차단시키며, 제 2 입력 전압(Vin2)을 제공하여 제 1 커패시터 블록(210)으로부터 제 2 측정 전압(VOUTA2)을 검출한다.
이어서, 커패시터 회로부(200)에 제 1 입력 전압(Vin1)을 제공하여, 제 2 커패시터 블록(220)으로부터 제 1 기준 스토리지 전압(Vref1)을 감지하여 제 1 기준 전압(VOUTB1)을 검출한다.(S40)
입력 전압부(110)로부터 제 1 레벨의 제 1 입력 전압(Vin1)을 제공하고, 제 2 커패시터 블록(220)으로부터 제 1 기준 스토리지 전압(Vref1)을 감지시, 제 1 커패시터 블록(210)으로부터의 측정 스토리지 전압(Vst)을 감지하는 동작은 차단시킨다.
제 1 입력 전압과 전압 레벨이 다른 제 2 입력 전압(Vin2)을 제공하여, 제 2 커패시터 블록(220)으로부터 제 2 기준 스토리지 전압(Vref2)을 감지하여 제 2 기준 전압(VOUTB2)을 검출한다.(S50)
커패시터 회로부(200)에 제 2 입력 전압(Vin)을 제공하여, 제 2 커패시터 블록(220)의 제 3 및 제 4 가변 용량 커패시터(C3, C4)를 통해 전압 분배된 제 2 기준 스토리지 전압(Vref2)을 제공한다. 이 기준 스토리지 전압(Vref2)을 기준 전압 감지부(140)가 감지하여 제 2 기준 전압(VOUTB2)을 검출한다.
다음으로, 제 1 및 제 2 측정 전압(VOUTA1, VOUTA2)과 제 1 및 제 2 기준 전압(VOUTB1, VOUTB2)을 이용하여 제 1 및 제 3 가변 용량 커패시터(C1, C3) 사이의 커패시턴스 미스매치를 측정한다.(S60)
이를 자세히 설명하면, 제 1 및 제 2 입력 전압(Vin1, Vin2) 사이의 변화량에 대한 제 1 및 제 2 측정 전압(VOUTA1, VOUTA2) 사이의 변화량을 환산하여 제 1 가변 용량 커패시터(C1)의 커패시턴스를 구한다.
한편, 제 1 및 제 2 입력 전압(Vin1, Vin2) 사이의 변화량에 대한 제 1 및 제 2 기준 전압(VOUTB1, VOUTB2) 사이의 변화량을 환산하여 제 3 가변 용량 커패시터(C3)의 커패시턴스를 구한다.
아래의 수학식 1을 참조하여 설명하기로 한다.
Figure 112006095051392-pat00001
Figure 112006095051392-pat00002
여기서, 기울기(S1)은 제 1 및 제 2 입력 전압(Vin1, Vin2)에 대한, 제 1 커패시터 블록(210)의 제 1 및 제 2 가변 용량 커패시터(C1, C2)에 의해 전압 분배된 측정 전압(VOUTA1, VOUTA2) 사이의 변화량을 의미한다. 또한, 기울기(S2)은 제 1 및 제 2 입력 전압(Vin1, Vin2)에 대한, 제 2 커패시터 블록(220)의 제 3 및 제 4 가변 용량 커패시터(C3, C4)에 의해 전압 분배된 측정 전압(VOUTB1, VOUTB2) 사이의 변화량을 의미한다. 구체적으로, 입력 전압(Vin1, Vin2)에 대해 가변 용량 커패시터(C1-C4)를 통해 측정되는 출력 전압(VOUTA1, VOUTA2,, VOUTB1, VOUTB2)의 기울기(S1, S2)를 구함으로써 커패시터의 미스매치 특성을 간접적으로 측정할 수 있다. 수학식 1에서의 Cpar는 기생 커패시터(134, 144)의 커패시턴스를 의미한다.
이때, 전술한 바와 같이, 제 1 커패시터 블록(210)을 통해 제공되는 a 노드에서의 측정 스토리지 전압은 제 1 가변 용량 커패시터(C1)가 우세하므로, a 노드에서의 측정 스토리지 전압은 제 1 가변 용량 커패시터(C1)의 함수가 될 수 있다. 마찬가지로, b 노드에서의 기준 스토리지 전압은 제 3 가변 용량 커패시터(C3)에 대한 함수가 될 수 있다.
즉, 제 1 커패시터 블록(210)으로부터 측정되는 측정 스토리지 전압에 우세한 커패시터는 제 1 가변 용량 커패시터(C1)이며, 제 2 커패시터 블록(220)으로부터 측정되는 기준 스토리지 전압에 영향을 미치는 유효한 커패시터는 제 3 가변 용량 커패시터(C3)가 될 수 있다.
이러한 기울기(S1, S2)를 이용하여 다음의 수학식2에 의해 제 1 가변 용량 커패시터(C1)과 제 3 가변 용량 커패시터(C3) 사이의 커패시턴스 미스매치를 측정할 수 있다.
Figure 112007088336650-pat00011
즉, 포화 상태의 커패시턴스를 제공하는 소정 범위내의 입력 전압(Vin) 조건에서 측정한 전압의 기울기 특성으로 커패시터의 커패시턴스 미스매치 특성을 간접적으로 측정할 수 있다. 여기서, C1+ C2의 합과 C3+ C4의 합이 같고, 기생 커패시터(134, 144)의 커패시턴스(Cpar)가 미미하다는 가정을 하면, 두 기울기(S1, S2) 특성의 변화는 제 1 및 제 3 가변 용량 커패시터(C1, C3)의 커패시턴스의 변화량을 의미하는 것으로 볼 수 있다. 이러한 특성을 이용하여 상기 수학식 2와 같은 오차(P)를 산출하게 된다.
오차(P)의 범위를 예를 들어, 1% 이내의 범위이면 두 커패시터 사이의 커패시턴스가 매칭이 잘된다고 볼 수 있으며, 1% 이상이면 두 커패시터 사이의 커패시턴스가 미스매치 된다고 판단할 수 있다. (S70)
두 커패시터의 커패시턴스가 미스매치가 된다고 판단되면, 엔지니어는 커패 시터의 미스매치를 최소화할 수 있도록 커패시터 크기 증가 혹은 동일 커패시터의 병렬 연결과 같은 방법으로 재설계한다.(S80)
그러나, 두 커패시터 사이의 커패시턴스가 잘 매치 된다고 판단되면 안정적인 커패시터로 간주하여 반도체 장치에 적용시킬 수 있다.
이와 같이, 본 발명의 실시예들에 의하면, 안정된 커패시터를 적용시킬 수 있도록 커패시턴스 파라미터(parameter)를 추출할 수 있는 커패시턴스 측정 회로 및 측정 방법을 제공한다.
특히, 가변 용량 커패시터에 적합하도록 입력 전압의 바이어스 조건을 동일하게 할 수 있는 회로를 구비하되, 배타적으로 커패시터의 전압을 측정할 수 있으므로, 커패시터 사이의 커패시턴스 미스매치 여부를 비교할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 커패시턴스 측정 회로의 개략적인 블록도이다.
우선 도 5를 참조하면, 본 발명의 일 실시예의 도 1과 다른 점은 제 1 커패시터 블록(210)을 제어하는 제 1 스위칭부(160) 및 제 2 커패시터 블록(220)을 제어하는 제 2 스위칭부(170)가 구비된다. 그리고, 제 1 커패시터 블록(210) 및 제 2 커패시터 블록(220)에서 제공되는 측정 스토리지 전압(Vst) 및 기준 스토리지 전압(Vref)을 감지하는 감지부가 단일 전압 감지부(150)이다.
즉, 본 발명의 일 실시예의 제 1 커패시터 블록(210) 및 제 2 커패시터 블록(220)에 연결되는 각각의 측정 전압 감지부(도 1의 130 참조) 및 기준 전압 감지부(도 1의 140 참조)를 구비하는 것과 달리, 본 발명의 다른 실시예는 단일 전압 감지부(150)이다.
본 발명의 다른 실시예의 커패시턴스 측정 회로(10)는 제 1 및 제 2 커패시터 블록(210, 220)과 연결되는 제 1 및 제 2 스위칭부(160, 170)로 각각의 제 1 및 제 2 커패시터 블록(210, 220)을 배타적으로 제어할 수 있다. 그리고, 단일 전압 감지부(150)로 제 1 및 제 2 커패시터 블록(210, 220)에서 제공하는 전압 레벨을 검출함으로써 측정시 오차를 줄일 수 있다. 다시 말하면, 본 발명의 다른 실시예는 일 실시예와 마찬가지로 제 1 및 제 2 커패시터 블록(210, 220)을 각각 제어하되, 제 1 및 제 2 커패시터 블록(210, 220)으로부터 제공되는 전압들을 검출하는 전압 감지부(150)의 경로를 단일화시킴으로써 보다 오차를 감소시킬 수 있는 커패시턴스 측정 회로를 제공하는 것이다.
다음의 도 6은 도 5에 따른 상세한 회로도이다.
도 6을 참조하여, 도 3과 동일한 부재, 기능의 중복적인 설명은 피하고, 다른 점만 자세히 설명하기로 한다.
도 3과 달리, 제 1 커패시터 블록(210) 및 제 2 커패시터 블록(220)은 단일 전압 감지부(150)에 연결된다. 그리고, 제 1 커패시터 블록(210)의 측정 스토리지 전압 감지시, 전압 감지부(150)를 턴온 시키는 제 1 스위칭부(160)가 연결된다. 또한, 제 2 커패시터 블록(220)의 기준 스토리지 전압 감지시, 전압 감지부(150)를 턴온 시키는 제 2 스위칭부(170)가 연결된다.
각각의 제 1 및 제 2 스위칭부(160, 170)는 양의 전압을 인가받으면 턴온되고, 접지 전압을 인가받으면 턴 오프되도록 여기서는 NMOS 트랜지스터(162, 172)일 수 있다. 그러나, 이에 제한되지 않으며 스위칭 역할을 할 수 있는 다이오드 등일 수 있다. 본 발명의 목적 범위를 만족시키면서, 스위칭 역할을 하는 소자이면 가능하다. 또한, 확실한 스위칭 동작을 위하여 큰 사이즈의 스위칭 소자를 사용할 수 있으나, 이러한 스위칭 소자는 제 1 및 제 2 커패시터 블록(210, 220)을 제어하는 스위칭 역할만 함으로써 커패시턴스 미스매치 특성 측정에 영향을 주지는 않을 수 있다.
본 발명의 다른 실시예에 의한 전압 감지부(150)는 전류 공급부(122)에 의해 전류를 공급받는다. 그리고, 제 1 및 제 2 스위칭부(160, 170)에 의해 배타적으로 제어되는 제 1 및 제 2 커패시터 블록(210, 220)에서 제공되는 측정 스토리지 전압 또는 기준 스토리지 전압을 감지하여 각각 측정 전압(VOUTA) 또는 기준 전압(VOUTB)으로 제공한다.
다른 실시예에 의한 커패시턴스 측정 회로는 각각의 측정 전압 감지부 및 기준 전압 감지부를 구비하는 것에 비하여 전압 감지부(150)의 전압 검출 경로를 단일화 시킴으로써 측정 오차를 줄일 수 있다.
본 발명의 다른 실시예에 따른 커패시턴스 측정 방법은 도 4에서의 설명과 중복되므로 이에 대한 설명은 하지 않기로 한다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
상기한 바와 같이 본 발명의 커패시턴스 측정 회로 및 커패시턴스 측정 방법에 의하면 다음과 같은 효과가 있다.
첫째, 가변 용량 커패시터의 커패시턴스 미스매치 특성을 측정할 수 있다.
둘째, 비교하고자 하는 커패시터간에 동일한 입력 전압 조건을 적용함으로써 측정시 오차를 감소시킬 수 있다.
셋째, 가변 용량 커패시터의 커패시턴스 미스매치 측정이 가능하므로 안정된 커패시턴스를 제공하는 커패시터를 구현할 수 있다.
넷째, 안정된 커패시터를 구현함으로써 보다 안정적인 회로 동작을 구현할 수 있다.

Claims (21)

  1. 제 1 커패시터 블록과 제 2 커패시터 블록을 포함하는 커패시터 회로부로, 상기 제 1 커패시터 블록은 직렬로 연결된 제 1 및 제 2 가변 용량 커패시터를 포함하여 입력 전압을 전압 분배하여 측정 스토리지 전압을 제공하고, 상기 제2 커패시터 블록은 직렬로 연결된 제 3 및 제 4 가변 용량 커패시터를 포함하여 상기 입력 전압을 전압 분배하여 기준 스토리지 전압을 제공하는 커패시터 회로부; 및
    상기 측정 스토리지 전압을 감지하여 측정 전압으로 제공하고, 상기 기준 스토리지 전압을 감지하여 기준 전압으로 제공하는 전압 감지부를 포함하는 커패시턴스 측정 회로.
  2. 제 1항에 있어서,
    상기 입력 전압은 상기 제1 커패시터 블록이 동작할 때 제1 및 제2 가변 용량 커패시터의 커패시턴스 중 적어도 하나를 포화시킬 수 있고, 상기 제2 커패시터 블록이 동작할 때 제3 및 제4 가변 용량 커패시터의 커패시턴스 중 적어도 하나를 포화시킬 수 있는 전압 범위를 갖는 커패시턴스 측정 회로.
  3. 제 1항에 있어서,
    상기 커패시터 회로부는 제 1 커패시터 블록 및 제 2 커패시터 블록이 미러(mirror)타입으로 연결된 것을 포함하는 커패시턴스 측정 회로.
  4. 제 1항에 있어서,
    입력 전압부를 더 포함하고, 상기 제 1 및 제 3 가변 용량 커패시터의 애노드가 상기 입력 전압부에 연결되는 커패시턴스 측정 회로.
  5. 제 4항에 있어서,
    상기 제 2 및 제 4 가변 용량 커패시터의 애노드는 각각 상기 제 1 및 제 3 가변 용량 커패시터의 캐소드에 연결되는 커패시턴스 측정 회로.
  6. 제 1항에 있어서,
    상기 전압 감지부는 배타적으로 동작하는 측정 전압 감지부 및 기준 전압 감지부를 포함하는 커패시턴스 측정 회로.
  7. 제 6항에 있어서,
    상기 측정 전압 감지부는 상기 제 1 커패시터 블록의 상기 측정 스토리지 전압을 감지하여 상기 측정 전압을 제공하는 커패시턴스 측정 회로.
  8. 제 6항에 있어서,
    상기 기준 전압 감지부는 상기 제 2 커패시터 블록의 상기 기준 스토리지 전압을 감지하여 상기 기준 전압을 제공하는 커패시턴스 측정 회로.
  9. 제 1항에 있어서,
    상기 전압 감지부는 배타적으로 동작하는 제 1 스위칭부 및 제 2 스위칭부에 연결되는 커패시턴스 측정 회로.
  10. 제 9항에 있어서,
    상기 제 1 스위칭부는 상기 제 1 커패시터 블록을 동작시키고, 상기 제 2 스위칭부는 상기 제 2 커패시터 블록을 동작시키는 커패시턴스 측정 회로.
  11. 제 1항에 있어서,
    상기 전압 감지부는 전류를 인가하여 바이어싱하는 것을 포함하는 커패시턴스 측정 회로.
  12. 제 1 커패시터 블록과 제 2 커패시터 블록을 포함하는 커패시터 회로부로, 상기 제 1 커패시터 블록은 직렬로 연결된 제 1 및 제 2 가변 용량 커패시터를 포함하여 입력 전압을 전압 분배하여 측정 스토리지 전압을 제공하고, 상기 제2 커패시터 블록은 직렬로 연결된 제 3 및 제 4 가변 용량 커패시터를 포함하여 상기 입력 전압을 전압 분배하여 기준 스토리지 전압을 제공하는 커패시터 회로부와, 상기 측정 스토리지 전압을 감지하여 측정 전압으로 제공하고, 상기 기준 스토리지 전압을 감지하여 기준 전압으로 제공하는 전압 감지부를 포함하는 커패시턴스 측정 회로를 제공하고,
    상기 커패시터 회로부에 제 1 입력 전압을 제공하여, 상기 제 1 커패시터 블 록으로부터 제 1 측정 스토리지 전압을 감지하여 제 1 측정 전압을 검출하고,
    상기 커패시터 회로부에 상기 제1 입력 전압과 전압 레벨이 다른 제 2 입력 전압을 제공하여, 상기 제1 커패시터 블록으로부터 제2 측정 스토리지 전압을 감지하여 제 2 측정 전압을 검출하고,
    상기 커패시터 회로부에 제 1 입력 전압을 제공하여, 상기 제 2 커패시터 블록으로부터 제 1 기준 스토리지 전압을 감지하여 제 1 기준 전압을 검출하고,
    상기 커패시터 회로부에 상기 제1 입력 전압과 전압 레벨이 다른 제 2 입력 전압을 제공하여, 상기 제 2 커패시터 블록으로부터 제 2 기준 스토리지 전압을 감지하여 제 2 기준 전압을 검출하고,
    상기 제1 및 제2 측정 전압과, 상기 제1 및 제2 기준 전압을 이용하여, 상기 제 1 및 제 3 가변 용량 커패시터 사이의 커패시턴스 미스매치를 측정하는 것을 포함하는 커패시턴스 측정 방법.
  13. 제 12항에 있어서,
    상기 커패시턴스 미스매치를 측정하는 것은 상기 제 1 및 제 2 입력 전압 사이의 변화량에 대한 상기 제 1 및 제 2 측정 전압 사이의 변화량을 환산하여 상기 제 1 가변 용량 커패시터의 커패시턴스를 구하는(evaluate) 커패시턴스 측정 방법.
  14. 제 12항에 있어서,
    상기 커패시턴스 미스매치를 측정하는 것은 상기 제 1 및 제 2 입력 전압 사 이의 변화량에 대한 상기 제 1 및 제 2 기준 전압 사이의 변화량을 환산하여 상기 제 3 가변 용량 커패시터의 커패시턴스를 구하는(evaluate)것을 포함하는 커패시턴스 측정 방법.
  15. 제 13항 내지 제 14항에 있어서,
    상기 커패시턴스 미스매치를 측정하는 것은 상기 제 1 가변 용량 커패시터의 커패시턴스와 상기 제 3 가변 용량 커패시터의 커패시턴스 사이의 증감량을 환산하여 상기 커패시턴스 미스매치를 측정하는 것을 포함하는 커패시턴스 측정 방법.
  16. 제12항에 있어서,
    상기 제1 입력 전압의 전압 레벨은 제1 및 제2 가변 용량 커패시터의 커패시턴스 중 적어도 하나를 포화시킬 수 있는 전압 범위를 갖고,
    상기 제2 입력 전압의 전압 레벨은 제3 및 제4 가변 용량 커패시터의 커패시턴스 중 적어도 하나를 포화시킬 수 있는 전압 범위를 갖는 커패시턴스 측정 방법.
  17. 제 12항에 있어서,
    상기 제 1 커패시터 블록으로부터 상기 제 1 및 제 2 측정 스토리지 전압 감지시 상기 제 2 커패시터 블록은 동작하지 않는 커패시턴스 측정 방법.
  18. 제 12항에 있어서,
    상기 제 1 및 제 2 측정 전압 검출시 상기 제 2 커패시터 블록은 동작하지 않는 커패시턴스 측정 방법.
  19. 제 12항에 있어서,
    상기 제 2 커패시터 블록으로부터 상기 제 1 및 제 2 기준 스토리지 전압 감지시 상기 제 1 커패시터 블록은 동작하지 않는 커패시턴스 측정 방법.
  20. 제 12항에 있어서,
    상기 제 1 및 제 2 기준 전압 검출시 상기 제 1 커패시터 블록은 동작하지 않는 커패시턴스 측정 방법.
  21. 제 12항에 있어서,
    상기 전압 감지부는 전류를 인가하여 바이어싱하는 것을 포함하는 커패시턴스 측정 방법.
KR1020060131919A 2006-12-21 2006-12-21 커패시턴스 측정 회로 및 그에 따른 커패시턴스 측정 방법 Expired - Fee Related KR100834743B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060131919A KR100834743B1 (ko) 2006-12-21 2006-12-21 커패시턴스 측정 회로 및 그에 따른 커패시턴스 측정 방법
US12/002,419 US20080150551A1 (en) 2006-12-21 2007-12-17 Capacitance measurement circuit and capacitance measurement method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060131919A KR100834743B1 (ko) 2006-12-21 2006-12-21 커패시턴스 측정 회로 및 그에 따른 커패시턴스 측정 방법

Publications (1)

Publication Number Publication Date
KR100834743B1 true KR100834743B1 (ko) 2008-06-05

Family

ID=39541888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060131919A Expired - Fee Related KR100834743B1 (ko) 2006-12-21 2006-12-21 커패시턴스 측정 회로 및 그에 따른 커패시턴스 측정 방법

Country Status (2)

Country Link
US (1) US20080150551A1 (ko)
KR (1) KR100834743B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI121979B (fi) * 2008-03-26 2011-06-30 Elsi Technologies Oy Sovitinkomponentti mittausjärjestelmään
FR2959825B1 (fr) * 2010-05-07 2012-06-01 Stmicroelectroncs Rousset Sas Procede et dispositif de caracterisation ou de mesure d'une capacite
FR2959826B1 (fr) * 2010-05-07 2012-06-01 St Microelectronics Rousset Procede et dispositif de caracterisation ou de mesure d'une capacite flottante
WO2011138530A1 (fr) 2010-05-07 2011-11-10 Stmicroelectronics (Rousset) Sas Procede et dispositif de caracterisation ou de mesure d'une capacite flottante
EP2413149A1 (en) * 2010-07-29 2012-02-01 Imec Capacitance measurement in microchips
US9606155B2 (en) * 2013-12-18 2017-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Capacitance measurement circuit and method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187460A (en) 1977-09-23 1980-02-05 Testut Aequitas Capacitance measuring by comparison to reference capacitance
US4208625A (en) 1976-02-23 1980-06-17 Micro Sensors, Inc. Capacitive measuring system with automatic calibration
JP2005286734A (ja) 2004-03-30 2005-10-13 Aisin Seiki Co Ltd 静電容量変化検出装置
KR20060034776A (ko) * 2004-10-19 2006-04-26 한국표준과학연구원 삼각비교방법에 의한 저항브릿지 비율오차 교정방법 및이를 이용한 저항측정기 및 임피던스 측정기

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3142016A (en) * 1961-12-18 1964-07-21 Clarke C Minter Ratio-measuring apparatus utilizing a capacitance bridge circuit
US3523242A (en) * 1967-12-20 1970-08-04 Boonton Electronics Corp Method and apparatus for measuring "q" of a reactive element in a bridge circuit
US4558274A (en) * 1983-09-14 1985-12-10 Johnson Service Company Apparatus and method determining the value of a capacitance
US4621227A (en) * 1984-02-29 1986-11-04 Borg-Warner Corporation Measuring system for determining the capacitance ratio of a pair of capacitors
AT397718B (de) * 1986-09-17 1994-06-27 Avl Verbrennungskraft Messtech Niveau-messgerät für elektrisch nicht leitende flüssigkeiten
US5061865A (en) * 1990-07-23 1991-10-29 Grumman Aerospace Corporation Non-linear transimpedance amplifier
US20010020850A1 (en) * 1998-03-10 2001-09-13 Mcintosh Robert B. Capacitance measurement circuit with digital output
US6316948B1 (en) * 1998-07-01 2001-11-13 Setra Systems, Inc. Charge balance network with floating ground capacitive sensing
US6803794B2 (en) * 2003-02-26 2004-10-12 Raytheon Company Differential capacitance sense amplifier
US7323879B2 (en) * 2004-09-30 2008-01-29 United Microelectronics Corp. Method and circuit for measuring capacitance and capacitance mismatch

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4208625A (en) 1976-02-23 1980-06-17 Micro Sensors, Inc. Capacitive measuring system with automatic calibration
US4187460A (en) 1977-09-23 1980-02-05 Testut Aequitas Capacitance measuring by comparison to reference capacitance
JP2005286734A (ja) 2004-03-30 2005-10-13 Aisin Seiki Co Ltd 静電容量変化検出装置
KR20060034776A (ko) * 2004-10-19 2006-04-26 한국표준과학연구원 삼각비교방법에 의한 저항브릿지 비율오차 교정방법 및이를 이용한 저항측정기 및 임피던스 측정기

Also Published As

Publication number Publication date
US20080150551A1 (en) 2008-06-26

Similar Documents

Publication Publication Date Title
KR100834743B1 (ko) 커패시턴스 측정 회로 및 그에 따른 커패시턴스 측정 방법
US7477098B2 (en) Method and apparatus for tuning an active filter
US10333463B2 (en) Stress compensated oscillator circuitry and integrated circuit using the same
EP2109024B1 (en) Semiconductor device with temperature compensation circuit
US7515008B2 (en) Semiconductor integrated circuit having oscillator frequency compensation function
KR101108131B1 (ko) 전원 안정화 회로, 전자 디바이스, 및 시험 장치
US6628135B2 (en) Analog-based on-chip voltage sensor
US20240380370A1 (en) Noise detecting circuit and associated system and method
KR20170110534A (ko) 전압 레귤레이터
US10063188B2 (en) Leakage tolerant oscillator
KR100275987B1 (ko) 위상 동기 루프를 갖는 반도체 집적 회로
US20080036510A1 (en) Signal generating apparatus capable of measuring trip point of power-up signal and method of measuring trip point of power-up signal using the same
US6307427B1 (en) Filter characteristic regulating apparatus and regulating method therefor
US20050270054A1 (en) Method and apparatus for iddq measuring
US10175267B2 (en) Current measurement circuit for measuring current consumption of circuit system
KR100272951B1 (ko) 전압인가회로
US20070030013A1 (en) Noise measurement semiconductor apparatus
US11619961B1 (en) Bandgap reference compensation circuit
US20090140713A1 (en) Regulator circuit for testing inherent performance of an integrated circuit
JP2005116634A (ja) 複数の基準電圧発生回路を含む半導体装置及びその製造方法
US20230296451A1 (en) High Accuracy On-Chip Temperature Sensor System and Method Thereof
US11121675B2 (en) Remotely powered low power oscillator
KR102334597B1 (ko) 임피던스 모니터링 장치 및 이의 동작 방법
US7230497B1 (en) System for controlling frequency of oscillator
WO2008027711A2 (en) Systems and methods for filter center frequency location

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20061221

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20071030

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20080429

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20080528

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20080529

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20110429

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20120430

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20120430

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee