NO793374L - Fremgangsmaate og koplingsanordning til aa utvide en sentral enhets, saerlig mikroprosessors adresseringsvolum - Google Patents

Fremgangsmaate og koplingsanordning til aa utvide en sentral enhets, saerlig mikroprosessors adresseringsvolum

Info

Publication number
NO793374L
NO793374L NO793374A NO793374A NO793374L NO 793374 L NO793374 L NO 793374L NO 793374 A NO793374 A NO 793374A NO 793374 A NO793374 A NO 793374A NO 793374 L NO793374 L NO 793374L
Authority
NO
Norway
Prior art keywords
address
base
extension
addresses
bits
Prior art date
Application number
NO793374A
Other languages
English (en)
Inventor
Walter Sattler
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of NO793374L publication Critical patent/NO793374L/no

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/34Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
    • G06F9/342Extension of operand address space
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Separation By Low-Temperature Treatments (AREA)
  • Executing Machine-Instructions (AREA)
  • Bus Control (AREA)
  • Luminescent Compositions (AREA)
  • Microcomputers (AREA)
  • Control Of El Displays (AREA)
  • Memory System (AREA)
  • Solid-Sorbent Or Filter-Aiding Compositions (AREA)
  • Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)
  • Communication Control (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Sub-Exchange Stations And Push- Button Telephones (AREA)
  • Tents Or Canopies (AREA)
  • Advance Control (AREA)

Description

"Fremgangsmåte og koplingsanordning til å utvide en sentral enhets, særlig en mikroprosessors adresseringsvolum."
Oppfinnelsen går ut på en fremgangsmåte og en koplingsanordning til å utvide adresseringsvolumet av en sentralenhet, særlig en mikroprosessor, utover det omfang av grunnadresser som er gitt ved en kommandotellers adresseforråd.
Som bekjent har kommandotelleren hos en sentralenhet som for eksempel en mikroprosessor, bare et begrenset forråd av adresser. Med disse adresser tilhørende forrådet er det mulig å stille parat enkelte programskritt resp. kommandoer for utførelse av fastlagte operasjoner. Behøves adresser utover forrådets innhold, kan man tilføye flere sentralenheter resp. mikroprosessorer med tilsvarende kommandotellere og foreta en oppdeling av funksjonene som skal ut-føres, på de to sentralenheter. Dette krever en koplingsteknisk påkostning som under tiden ikke er ønskelig.
Til grunn for oppfinnelsen ligger derfor den oppgave å gi anvisning på en måte hvorpå det ved en fremgangsmåte og en koplingsanordning av den innledningsvis angitte art, relativt enkelt lar seg gjøre å utvide en sentralenhets, særlig en mikroprosessors adresseringsvolum utover det omfang av adresser som er gitt ved den benyttede kommandotellers adresseforråd, uten derfor å behøve to eller flere sentralenheter til formålet.
Den angitte oppgave blir ved en fremgangsmåte av den innledningsvis nevnte art ifølge oppfinnelsen løst ved at minst én grunnadresse hos sentralenheten tas til hjelp til å bevirke avgivelse av ekstra adressebits, og der.ut fra disse sammen med vedkommende grunnadresses adressebits dannes et utvidelsesadresse som avhenger av grunnadressens tilhørighet til et program som skal påkalles resp. avvikles, eller til data som skal overføres.
Oppfinnelsen medfører den fordel at adresseforrådet hos sen-tralenhetens resp. mikroprosessorens kommandoteller på relativt enkel måte kan behandles slik at det lar seg gjøre å utføre et vesentlig større antall programskritt resp. kommandoskritt enn alene ved hjelp av grunnadresser hos kommandotelleren tilhørende grunnadresseforrådet.
Hensiktsmessig blir tilhørigheten av den grunnadresse som
i de enkelte tilfeller skal sammenfattes med ekstra adressebits til et program konstatert ved hjelp av en sammenligner hvori den respektive grunnadresse blir sammenlignet med på forhånd fastlagte adresser, og som ved konstatert overensstemmelse mellom de inn-byrdes sammenlignede adresser bevirker effektiv avgivelse av de ekstra adressebits som kommer i betraktning.Herved blir det på særlig enkel måte gjort mulig å stille de ekstra adressebits parat.
For gjennomførelse av fremgangsmåten ifølge oppfinnelsen er
det hensiktsmessig å anvende en koplingsanordning hvor der til et adresseledningsknippe som fører grunnadressene, er koplet et antall registre med sine respektive inngangssider, samtidig som registrene med én og én ekstra styreinngang er koplet enten til en særskilt styreledning eller til utgangen fra en sammenligner som hver gang ved konstatert overensstemmelse mellom den grunnadresse som opptrer på adresseledningsknippet, med minst én, på forhånd fastlagt adresse avgir et styresignal, og at det tilhørende register, styrt ved hjelp av et styresignal, foruten adressebitene hos den grunnadresse som tilføres det på inngangssiden, avgir ekstra adressebits under dannelse av en utvidelsesadresse med denne grunnadresse. Ved manglende overensstemmelse mellom den respektive avgitte grunnadresse og den respektive, på forhånd fastlagte adresse gir vedkommende sammenligneranordning den respektive grunnadresse uforandret videre. Herved oppnås fordelen av en særlig liten koplingsteknisk påkostning for dannelse av utvidelsesadresser ut fra grunnadresser avgitt av kommandotelleren, samtidig som det ikke i hvert tilfelle er nødvendig å ta samtlige bits av de fra kommandotelleren avgitte grunnadresser til hjelp for dannelsen av utvidelsesadresser.
Grunnadressene blir hensiktsmessig utnyttet til adressering
av et første lager, og utvidelsesadressene utnyttet til adressering av ytterligere lagre. Dette gir på gunstig måte en særlig enkel og oversiktlig lagerstruktur. Samtidig blir det på enkel måte mulig i første lager å lagre visse grunnprogramdåta", og i ytterligere lagre de programdata som behøves for utførelse av spesielle operasjoner.
Hensiktsmessig skjer der etter utførelse av den prosess som
er forbundet med den respektive utvidelsesadresse, en adressert påstyring av det lager som utpekes av den respektive neste grunnadresse resp. utvidelsesadresse. Herved oppnår man fordelen av å kunne trekke de ytterligere lagre med inn i dannelsen av utvidelsesadresser.
Hensiktsmessig lar det seg i løpet av utlesningen av informasjoner som omfatter flere ord eller bytes, fra et adressert lager, under tidsintervaller mellom utlesningen av to slike ord resp. bytes gjøre ved avgivelse av en direkte-lager-aksess-kommando å utvide den respektive grunnadresse som nettopp står parat, sammen med ekstraadressebits som skal stilles parat særskilt, til en utvidelsesadresse for direkte lageraksess. Utlesningen av ytterligere ord resp. bytes fra det lager som ble påstyrt før vedkommende direkte-lager-aksess-kommandos opptreden, kan da fortsettes etter at den direkte lager-aksess er utført. Herved oppnås den fordel at også direkte lager-aksess er gjort mulig på særlig enkel måte uten at dette krever noen øket påkostning til styring i forbindelse med utlesningen av informasjoner fra lagrene.
Oppfinnelsen vil i det følgende bli belyst nærmere ved et utførelseseksempel under henvisning til tegningen.
På tegningen er der vist en koplingsanordning som i det ve-sentlige består av tre deler: den ene del er gitt ved en mikroprosessor MP som danner en sentralenhet, den annen del er gitt ved en adresserings-utvidelseskopling MC; og den tredje ved en rekke lagre RAMl, RAM2 .;. RAMn. Ved disse lagre kan det dreie seg om lese-skrive-lagre.
Mikroprosessoren MP er via et adresseledningsknippe BUS1 til-koplet inngangen til adresserings-utvidelseskoplingen MC. Innen denne adresserings-utvidelseskopling MC fører adresseledningsknippet BUS1 til inngangene til - i det foreliggende tilfelle - fire registre Regl, Reg2, Reg3, Reg4. Mens bare 13 adresseledninger (A$-A12) i adresseledningsknippet BUSl fører til registeret Regl, fører 16 adresseledninger (A$-A15) til inngangssidene til de øvrige registre Reg2, Reg3, Reg4. Dessuten fører 16 adresseledninger (A$-A15) i adresseledningsknippet BUSl til en inngangsside av en sammenligner Vgl og til inngangssiden av en bryter SW. •.Denne bryter SW kan være utført slik at den har et særskilt bryterelement for hver adresseledning.
Sammenligneren Vgl er med ytterligere innganger ved et tilsvarende antall ledninger tilsluttet to fastord-givereWl, W2.
Fra disse fastord-givere Wl, W2 blir der tilført sammenligneren Vgl på forhånd fastlagte ord som sammenligneren Vgl sammenligner med de adresser som tilføres via adresseledningsknippet BUSl. Ved disse adresser dreier det seg om de grunnadresser som avgis over adresseledningsknippet BUSl, og det spesielt fra mikroprosessorens kommandoteller PC, som blir å betrakte som programteller. Alt etter sammen-ligningens resultat avgir sammenligneren Vgl ved sine på tegningen antydete utganger et utgangssignal som for eksempel kan dannes av et binærsignal "H". Ved den utgang som er betegnet med ^, avgir sammenligneren Vgl et tilsvarende utgangssignal hvis den grunnadresse som tilføres den på inngangssiden, ikke stemmer overens med noen av de på forhånd fastlagte ord. I dette tilfelle er bryteren SW sluttet, så de nettopp tilførte adressebits A$-A15 blir gitt videre over den. Disse adressebits A$-A15 opptrer da på det utgangs-sidige adresseledningsknippe BUS2. De tjener da til adressering av et lager som antydet på tegningen, for eksempel lageret RAM1.
Via det ytterligere ledningsknippe BUS3 kan mikroprosessoren MP
så tre i forbindelse med det nettopp karakteriserte lager RAM1
for utførelse av lese- og/eller skriveoperasjoner. Dermed rep-resenterer ledningsknippet BUS3 et dataledningsknippe.
Fastslår derimot sammenligneren Vgl overensstemmelse mellom
en grunnadresse som nettopp avgis over adresseledningsknippet, og et av de faste ord, vil der ved en av de to utganger fra denne sammenligner Vgl som er betegnet med =, opptre et tilsvarende utgangssignal (binærsignal "H"). Bryteren SW er i dette tilfelle åpen. Det binærsignal "H" som da opptrer ved den tilsvarende utgang fra sammenligneren Vgl, bevirker påstyring av enten registeret Regl eller registeret Reg2. I tilfellet av register Regl blir det ved hjelp av vedkommende signal bevirket for det første at adressebitene A$-A12 hos den nettopp avgitte grunnadresse blir gitt uforandret videre, altså på en måte blir sluset gjennom registeret Regl, og for det annet at der i tillegg til disse bits A$-A12 også blir stilt parat fire adressebits A13-A17, som sammen med de tidligere nevnte adressebits hos grunnadressen danner en utvidelsesadresse. Denne utvidelsesadresse blir via det utgående adresseledningsknippe BUS2 avgitt til de lagre som er vist i nedre del av tegningen, og der tatt til hjelp til adressering, for eksempel av lageret RAM2..
I tilfellet av påstyring av registeret Reg2 fra en utgang
fra sammenligneren Vgl blir de på vedkommende tidspunkt forhånden-værende adressebits A*-A15 sluset uforandret videre gjennom dette register, og i tillegg avgir registeret:Reg2 også adressebits A16 og A17. Disse adressebits A16, A17 blir sammenfattet med de nettopp nevnte adressebits A$-A15 til en utvidelsesadresse, ved hvis hjelp der så kan påstyres ett eller annet av de forekommende lagre, for eksempel lageret RAMn.
Mens funksjonen av de to registre Regl, Reg2 er avhengig av avgivelsen av tilsvarende styresignaler fra sammenligneren Vgl,
og dennes funksjon er avhengig av en særskilt programkommando PRO som mikroprosessoren MP avgir over en tilsvarende betegnet ledning - idet programkommandoen angir vedkommende adresses tilhørighet til
et program - kan de to registere Reg3 og Reg4 påstyres ved hjelp
av en såkalt datakommando DAT resp. en direkte-lager-aksess-kommando DMA. Disse kommandoer opptrer på ledninger med tilsvarende beteg-nelser. De angir tilhørigheten av den respektive utvidelsesadresse som skal dannes. I tilfellet av register Reg3 bevirker opptreden av en slik datakommando DAT at adressebitene A$-A15 og den grunnadresse som nettopp er stilt parat, blir sluset igjennom registeret Reg3 og sammenfattet med to adressebits A16, A17 som skal avgis særskilt, til en utvidelsesadresse. Tilsvarende gjelder også for registeret Reg4 ved opptreden av direkte-lager-aksess-kommandoen
DMA.
Med hensyn til de registre Regl til Reg4 som er vist på tegningen, skal det videre nevnes at avgivelsen av de ekstra adressebits fra disse registre vil bii fastlagt i tilpassning til den eksisterende lagerstruktur. Det vil i den forbindelse forstås at der nettopp fordi de ekstra adressebits stilles parat, står parat et adresseringvolum for mikroprosessoren MP utover det som er gitt ved adresseforrådet hos kommando- resp. programtelleren PC; For å foreta en enda mer vidtgående utvidelse av adresseringsvolumet kunne ..man prinsipielt gå frem slik at der ved påstyring av bestemte lagerplasser i de enkelte lagre blir utløst ytterligere kriterier for også å stille ytterligere adressebits parat for på tilsvarende måte å danne enda større utvidelsesadresser, slik det ble forklart tidligere. I hvert fall vil man klare seg med bare én mikroprosessor resp. bare én sentralenhet.
I forbindelse med påstyringen av registeret Reg4 ved hjelp .
av en direkte-lager-aksess-kommando skal det dessuten påpekes at utførelsen av slike kommandoer vil bli koordinert slik med behand-lingen av kommandoer i mikroprosessoren MP at en slik kommando blir muliggjort mellom utlesningen av to ord eller bytes fra et i øyeblikket adressert lager. Forøvrig skal det sikres at der etter utførelsen av direkte-lager-aksessen skjer en videre avvikling av den prosess som begynte før en slik kommando opptrådte. Til dette formål blir en tilsvarende utløsningskommando å tilføre en inngang EDMA til mikroprosessoren MP.
Til avslutning skal det dessuten nevnes at den ovenfor belyste koplingsanordning kan anvendes i den sentrale styredel av et fjern-skriver-bistasjonsanlegg, som således byr en enkelt mulighet for å utvides med hensyn til antall tilsluttede fjernskriver-deltager-steder eller fjernskriverledninger eller dataledninger.
Sluttelig skal det også påpekes at den nevnte utvidelses-mulighet prinsipielt riktignok ville kunne oppnås ved anvendelse av en annen kommando- resp. programteller i sentralenheten, noe som riktignok forutsetter at man har aksess til en slik teller. Men nettopp en slik aksess er ikke alltid mulig, og iallfall ikke når sentralenheten utgjøres av en mikroprosessor.

Claims (6)

1. Fremgangsmåte til å utvide en sentralenhets, særlig en mikroprosessors ad resserin <g> s <v> pli im utover det omfang av grunnadresser som er gitt ved en forhånden-værende kommandotellers adresseforråd, karakterisert ved at minst en grunnadresse hos sentralenheten tas til hjelp til å bevirke avgivelse av ekstra adressebits, og at der ut fra disse sammen med vedkommende grunnadresses adressebits dannes en utvidelsesadresse som avhenger av denne grunnadresses tilhørighet til et program som skal påkalles resp. avvikles, eller til data som skal overføres.
2. Fremgangsmåte som angitt i krav 1, karakterisert ved at tilhørigheten av den grunnadresse som i de enkelte tilfeller skal sammenfattes med ekstra adressebits, til et program konstateres ved hjelp av en sammenligner (Vgl), hvori den respektive grunnadresse blir sammenlignet med på forhånd fastlagte adr-resser, og hvorfra der ved konstatert overensstemmelse mellom de adresser som skal sammenlignes med hverandre, bevirkes virksom avgivelse av vedkommende ekstra adressebits.
3. Koplingsanordning til gjennomførelse av en fremgangsmåte som angitt i krav 1 eller 2, karakterisert ved at der til et adresseledningsknippe (BUSl) som fører grunnadressene, er koplet et antall registre (Regl til Reg4) med sine respektive inngangsside, at registrene (Regl til Reg4), med én og én ekstra styreinngang er koplet enten til en.særskilt styreledning eller til utgangen fra en sammenligner (Vgl), som hver gang ved konstatert overensstemmelse mellom den på adresseledningsknippet (BUSl) opp-tredende grunnadresse med minst én på forhånd fastlagt adresse avgir et styresignal, at det tilhørende register (Regl, Reg2) under styring ved hjelp av et styresignal foruten adressebitene hos den grunnadresse som tilføres det på inngangssiden, avgir ekstra adressebits (for eksempel A16, A17) under dannelse av en utvidelsesadresse med denne grunnadresse, og at den respektive avgitte grunnadresse ved manglende overensstemmelse med den respektive på forhånd fastlagte adresse kan gis uforandret videre.
4. Koplingsanordning som angitt i krav 3, karakterisert ved at grunnadressene utnyttes til adressering av et første lager (RAM1), og utvidelsesadressene til adressering av ytterligere lagre (RAM2 til RAMn).
5. Koplingsanordning som angitt i krav 3 eller 4, karakterisert ved at der etter utførelse av den prosess som er forbundet med den respektive utvidelsesadresse, kan adres-seres det lager som betegnes av den respektive neste grunnadresse resp. utvidelsesadresse.
6. Koplingsanordning som angitt i krav 3, 4 eller 5, karakterisert ved at der i løpet av utlesningen av informasjoner som omfatter flere ord eller bytes, fra et adressert lager, under tidsrommet mellom utlesningen av to ord resp. bytes ved avgivelse av en direkte-lager-aksess-kommando (DMA) - er mulig å utvide den respektive grunnadresse som nettopp står parat, sammen med ekstra adressebits (A16, A17) som blir å stille parat særskilt, til en utvidelsesadresse for en direkte lager-aksess, og at utlesningen av ytterligere ord resp. bytes fra det lager som ble påstyrt før vedkommende direkte-lager-aksess-kommando opptrådte, kan fortsettes etter utførelsen av den direkte lager-aksess.
NO793374A 1978-10-23 1979-10-19 Fremgangsmaate og koplingsanordning til aa utvide en sentral enhets, saerlig mikroprosessors adresseringsvolum NO793374L (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2846054A DE2846054C2 (de) 1978-10-23 1978-10-23 Schaltungsanordnung zur Erweiterung des Adressierungsvolumens einer Zentraleinheit, insbesondere eines Mikroprozessors

Publications (1)

Publication Number Publication Date
NO793374L true NO793374L (no) 1980-04-24

Family

ID=6052871

Family Applications (1)

Application Number Title Priority Date Filing Date
NO793374A NO793374L (no) 1978-10-23 1979-10-19 Fremgangsmaate og koplingsanordning til aa utvide en sentral enhets, saerlig mikroprosessors adresseringsvolum

Country Status (13)

Country Link
US (1) US4307448A (no)
EP (1) EP0010263B1 (no)
JP (1) JPS5559570A (no)
AT (1) ATE2701T1 (no)
AU (1) AU528662B2 (no)
BR (1) BR7906784A (no)
CA (1) CA1140268A (no)
DE (1) DE2846054C2 (no)
DK (1) DK444679A (no)
FI (1) FI793277A (no)
NO (1) NO793374L (no)
YU (1) YU258279A (no)
ZA (1) ZA795636B (no)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0085048B1 (en) * 1981-08-12 1988-12-07 International Business Machines Corporation Extended addressing apparatus and method for direct storage access devices
US4519032A (en) * 1982-06-09 1985-05-21 At&T Bell Laboratories Memory management arrangement for microprocessor systems
US4591982A (en) * 1983-08-29 1986-05-27 International Business Machines Corporation Storage selection override apparatus for a multimicroprocessor implemented data processing system
IT1183808B (it) * 1985-04-30 1987-10-22 Olivetti & Co Spa Circuito elettronico per collegare un microprocessore ad una memoria ad elevata capacita
DE3527665A1 (de) * 1985-08-01 1987-02-12 Siemens Ag Datenverarbeitungsanlage
EP0232518A3 (de) * 1986-01-13 1989-12-13 Siemens Aktiengesellschaft Verfahren und Anordnung zum Bilden von Adressen zum Ansteuern eines Arbeitsspeichers
JP2507756B2 (ja) * 1987-10-05 1996-06-19 株式会社日立製作所 情報処理装置
GB8803926D0 (en) * 1988-02-19 1988-03-23 Gen Electric Co Plc Memory addressing system
US5280599A (en) * 1989-01-09 1994-01-18 Kabushiki Kaisha Toshiba Computer system with memory expansion function and expansion memory setting method
US5255382A (en) * 1990-09-24 1993-10-19 Pawloski Martin B Program memory expander for 8051-based microcontrolled system
ES2132073T3 (es) * 1991-01-10 1999-08-16 Siemens Ag Disposicion de circuito para la reproduccion del espacio de direccionamiento logico de una unidad de procesador sobre el espacio de direccionamiento fisico de una memoria.
KR100272622B1 (ko) * 1991-05-08 2000-11-15 가나이 쓰도무 데이타 처리장치
US5649125A (en) * 1995-10-30 1997-07-15 Motorola, Inc. Method and apparatus for address extension across a multiplexed communication bus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3425036A (en) * 1966-03-25 1969-01-28 Burroughs Corp Digital computer having a generalized literal operation
FR1567705A (no) * 1967-06-09 1969-04-08
JPS5171648A (no) * 1974-12-18 1976-06-21 Panafacom Ltd
DE2656004A1 (de) * 1976-12-10 1978-06-15 Standard Elektrik Lorenz Ag Adressbereichserweiterung fuer einen mikroprozessor

Also Published As

Publication number Publication date
AU528662B2 (en) 1983-05-05
CA1140268A (en) 1983-01-25
EP0010263B1 (de) 1983-03-02
AU5198079A (en) 1980-05-01
ATE2701T1 (de) 1983-03-15
YU258279A (en) 1982-08-31
DE2846054A1 (de) 1980-05-22
EP0010263A1 (de) 1980-04-30
FI793277A (fi) 1980-04-24
DK444679A (da) 1980-04-24
US4307448A (en) 1981-12-22
ZA795636B (en) 1980-10-29
JPS5559570A (en) 1980-05-06
BR7906784A (pt) 1980-06-17
DE2846054C2 (de) 1985-08-14

Similar Documents

Publication Publication Date Title
NO793374L (no) Fremgangsmaate og koplingsanordning til aa utvide en sentral enhets, saerlig mikroprosessors adresseringsvolum
US3693165A (en) Parallel addressing of a storage hierarchy in a data processing system using virtual addressing
US4527238A (en) Cache with independent addressable data and directory arrays
US4707784A (en) Prioritized secondary use of a cache with simultaneous access
EP0021144B1 (en) Data processing apparatus with a reconfigurable key based main storage protect mechanism
CA1257707A (en) Terminal system configuration tracing method and apparatus
JPS559260A (en) Information processing system
GB1511553A (en) Data processing systems
CA1052472A (en) Data processing circuit operating on byte-by-byte basis
NO802759L (no) Multiprogrammert databehandlingssystem.
US5218687A (en) Method and apparatus for fast memory access in a computer system
EP0080901B1 (en) Data processing apparatus
US3651473A (en) Expandable interlock exchange for multiprocessing systems
KR0141489B1 (ko) 병렬처리장치
EP0550286A2 (en) 2-Level multi-processor synchronization protocol
NO167831B (no) Hierarkistyring for databehandlingssystem.
NO176294B (no) Apparat med mikroprosessor assistert lager-til-lager bevegelse
CN107085394B (zh) 控制装置及控制方法
JPS60124754A (ja) バッファ記憶制御装置
CN112860595A (zh) Pci设备或pcie设备、数据存取方法及相关组件
NO173718B (no) Fremgangsmaate og innretning for utfoerelse av to instruksjonssekvenser i en orden som er bestemt paa forhaand
US4531215A (en) Validity checking arrangement for extended memory mapping of external devices
JPS5892006A (ja) プログラマブルコントロ−ル装置
JPS6259825B2 (no)
JPS6115245A (ja) 記憶装置