KR950012256A - 벡터 데이타 처리용 컴퓨터 시스템 및 그 방법 - Google Patents
벡터 데이타 처리용 컴퓨터 시스템 및 그 방법 Download PDFInfo
- Publication number
- KR950012256A KR950012256A KR1019940025652A KR19940025652A KR950012256A KR 950012256 A KR950012256 A KR 950012256A KR 1019940025652 A KR1019940025652 A KR 1019940025652A KR 19940025652 A KR19940025652 A KR 19940025652A KR 950012256 A KR950012256 A KR 950012256A
- Authority
- KR
- South Korea
- Prior art keywords
- vector
- register
- data
- processing unit
- transfer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims 6
- 238000012544 monitoring process Methods 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 3
- 238000013507 mapping Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/3013—Organisation of register space, e.g. banked or distributed register file according to data content, e.g. floating-point registers, address registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
- G06F15/8076—Details on data register access
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30109—Register structure having multiple operands in a single register
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30105—Register structure
- G06F9/30112—Register structure comprising data of variable length
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Complex Calculations (AREA)
Abstract
다수의 특정 다중 엘레멘트 레지스터, 여기서는 벡터 레지스터라 한다, 는 스칼라 컴퓨터에 삽입된다. 이벡터 레지스터는 전체 벡터 데이타 어레이가 처리 완료될 때까지 한번에 하나의 엘레맨트를 발생시키도록 메인 메모리와 처리 유니트간의 벡터 데이타의 순차 전송을 위해 제어된다. 이 벡터 레지스터는 처리 유니트 및 메인 메모리와 함께 동작한다. 벡터 레지스터와 스칼라 레지스터 사이에 공통의 어드레스 구조가 이용됨으로서 벡터 레지스터가 스칼라 레지스터 어드레스 공간에서 가시 가능해진다. 포인터는 벡터 레지스터에서 처리동안 어레이 엘레멘트의 오더 트랙(order track)을 유지하는데 이용된다. 벡터 레지스터는 벡터 처리 동작의 중간 결과를 저장하는데 이용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 컴퓨터 시스템 블럭도.
제2도는 제1도의 컴퓨터 시스템의 어드레스 공간에 벡터 및 스칼라 레지스터 어드레스를 맵핑한 것을 나타내는 개략도.
제3도는 벡터 및 스칼라 레지스터와 제1도의 컴퓨터 시스템의 나머지 구성요소와의 접속관계를 나타내는 블럭도.
Claims (12)
- 스칼라 타입 데이타 처리용의 제1 세트의 명령, 벡터 타입 데이타 처리용의 제2 세트의 명령, 제1 세트의 명령으로 동작하는 개개의 스칼라 데이타 엘레멘트 및 제2 세트의 명령으로 동작하는 벡터 데이타 엘레맨트 어레이를 저장하며, 상기 제1 및 제2 세트의 명령이 각각 타입 지정필드와 레지스터 지정필드를 갖는 메모리 수단과, 메모리 수단에 저장된 명령에 응답하는 개개의 데이타 엘레멘트에 대해 동작하는 처리 유니트와, 각 명령의 타입 지정 필드와 레지스터 지정 필드를 교대로 감시하기 위한 수단과, 명령의 레지스터 지정 필드에 저장된 어드레스가 할당되어 있으며, 각각 하나의 엘레멘트의 값이 또는 그보다 작은 깊이를 갖는 다수의 스칼라 레지스터와, 메모리 수단과 처리수단 사이에 스칼라 레지스터를 연결하여 데이타를 전송하기 위한 수단과, 스칼라 레지스터의 일부와 동일하며 벡터 레지스터가 스칼라 레지스터 어드레스 공간에서 가시화 될 수 있도록 명령의 레지스터 지정필드에 저장되어 있는 어드레스가 할당되어 있으며, 각각 다수의 엘레멘트의 깊이를 갖는 다수의 벡터 레지스터와, 메모리 수단과 처리수단 사이에 벡터 레지스터를 연결하여 데아타를 전송하기 위한 수단과, 처리 유니트의 스칼라 데이타에 대해 동작하도록 명령에 의해 지정된 하나 이상의 레지스터를 통해 메모리 수단과 처리 유니트 사이에 개개의 스칼라 데이타 엘레멘트를 전송하기 위한 스칼라 타입 명령의 존재시 상기 감시 수단에 응답하는 수단과, 처리 유니트의 벡터 데이타에 대해 동작하도록 명령에 의해 지정된 하나 이상의 벡터 레지스터를 통해 메모리 수단과 처리 유니트 사이에 전체 벡터 데이타 어레이를 전송하기 위한 벡터 타입 명령의 존재시 상기 감시수단에 응답하기 위한 수단과, 전체 어레이가 처리 완료될 때가지 한번에 하나의 엘레멘트를 발생시키도록 메모리와 처리 유니트 사이에서 벡터 데이타를 순차 전송하기 위해 벡터 데이타를 제어하기 위한 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 지정된 벡터 레지스터의 깊이는 m 엘레멘트이고, 어레이는 X* m + n 엘레멘트이고, m은 n보다 크고, 전체 어레이를 전달하기 위한 수단은 m 엘레멘트를 x회 전달하기 위한 수단 n 엘레멘트를 1회 전달하기 위한 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제1항에 있어서, 제어 수단은 처리될 벡터 레지스터의 엘레멘트를 지정하는 포인터를 발생시키기 위한 각각의 지정된 벡터 레지스터 수단을 위해 깊이 레지스터와, 벡터 데이타 어레이를 벡터 레지스터로 또는 그로부터 전송하여 어레이의 크기를 깊이 레지스터에 로딩하고 개시 엘레멘트에서 벡터 레지스터에 포인터를 세팅하기 위한 수단과, 포인터에 의해 지정된 벡터 레지스터의 엘레멘트를 엑세스하여 데이타를 벡터 레지스터로 또는 그로부터 전달하기 위한 수단과, 엘레멘트가 벡터 데이타로 또는 그로부터 전달될 때마다 포인터를 전진시키기 위한 수단과, 포인터 위치를 깊이 레지스터의 크기와 비교하여 데이타의 모든 엘레멘트가 전송 완료된 시기를 결정하기 위한 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 데이타 엘레멘트 어레이를 포함하는 벡터 데이타를 저장하는 메모리 수단과, 한번에 한 엘레멘트씩 메모리 수단에 저장된 벡터 데이타에 대해 동작하는 처리 유니트와, 메모리 수단과 처리유니트 사이에 접속되어 벡터 데이타 어레이를 전송하고, 각각 다수 엘레멘트의 깊이를 가지는 다수의 벡터 레지스터와, 하나 이상의 벡터 레지스터와 처리 유니트 사이에 벡터 데이타를 전송하여 처리 유니트의 벡터 데이타에 대해 포어 그라운드로 동작하는 제1의 수단과, 하나 이상의 벡터 레지스터와 메모리 수단 사이에 제1의 수단과 동시에 벡터 데이타를 전송하여 백그라운드의 유효한 벡터 데이타를 형성하는 제2의 수단과, 메모리 수단과 처리 유니트 사이에 벡터 데이타를 순차 전송하여 전체 어레이가 처리 완료될 때까지 한번에 하나의 엘레멘트를 발생시키도록 벡터 레지스터를 제어하는 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제4항에 있어서, 다수의 벡터 레지스터는 제1, 제2 및 제3의 레지스터를 구비하고, 제1의 전송 수단은 다음에 열거한 순서에 따라 제1의 레지스터로부터 처리 유니트로 처리되지 않은 벡터 데이타를 전송하고 처리 유니트부터 제2의 레지스터로 처리된 데이타를 전송하고, 제2의 레지스터로부터 처리 유니트로 중간 처리된 벡터 데이타를 그리고 제3의 레지스터로부터 처리 유니트로 처리되지 않은 벡터 데이타를 전송하고, 그리고 처리 유니트로부터 제2 및 제3의 레지스터와 다른 레지스터중 하나로 처리된 벡터 데이타를 전송하는 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제5항에 있어서, 제1의 전송수단은 제1의 레지스터로 부터의 처리되지 않은 벡터 데이타를 갖는 처리 유니트에 스칼라 데이타 엘레멘트를 전송하여 처리 유니트에서 스칼라 데이타 엘레멘트와 처리되지 않은 벡터 데이타의 곱셈에 의해 중간 처리 데이타를 형성하는 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제5항에 있어서, 다수의 벡터 레지스터는 제4, 제5 및 제6의 레지스터를 구비하고, 제2의 전송 수단은 다음에 열거한 순서에 따라 제4의 레지스터로부터 메모리수단으로 처리된 벡터 데이타를 전송하고, 메모리 수단으로부터 제4, 제5 또는 제6의 레지스터중 하나로 처리되지 않은 벡터 데이타를 전송하고, 그리고 메모리 수단으로부터 제4, 제5 또는 제6의 레지스터중 다른 하나로 처리되지 않은 벡터 데이타를 전송하는 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 제4항에 있어서, 다수의 벡터 레지스터는 제1, 제2, 제3 및 제4의 레지스터를 구비하고 ,어레이는 벡터 레지스터의 깊이보다 더 크므로 벡터 레지스터는 완전히 채워지도록 포어 그라운드와 백그라운드 사이에서 순환하고, 제1의 전송수단은 홀수 싸이클동안 제1의 레지스터로부터 처리 유니트로 처리되지 않은 벡터 데이타를 전송하고 처리 유니트로부터 제2의 레지스터로 처리된 데이타를 전송하는 수단을 구비하고, 짝수 싸이클동안 제3의 레지스터로부터 처리 유니트로 처리되지 않는 벡터 데이타를 전송하고 처리 유니트로부터 제4의 레지스터로 처리된 벡터 데이타를 전송하는 수단을 구비하고, 그리고 제2의 전송 수단은 홀수 싸이클동안 제4의 레지스터로부터 메모리 수단으로 처리된 데이타를 전송하고 메모리 수단으로 부터 제3의 레지스터로 처리되지 않은 데이타를 전송하는 수단을 구비하고, 짝수 싸이클동안 제2의 레지스트로부터 메모리 수단으로 처리된 데이타를 전송하고 메모리 수단으로부터 제1의 레지스터로 처리된 데이타를 전송하는 수단을 구비하는 것을 특징으로 하는 텀퓨터 시스템.
- 제8항에 있어서, 벡터 레지스터의 깊이는 m 엘레멘트이고, 어레이는 X* m + n 엘레멘트이고, 여기서 m은 n보다 길고, 그리고 제1 및 제2의 전송수단은 X + 1회 순환하여 어레이의 모든 엘레멘트를 처리하는 것을 특징으로 하는 컴퓨터 시스템.
- 제4항에 있어서, 벡터 레지스터는 어드레스 가능하고, 컴퓨터 시스템은 처리 유니트의 동작동안 데이타를 저장하기 위한 다수의 어드레스 가능 스칼라 레지스터와 스칼라 및 벡터 명령에 접합한 어드레스를 각각의 벡터 및 스칼라 레지스터에 멥핑하기 위한 수단과, 스칼라 및 벡터 명령의 실행동안 레지스터를 액세스하기 위한 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 데이타 엘레멘트 어레이를 포함하는 벡터 데이타를 저장하는 메모리 수단과, 한번에 한 엘레멘트씩 메모리 수단에 저장된 벡터 데이타에 대해 동작하는 처리 유니트와, 메모리 수단과 처리 유니트 사이에 접속되어 벡터 데이타 어레이를 전송하고, 각각 다수 엘레멘트의 깊이를 가지는 제1, 제2 및 제3의 벡터 레지스터와, 제1의 레지스터로부터 처리 유니트로 처리되지 않는 벡터 데이타를 전송하기 위한 제1의 전송용 수단과, 제1의 전송후 처리 유니트로부터 제2의 레지스터로 처리된 벡터 데이타를 전송하기 위한 제2의 전송용 수단과, 제2의 전송후 제2의 레지스터로부터 처리 유니트로 처리된 벡터 데이타를 전송하고 제3의 레지스터로부터 처리 유니트로 처리도지 않은 벡터 데이타를 전송하기 위한 제3의 전송용 수단과, 제3의 전송후 처리 유니트로부터 제3의 레지스터와 다른 레지스터중 하나로 처리된 벡터 데이타를 처리된 벡터 데이타를 전송하기 위한 제4의 전송용 수단과, 메모리 수단과 처리 유니트 사이에 벡터 데이타를 순차 전송하여 전체 어레이가 처리 완료될 때까지 한번한 하나의 엘레멘트를 발생시키도록 벡터 레지스터를 제어하는 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.
- 데이타 엘레멘트를 포함하는 벡터 데이타를 저장하는 메모리 수단과, 한번에 한 엘레멘트식 메모리 수단에 저장된 벡터 데이타에 대해 동작하는 처리 유니트와, 메모리 수단과 처리 유니트 사이에 접속되어 벡터 데이타 어레이를 전송하고 각각 다수 엘레멘트의 깊이를 가지는 제1 및 제2의 벡터 레지스터와, 제1의 레지스터로부터 처리 유니트로 처리되지 않은 벡터 데이타를 전송하기 위한 제1의 전송용 수단과, 제1의 전송후 처리 유니트로부터 제2의 레지스터로 처리된 벡터 데이타를 전송하기 위한 제2의 전송용 수단과, 제2의 전송후 제2의 레지스터로부터 처리 유니트 로 처리된 벡터 데이타를 전송하기 위한 제3의 전송용 수단과, 제3의 전송후 처리 유니트로부터 제2의 레지스터와는 다른 레지스터중 하나로 처리된 벡터 데이타를 전송하기 위한 제4의 전송용 수단과, 메모리 수단과 처리 유니트 사이에 벡터 데이타를 순차 전송하여 전체 어레이가 처리 완료될 때까지 한번에 하나의 엘레멘트를 발생시키도록 벡터 레지스터를 제어하는 수단을 구비하는 것을 특징으로 하는 컴퓨터 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13175893A | 1993-10-05 | 1993-10-05 | |
US8/131758 | 1993-10-05 | ||
US08/131.758 | 1993-10-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950012256A true KR950012256A (ko) | 1995-05-16 |
KR100289746B1 KR100289746B1 (ko) | 2001-05-15 |
Family
ID=22450894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940025652A KR100289746B1 (ko) | 1993-10-05 | 1994-10-05 | 벡터 데이타 처리용 컴퓨터 시스템 및 그 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5669013A (ko) |
EP (1) | EP0646877B1 (ko) |
JP (1) | JPH07152733A (ko) |
KR (1) | KR100289746B1 (ko) |
DE (1) | DE69424115T2 (ko) |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6792523B1 (en) * | 1995-12-19 | 2004-09-14 | Intel Corporation | Processor with instructions that operate on different data types stored in the same single logical register file |
US5852726A (en) * | 1995-12-19 | 1998-12-22 | Intel Corporation | Method and apparatus for executing two types of instructions that specify registers of a shared logical register file in a stack and a non-stack referenced manner |
US5940859A (en) * | 1995-12-19 | 1999-08-17 | Intel Corporation | Emptying packed data state during execution of packed data instructions |
US5729724A (en) * | 1995-12-20 | 1998-03-17 | Intel Corporation | Adaptive 128-bit floating point load and store operations for quadruple precision compatibility |
JP2874710B2 (ja) * | 1996-02-26 | 1999-03-24 | 日本電気株式会社 | 三次元位置計測装置 |
US5838984A (en) * | 1996-08-19 | 1998-11-17 | Samsung Electronics Co., Ltd. | Single-instruction-multiple-data processing using multiple banks of vector registers |
KR100267089B1 (ko) * | 1996-08-19 | 2000-11-01 | 윤종용 | 스칼라/벡터연산이조합된단일명령복수데이터처리 |
US6061521A (en) * | 1996-12-02 | 2000-05-09 | Compaq Computer Corp. | Computer having multimedia operations executable as two distinct sets of operations within a single instruction cycle |
US6009505A (en) * | 1996-12-02 | 1999-12-28 | Compaq Computer Corp. | System and method for routing one operand to arithmetic logic units from fixed register slots and another operand from any register slot |
US5909572A (en) * | 1996-12-02 | 1999-06-01 | Compaq Computer Corp. | System and method for conditionally moving an operand from a source register to a destination register |
US6173366B1 (en) | 1996-12-02 | 2001-01-09 | Compaq Computer Corp. | Load and store instructions which perform unpacking and packing of data bits in separate vector and integer cache storage |
US5941938A (en) * | 1996-12-02 | 1999-08-24 | Compaq Computer Corp. | System and method for performing an accumulate operation on one or more operands within a partitioned register |
EP0918290A1 (en) * | 1997-11-19 | 1999-05-26 | Interuniversitair Micro-Elektronica Centrum Vzw | Method for transferring data structures from and to vector registers of a processor |
US5946496A (en) * | 1997-12-10 | 1999-08-31 | Cray Research, Inc. | Distributed vector architecture |
US5913069A (en) * | 1997-12-10 | 1999-06-15 | Cray Research, Inc. | Interleaving memory in distributed vector architecture multiprocessor system |
US6023738A (en) * | 1998-03-30 | 2000-02-08 | Nvidia Corporation | Method and apparatus for accelerating the transfer of graphical images |
US6189094B1 (en) | 1998-05-27 | 2001-02-13 | Arm Limited | Recirculating register file |
US6304963B1 (en) * | 1998-05-14 | 2001-10-16 | Arm Limited | Handling exceptions occuring during processing of vector instructions |
WO1999061997A1 (en) * | 1998-05-27 | 1999-12-02 | Arm Limited | Recirculating register file |
US6282634B1 (en) * | 1998-05-27 | 2001-08-28 | Arm Limited | Apparatus and method for processing data having a mixed vector/scalar register file |
US6738072B1 (en) | 1998-11-09 | 2004-05-18 | Broadcom Corporation | Graphics display system with anti-flutter filtering and vertical scaling feature |
US6044030A (en) * | 1998-12-21 | 2000-03-28 | Philips Electronics North America Corporation | FIFO unit with single pointer |
US6300935B1 (en) * | 1999-04-20 | 2001-10-09 | Agilent Technologies, Inc. | Image interpolation circuit architecture and method for fast bi-cubic interpolation of image information |
US6654819B1 (en) * | 1999-07-15 | 2003-11-25 | Texas Instruments Incorporated | External direct memory access processor interface to centralized transaction processor |
US6574683B1 (en) * | 1999-07-15 | 2003-06-03 | Texas Instruments Incorporated | External direct memory access processor implementation that includes a plurality of priority levels stored in request queue |
US6591361B1 (en) | 1999-12-28 | 2003-07-08 | International Business Machines Corporation | Method and apparatus for converting data into different ordinal types |
US7308559B2 (en) * | 2000-02-29 | 2007-12-11 | International Business Machines Corporation | Digital signal processor with cascaded SIMD organization |
US6665790B1 (en) * | 2000-02-29 | 2003-12-16 | International Business Machines Corporation | Vector register file with arbitrary vector addressing |
US6857061B1 (en) | 2000-04-07 | 2005-02-15 | Nintendo Co., Ltd. | Method and apparatus for obtaining a scalar value directly from a vector register |
US6701424B1 (en) * | 2000-04-07 | 2004-03-02 | Nintendo Co., Ltd. | Method and apparatus for efficient loading and storing of vectors |
GB2382673B (en) * | 2001-10-31 | 2005-10-26 | Alphamosaic Ltd | A vector processing system |
JP3855270B2 (ja) * | 2003-05-29 | 2006-12-06 | ソニー株式会社 | アンテナ実装方法 |
US7610466B2 (en) * | 2003-09-05 | 2009-10-27 | Freescale Semiconductor, Inc. | Data processing system using independent memory and register operand size specifiers and method thereof |
US7315932B2 (en) | 2003-09-08 | 2008-01-01 | Moyer William C | Data processing system having instruction specifiers for SIMD register operands and method thereof |
US7275148B2 (en) * | 2003-09-08 | 2007-09-25 | Freescale Semiconductor, Inc. | Data processing system using multiple addressing modes for SIMD operations and method thereof |
US7107436B2 (en) * | 2003-09-08 | 2006-09-12 | Freescale Semiconductor, Inc. | Conditional next portion transferring of data stream to or from register based on subsequent instruction aspect |
US8253750B1 (en) * | 2004-02-14 | 2012-08-28 | Nvidia Corporation | Digital media processor |
US20060101210A1 (en) * | 2004-10-15 | 2006-05-11 | Lance Dover | Register-based memory command architecture |
US7617338B2 (en) * | 2005-02-03 | 2009-11-10 | International Business Machines Corporation | Memory with combined line and word access |
US20090119460A1 (en) * | 2007-11-07 | 2009-05-07 | Infineon Technologies Ag | Storing Portions of a Data Transfer Descriptor in Cached and Uncached Address Space |
US7849294B2 (en) * | 2008-01-31 | 2010-12-07 | International Business Machines Corporation | Sharing data in internal and memory representations with dynamic data-driven conversion |
US7877582B2 (en) * | 2008-01-31 | 2011-01-25 | International Business Machines Corporation | Multi-addressable register file |
CN101763244B (zh) * | 2010-01-21 | 2013-09-18 | 龙芯中科技术有限公司 | 存储器与寄存器之间的数据传输装置和方法 |
US9411585B2 (en) | 2011-09-16 | 2016-08-09 | International Business Machines Corporation | Multi-addressable register files and format conversions associated therewith |
US9727336B2 (en) | 2011-09-16 | 2017-08-08 | International Business Machines Corporation | Fine-grained instruction enablement at sub-function granularity based on an indicated subrange of registers |
US9342479B2 (en) | 2012-08-23 | 2016-05-17 | Qualcomm Incorporated | Systems and methods of data extraction in a vector processor |
US9965512B2 (en) | 2013-06-25 | 2018-05-08 | Sap Se | Operators for constants in aggregated formulas |
CN106990940B (zh) * | 2016-01-20 | 2020-05-22 | 中科寒武纪科技股份有限公司 | 一种向量计算装置及运算方法 |
US10762164B2 (en) | 2016-01-20 | 2020-09-01 | Cambricon Technologies Corporation Limited | Vector and matrix computing device |
CN106991077A (zh) * | 2016-01-20 | 2017-07-28 | 南京艾溪信息科技有限公司 | 一种矩阵计算装置 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4901230A (en) * | 1983-04-25 | 1990-02-13 | Cray Research, Inc. | Computer vector multiprocessing control with multiple access memory and priority conflict resolution method |
US4661900A (en) * | 1983-04-25 | 1987-04-28 | Cray Research, Inc. | Flexible chaining in vector processor with selective use of vector registers as operand and result registers |
JPS60134974A (ja) * | 1983-12-23 | 1985-07-18 | Hitachi Ltd | ベクトル処理装置 |
EP0167959B1 (en) * | 1984-07-02 | 1992-05-06 | Nec Corporation | Computer vector register processing |
US5226171A (en) * | 1984-12-03 | 1993-07-06 | Cray Research, Inc. | Parallel vector processing system for individual and broadcast distribution of operands and control information |
US4745547A (en) * | 1985-06-17 | 1988-05-17 | International Business Machines Corp. | Vector processing |
US4760518A (en) * | 1986-02-28 | 1988-07-26 | Scientific Computer Systems Corporation | Bi-directional databus system for supporting superposition of vector and scalar operations in a computer |
JPS63253468A (ja) * | 1987-04-10 | 1988-10-20 | Hitachi Ltd | ベクトル処理装置 |
US5261113A (en) * | 1988-01-25 | 1993-11-09 | Digital Equipment Corporation | Apparatus and method for single operand register array for vector and scalar data processing operations |
WO1989011129A1 (en) * | 1988-05-10 | 1989-11-16 | Cray Research, Inc. | Vector tailgating in computers with vector registers |
JPH0792779B2 (ja) * | 1988-10-08 | 1995-10-09 | 日本電気株式会社 | データ転送制御装置 |
US5123095A (en) * | 1989-01-17 | 1992-06-16 | Ergo Computing, Inc. | Integrated scalar and vector processors with vector addressing by the scalar processor |
US5197130A (en) * | 1989-12-29 | 1993-03-23 | Supercomputer Systems Limited Partnership | Cluster architecture for a highly parallel scalar/vector multiprocessor system |
US5530881A (en) * | 1991-06-06 | 1996-06-25 | Hitachi, Ltd. | Vector processing apparatus for processing different instruction set architectures corresponding to mingled-type programs and separate-type programs |
US5437043A (en) * | 1991-11-20 | 1995-07-25 | Hitachi, Ltd. | Information processing apparatus having a register file used interchangeably both as scalar registers of register windows and as vector registers |
US5418973A (en) * | 1992-06-22 | 1995-05-23 | Digital Equipment Corporation | Digital computer system with cache controller coordinating both vector and scalar operations |
-
1994
- 1994-09-22 US US08/310,683 patent/US5669013A/en not_active Expired - Lifetime
- 1994-10-04 DE DE69424115T patent/DE69424115T2/de not_active Expired - Lifetime
- 1994-10-04 EP EP94115596A patent/EP0646877B1/en not_active Expired - Lifetime
- 1994-10-05 JP JP6241396A patent/JPH07152733A/ja not_active Withdrawn
- 1994-10-05 KR KR1019940025652A patent/KR100289746B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5669013A (en) | 1997-09-16 |
EP0646877A3 (en) | 1995-11-02 |
EP0646877A2 (en) | 1995-04-05 |
EP0646877B1 (en) | 2000-04-26 |
KR100289746B1 (ko) | 2001-05-15 |
DE69424115D1 (de) | 2000-05-31 |
DE69424115T2 (de) | 2001-02-01 |
JPH07152733A (ja) | 1995-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950012256A (ko) | 벡터 데이타 처리용 컴퓨터 시스템 및 그 방법 | |
US3815095A (en) | General-purpose array processor | |
US5386523A (en) | Addressing scheme for accessing a portion of a large memory space | |
EP0208870A1 (en) | Vector data processor | |
JPH09106342A (ja) | 並べ換え装置 | |
US3560933A (en) | Microprogram control apparatus | |
JPS62264357A (ja) | 並列プロセツサ・アレイにおけるプロセツサ付加のシミユレ−シヨン方法 | |
KR830009518A (ko) | 병렬처리용(竝列處理用)데이터 처리 시스템 | |
US4204252A (en) | Writeable control store for use in a data processing system | |
JPS60167034A (ja) | Cpuパイプラインの性能向上用補助的制御記憶装置 | |
US4491908A (en) | Microprogrammed control of extended integer and commercial instruction processor instructions through use of a data type field in a central processor unit | |
GB1302513A (ko) | ||
US6665768B1 (en) | Table look-up operation for SIMD processors with interleaved memory systems | |
US4360869A (en) | Control store organization for a data processing system | |
US5644749A (en) | Parallel computer and processor element utilizing less memory | |
DK143669B (da) | Apparat til dobbeltindskrivning i en datahukommelse under omflytning af et datafelt | |
US4101967A (en) | Single bit logic microprocessor | |
US3911405A (en) | General purpose edit unit | |
US4811213A (en) | Vector processor with vector registers | |
US3513446A (en) | Data processing system wherein the instruction word contains plural data word addresses | |
US5893928A (en) | Data movement apparatus and method | |
JPS6048785B2 (ja) | 主記憶制御方式 | |
JPS6285343A (ja) | メモリ読み出し回路 | |
US4348723A (en) | Control store test selection logic for a data processing system | |
EP0373714A1 (en) | Coupling network for a data processor, comprising a series connection of at least one crossbar switch and at least one array of silos, and data processor comprising such a coupling network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090209 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |