DE3527665A1 - Datenverarbeitungsanlage - Google Patents

Description

Die Erfindung betrifft eine Datenverarbeitungsanlage gemäß dem Oberbegriff des Anspruchs 1.

Eine solche Datenverarbeitungsanlage, bei der mit denselben Adressen mehrere Speicher angesprochen werden, entsteht z. B. beim Prüfen von Mikroprozessorsystemen, wenn der Prüfling mit dem zu prüfenden Rechner derart verbunden wird, daß dieser mit denselben Adressen sowohl auf den eignen Adreßraum als auch auf den des Prüflings zugreift, wobei die beiden Adreßräume sich zumindest teilweise überschneiden. Das Problem des Überschneidens könnte man zwar dadurch vermeiden, daß man den Adreßraum des prüfenden Rechners so groß macht, daß darin sowohl der eigene Speicher als auch der des Prüflings untergebracht werden kann. Handelt es sich jedoch bei den Rechnern um Mikroprozessorsysteme, deren Adreßräume durch ihren Aufbau begrenzt sind, so ist dies nur mit besonderen Hilfsmaßnahmen möglich. Eine solche Maßnahme wäre z. B. das Speicherseitenverfahren (Paging) oder die virtuelle Adressierung. Dies hätte aber den Nachteil, daß im physikalischen Adreßraum ein Programmteil, mit dem das Umschalten gesteuert wird, verbleiben muß. Der gesamte Adreßraum des Prüflings könnte auch über Ein-/Ausgaberegister erreicht werden. Da aber dann pro Zugriff mehrere Befehle bearbeitet werden müßten, würde die Arbeitsgeschwindigkeit herabgesetzt werden und die Prüfung könnte nicht in Echtzeit erfolgen. Entsprechende Probleme treten auch dann auf, wenn anstelle eines prüfenden Rechners oder eines Prüflings zwei Rechner zusammengeschaltet werden, die beide mit hoher Geschwindigkeit arbeiten und auf gleiche Speicher zugreifen sollen, aber auch schon dann, wenn zusätzlich zu dem Speicher eines Rechners, in dem das Laufprogramm enthalten ist, ein weiterer Speicher zugeschaltet wird und die Zugriffe zu den beiden Speichern rasch erfolgen sollen.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Datenverarbeitungsanlage zu schaffen, deren Prozessor mit hoher Geschwindigkeit auf seinen sein Laufprogramm enthaltenden Arbeitsspeicher und einen weiteren Speicher oder ein anderes Prozessorsystem zugreifen kann.

Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Maßnahmen gelöst.

In der neuen Datenverarbeitungsanlage haben die beiden Speicher bzw. Prozessorsysteme denselben Adreßraum, der gleich dem physikalischen Adreßraum der Prozessoren ist. Die Zugriffe erfolgen daher mit der höchstmöglichen Geschwindigkeit. Um sicherzustellen, daß der Prozessor stets Zugriff zu seinem Laufprogramm hat, hat der Zugriff auf den Speicherbereich (Laufbereich), in dem das Laufprogramm enthalten ist, Vorrang. In allen anderen Fällen wird zum zweiten Speicher bzw. Prozessorsystem zugegriffen. Hierzu ist von der Erkenntnis ausgegangen, daß das Verschieben des Laufbereichs nur in größeren zeitlichen Abständen erforderlich ist, da im allgemeinen aufeinanderfolgende Befehle in zusammenhängenden Speicherbereichen enthalten sind.

Vorteilhaft ist der Laufbereich in zwei Lauf-Teilbereiche unterteilt, in denen jeweils ein Programm zum Verschieben des Inhalts eines Speicherbereichs in einen anderen Speicherbereich enthalten ist. Vor Zugriff des Prozessors auf einen Adreßbereich des zweiten Speichers, der im Laufbereich des ersten Speichers liegt, wird der eine Lauf-Teilbereich mit Hilfe des im zweiten Lauf-Teilbereich enthaltenen Verschiebeprogramms innerhalb des ersten Speichers verschoben. Anschließend wird der andere Lauf-Teilbereich mit Hilfe des im ersten Lauf-Teilbereich enthaltenen Programms verschoben. Danach kann der Zugriff zum zweiten Speicher erfolgen. Damit ist sichergestellt, daß auch während des Verschiebens des Laufbereichs das Verschiebeprogramm stets zur Verfügung steht. Selbstverständlich muß der Prozessor bei Zugriff zum Laufbereich die Adressen der Laufbereichsverschiebung anpassen.

Anhand der Zeichnung ist im folgenden ein Ausführungsbeispiel der Erfindung näher beschrieben.

In Fig. 1 ist das Prinzipschaltbild des Ausführungsbeispiels dargestellt.

In Fig. 2 ist die Funktion des Ausführungsbeispiels nach Fig. 1 veranschaulicht.

In Fig. 1 ist mit MP ein Mikroprozessor bezeichnet, der über einen Adreßbus AB und einen Datenbus DB unter anderem auf zwei Speicher SP 11, SP 12 zugreifen kann. In diesen Speichern ist das Laufprogramm des Prozessors MP enthalten, wobei in jedem Speicher ein Programm zum Verschieben des Laufprogramms innerhalb des Adreßraums des Prozessors MP enthalten ist. Die beiden Speicher SP 11, SP 12 brauchen nicht physikalisch getrennte Bauelemente sein, sie können auch Speicherbereiche eines einzigen Speichers sein, wenn die Freigabesignale für SP 11 und SP 12 ODER-verknüpft sind. Sie werden von je einer Speichersteuerung CS 1 bzw. CS 2 gesteuert. Jedem von ihnen ist ein Adressenregister ADR 1, ADR 2 und ein Vergleicher VGL 1, VGL 2 zugeordnet. Die beiden Vergleicher geben bei Gleichheit der in das zugehörige Adressenregister eingetragenen Adresse und der auf dem Adreßbus AB liegenden Adresse ein Freigabesignal an die zugeordnete Speichersteuerung CS 1 bzw. CS 2. Die von den Speichersteuerungen CS 1, CS 2 an die Speicher weitergegebenen Freigabesignale sind einem NAND-Glied N zugeführt, an dessen Ausgang die Speichersteuerung CS 3 eines Speichers SP 2 angeschlossen ist. Dessen Adreßeingang liegt an einem Adressenpuffer ADL, der mit dem Adreßbus AB verbunden ist. Die Dateneingänge des Speichers SP 2 sind über ein Daten-/Pufferregister DTL mit dem Datenbus DB verbunden. Freigabeeingänge F der Pufferregister ADL, DTL werden vom NAND-Glied N gesteuert.

Die Funktion der Anordnung nach Fig. 1 wird im folgenden anhand der Fig. 2 erläutert. Der Adreßraum des Prozessors MP reiche von 000000 bis 111111. In der Grundeinstellung liegt der Adressenbereich des Speichers SP 11 zwischen den Adressen 111000 und 111111 und der des Speichers SP 12 zwischen den Adressen 110000 und 110111. Der Speicher SP 2 weist den vollen Adreßraum 000000 bis 111111 des Prozessors MP auf. Die Adressenräume der Speicher SP 11, SP 12, SP 2 überdecken sich somit, so daß z. B. mit der Adresse 111011 eine Zelle des Speichers SP 11 und eine des Speichers SP 2 aufgerufen werden kann. In dem gewählten Beispiel sind zur Festlegung des Adreßraumes der Speicher SP 11, SP 12 in die Adressenregister ADR 1, ADR 2 Grundadressen eingetragen. Im gewählten Beispiel sind dies die drei höchstwertigen Adressenbit. Beispielsweise ist die im Register ADR 1 die Grundadresse 111 und im Register ADR 2 110. Wird über den Adressenbus vom Prozessor MP eine Adresse ausgegeben, deren drei höchstwertige Bit 111 sind, stellt dies der Vergleicher VGL 1 fest und teilt dies der Speichersteuerung CS 1 mit, die daraufhin den Zugriff mit den drei niderwertigeren Bit zum Speicher SP 11 freigibt. Entsprechend erfolgt ein Zugriff zum Speicher SP 12, wenn eine Adresse ausgegeben wird, deren drei höchstwertigen Bit 110 sind. Gleichzeitig mit der Freigabe eines der Speicher SP 11, SP 12 wird vom NAND-Glied N der Speichersteuerung CS 3 ein Sperrsignal zugeführt.

In dem beschriebenen Betriebszustand ist ein Zugriff auf den Speicher SP 2 mit einer Adresse, deren drei höchstwertige Bit 110 oder 111 sind, nicht möglich. Wird ein solcher Zugriff erwünscht, wird zuvor der Adreßraum des in den Speichern SP 11, SP 12 enthaltenen Laufprogramms verschoben, z. B., wie in Fig. 2 veranschaulicht, in den Bereich 010000 bis 011111. Hierzu wird zunächst in das Adreßregister ADR 2 die Grundadresse 010 eingetragen, wobei das hierzu erforderliche Verschiebungsprogramm dem Speicher SP 11 entnommen wird. Danach wird mit einem im Speicher SP 12 enthaltenen Verschiebeprogramm die Grundadresse 011 in das Adreßregister ADR 1 eingetragen, wobei jeweils im Prozessor MP Maßnahmen getroffen werden, die bewirken, daß er zur Abwicklung des Laufprogramms nicht mehr auf den Bereich 110000 bis 111111, sondern auf den Bereich 010000 bis 011111 zugreift. In dem letztgenannten Bereich ist nunmehr der Zugriff auf den Speicher SP 2 gesperrt, während er im erstgenannten Bereich freigegeben ist.

Ist der Speicher SP 2 ein zu prüfender Speicher oder der Speicher eines zu prüfenden Prozessorsystems, so kann auf diese Weise nacheinander auf alle Zellen des Speichers SP 2 zugegriffen werden und eine vollständige Prüfung mit hoher Geschwindigkeit durchgeführt werden.

In dem einfachen Ausführungsbeispiel ist in die Adressenregister ADR 1, ADR 2 jeweils nur eine Grundadresse eingetragen, und die Vergleicher VGL 1, VGL 2 vergleichen diese Grundadresse mit einer Teiladresse. Bein einer solchen Anordnung ist man hinsichtlich der Wahl der Größe des Speicherbereichs der Speicher SP 11, SP 12 auf ganzzahlige Potenzen von 2 beschränkt. Ein beliebiger Speicherbereich kann gewählt werden, wenn im Adreßregister Anfang und Ende des jeweiligen Speicherbereichs eingetragen werden und der Vergleicher prüft, ob die zugeführte Adresse innerhalb dieses Bereiches liegt.

Claims (3)

1. Datenverarbeitungsanlage mit einem Prozessor (MP), mit einem ersten Speicher (SP 11, SP 12), in dem das Laufprogramm des Prozessors enthalten ist (Laufbereich), und mit einem zweiten Speicher (SP 2), dadurch gekennzeichnet, daß der Adreßraum des zweiten Speichers (SP 2) den des ersten Speichers (SP 11, SP 12) überdeckt, daß der Zugriff zu dem im ersten Speicher (SP 11, SP 12) enthaltenen Laufbereich eine höhere Priorität als der Zugriff zu dem dem Laufbereich entsprechenden Bereich des zweiten Speichers (SP 2) hat und daß vor Zugriff zu dem dem Laufbereich entsprechenden Bereich des zweiten Speichers (SP 2) der Laufbereich verschoben wird.

2. Datenverarbeitungsanlage nach Anspruch 1, dadurch gekennzeichnet, daß der Laufbereich in zwei Lauf-Teilbereiche unterteilt ist, in denen jeweils ein Programm zum Verschieben des Inhalts eines Speicherbereichs in einen anderen Bereich enthalten ist, daß vor Zugriff des Prozessors auf einen Adreßbereich des zweiten Speichers (SP 2), der im Laufbereich liegt, der eine Lauf-Teilbereich mit Hilfe des im zweiten Lauf-Teilbereich enthaltenen Verschiebeprogramms verschoben wird und anschließend der andere Lauf-Teilbereich mit Hilfe des im ersten Lauf-Teilbereich enthaltenen Programms verschoben wird und daß dann der Zugriff zum zweiten Speicher (SP 2) erfolgt.

3. Datenverarbeitungsanlage nach Anspruch 2, gekennzeichnet durch:
- die Lauf-Teilbereiche sind in je einem Speicher (SP 11, SP 12) enthalten, dem ein Adressenregister (ADR 1 bzw. ADR 2) und ein Vergleicher (VGL 1, VGL 2) zugeordnet ist;
- der jeweilige Lauf-Teilbereich ist durch eine in das Adressenregister (ADR 1, ADR 2) eingetragene Grundadresse bestimmt;
- der Vergleicher (VGL 1, VGL 2) vergleicht die jeweilige vom Prozessor (MP) ausgegebene Adresse mit der im Adressenregister (ADR 1, ADR 2) enthaltenen Adresse und gibt ein Freigabesignal an den zugehörigen Speicher (SP 11, SP 12), wenn die vom Prozessor ausgegebene Adresse innerhalb eines vorgegebenen Bereiches (Laufbereich) liegt;
- die Freigabesignale für den Speicher (SP 11 und SP 12) werden als Sperrsignal dem Speicher (SP 2) zugeführt.