JPS5892006A - プログラマブルコントロ−ル装置 - Google Patents
プログラマブルコントロ−ル装置Info
- Publication number
- JPS5892006A JPS5892006A JP18997581A JP18997581A JPS5892006A JP S5892006 A JPS5892006 A JP S5892006A JP 18997581 A JP18997581 A JP 18997581A JP 18997581 A JP18997581 A JP 18997581A JP S5892006 A JPS5892006 A JP S5892006A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data link
- controller
- controllers
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/052—Linking several PLC's
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/12—Plc mp multi processor system
- G05B2219/1209—Exchange control, I-O data to other plc, individually, without host
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15052—Communication processor, link interface
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はプログラマブルコントローラ（以下、ＰＣと称
する）装置に関し、ｑＱＫ大規模の処理な複数台のＰＣ
で効率的に実行するに好適なＰＣ装置に関する。
する）装置に関し、ｑＱＫ大規模の処理な複数台のＰＣ
で効率的に実行するに好適なＰＣ装置に関する。
発明の技術的背景とその問題点
現在、ＰＣとしては種々の容量を待った製品が開発され
ているが、いずれもその記憶容量、入出力点数に於いて
最大容量が規定されており、制御対象が１台のｐｃの容
量を超える場合は、複数台のＰＣを連結して使用する方
法が採られている。
ているが、いずれもその記憶容量、入出力点数に於いて
最大容量が規定されており、制御対象が１台のｐｃの容
量を超える場合は、複数台のＰＣを連結して使用する方
法が採られている。
ところが、制御対象が一連のプロセスである場合、複数
台のＰＣＫ対してその制御分担を割当てることは顛しく
、必ずしも明確に％ＰＣの分ｍｔ−決めることは出来な
い、しかも、互いの２０間の入出力情報の交換を必要と
する場合、その手段として各々の入出力装置を用いて行
うしかなく、限られた入出力点数の何点かをこの目的の
為に＠当てる必要がある。このため、何点かの入出力点
数は直接プロセスとは関係のない目的のために便用され
ることとなり、効率の低下は避は得す、外部配線を増加
させてしまうという問題がある。
台のＰＣＫ対してその制御分担を割当てることは顛しく
、必ずしも明確に％ＰＣの分ｍｔ−決めることは出来な
い、しかも、互いの２０間の入出力情報の交換を必要と
する場合、その手段として各々の入出力装置を用いて行
うしかなく、限られた入出力点数の何点かをこの目的の
為に＠当てる必要がある。このため、何点かの入出力点
数は直接プロセスとは関係のない目的のために便用され
ることとなり、効率の低下は避は得す、外部配線を増加
させてしまうという問題がある。
発明の目的
従って、本発明の目的は上記従来技術を考慮して複数台
のＰＣをその入出力情報を交換させることＫより有効に
結び付けてトータル制御システムとしての高効率化と高
度化を可能ならしめ、更ＫＰＣ間のデータ伝送機能な有
効に作用させることにより、制御の分散化を可能とし、
制御の１点集中に伴う危険の分散化Ｋｌｌ効な手段を与
えることＫより、制−システムの信頼性を向上させるこ
とが出来４ＰＣ装置を得ることが出来るものである。
のＰＣをその入出力情報を交換させることＫより有効に
結び付けてトータル制御システムとしての高効率化と高
度化を可能ならしめ、更ＫＰＣ間のデータ伝送機能な有
効に作用させることにより、制御の分散化を可能とし、
制御の１点集中に伴う危険の分散化Ｋｌｌ効な手段を与
えることＫより、制−システムの信頼性を向上させるこ
とが出来４ＰＣ装置を得ることが出来るものである。
発明の！ｉＩ施例
九個、図面に従って本発明の実施例Ｖａ明する。
１１１１１１は本゛発明の一実總例に係るＰＣｆｉ置の
ブーツク図で、同図中１０１はｌＩＯ番目のｐｃ％１０
２はＰＣ１０１の主演算制御部（以下、ＣＰＵと称する
）、１０３はＰＣ１０１の記憶部（以下、ＭＫＭと称す
る）、 □１０４はＰＣ１０１の入出力部（以下、■沙
と称する）、１１１は第０番目のＰＣ１０１Ｋ所属する
データリンク装置（以下、ＤＬＣと称する）、１１２は
データリンクケーブル１２２と接続されるＤＬＣＩＩＩ
のインターフェース部（以下、ＤＬＩＦと称する）、１
１Ｂは第０番目のＰＣ１０１と接続されるＤＬＣＩＩＩ
のインターフェース部（以下、ＰＣＩＦと称す６）、１
１４ｔＸＤＬｃ１１１ｆ）ＭＥＭ、 １２１はＤＬＣＩ
ＩＩとＰＣ１０１間を接続する信号線、１３１は纂ＩＩ
目のＰＣ。
ブーツク図で、同図中１０１はｌＩＯ番目のｐｃ％１０
２はＰＣ１０１の主演算制御部（以下、ＣＰＵと称する
）、１０３はＰＣ１０１の記憶部（以下、ＭＫＭと称す
る）、 □１０４はＰＣ１０１の入出力部（以下、■沙
と称する）、１１１は第０番目のＰＣ１０１Ｋ所属する
データリンク装置（以下、ＤＬＣと称する）、１１２は
データリンクケーブル１２２と接続されるＤＬＣＩＩＩ
のインターフェース部（以下、ＤＬＩＦと称する）、１
１Ｂは第０番目のＰＣ１０１と接続されるＤＬＣＩＩＩ
のインターフェース部（以下、ＰＣＩＦと称す６）、１
１４ｔＸＤＬｃ１１１ｆ）ＭＥＭ、 １２１はＤＬＣＩ
ＩＩとＰＣ１０１間を接続する信号線、１３１は纂ＩＩ
目のＰＣ。
１３２はＰＣｌ３１に所属するＤＬＣ％１４１は第Ｎ番
目ノＰＣ％１４２ｋＸ ＰＣ１４１Ｋ所属す、！！＋
ＤＬＣである。
目ノＰＣ％１４２ｋＸ ＰＣ１４１Ｋ所属す、！！＋
ＤＬＣである。
ちなみに、第０番目のＰＣＩＯ１〜第Ｎ番目のＰＣｌ４
１はそれぞれ同様な構成ｖａし、第０番目のＤＬ０１１
１〜第Ｎ番目のＤＬ０１４２％それぞれ同一様な構成Ｖ
有するものである。
１はそれぞれ同様な構成ｖａし、第０番目のＤＬ０１１
１〜第Ｎ番目のＤＬ０１４２％それぞれ同一様な構成Ｖ
有するものである。
また、第２図は各ＰＣと各ＤＬＣ間のデータの受渡しを
説明するべく各８Ｍの領域を示した説明図で、同図中２
０１は第Ｏ誉目のＰＣＩＯＩＦ）Ｍ鳶Ｍ１０３の内容、
２０２４入出力情報記憶領域（以下、Ｉ１０データエリ
アと称する）、２０３はＰＣＩＯＩのプロダラム記憶領
域（以下、！ログラムエリアと称する）、２１１）Ｘ第
０１１１Ｆ）ＤＬＣ１１１ノＭＩＭ１１４Ｆ）内容、２
１ｍ１ｌｉＯ＊ｍｅＱＰＣ１０１に対応す６ Ｉｌｏ
データエリア、２１３は第１１１ｇのＰＣｌ３１に対応
ｊる■像データエリア、２１４は第Ｎ番目のＰＣｌ４１
に対応するしりデータエリアである。ちなみＫ。
説明するべく各８Ｍの領域を示した説明図で、同図中２
０１は第Ｏ誉目のＰＣＩＯＩＦ）Ｍ鳶Ｍ１０３の内容、
２０２４入出力情報記憶領域（以下、Ｉ１０データエリ
アと称する）、２０３はＰＣＩＯＩのプロダラム記憶領
域（以下、！ログラムエリアと称する）、２１１）Ｘ第
０１１１Ｆ）ＤＬＣ１１１ノＭＩＭ１１４Ｆ）内容、２
１ｍ１ｌｉＯ＊ｍｅＱＰＣ１０１に対応す６ Ｉｌｏ
データエリア、２１３は第１１１ｇのＰＣｌ３１に対応
ｊる■像データエリア、２１４は第Ｎ番目のＰＣｌ４１
に対応するしりデータエリアである。ちなみＫ。
他のＰＣ及び他のＤＬＣの各８Ｍも同様に分割して用い
られるものである。
られるものである。
さて、かかる構成に於いて、ＰＣＩＯＩは外部よりｌ１
０１０４ｖ経由して信号を取り込み、これを一度■１０
３のＩ１０データエリア２０２に格納し、これを用いて
ＭＩＩＭ１０４のプログラムエリア２０３ Ｋ格納され
たゾログラムを実行し、その結果を再び１８Ｍ１０３ノ
Ｉ１０データエリア２０２に格納する。
０１０４ｖ経由して信号を取り込み、これを一度■１０
３のＩ１０データエリア２０２に格納し、これを用いて
ＭＩＩＭ１０４のプログラムエリア２０３ Ｋ格納され
たゾログラムを実行し、その結果を再び１８Ｍ１０３ノ
Ｉ１０データエリア２０２に格納する。
ｆｆ１１０３のデータラムエリア２０３のプロダラムの
実行が全て終了すればＭＩＭ１０３のＩ１０データエリ
ア２０２の内容に従ってｌ１０１０４ｔ−経由して必要
なデータを外ＩＩＫ出方すると同時に次の処−ｍｖ夷実
行るために新しいデータを外部よりｌ１０１０４を経由
して織り込み、以下同様にして必要なプログラムの実行
に入る。
実行が全て終了すればＭＩＭ１０３のＩ１０データエリ
ア２０２の内容に従ってｌ１０１０４ｔ−経由して必要
なデータを外ＩＩＫ出方すると同時に次の処−ｍｖ夷実
行るために新しいデータを外部よりｌ１０１０４を経由
して織り込み、以下同様にして必要なプログラムの実行
に入る。
この様な一連の処理の中で必要な久方情報がＰＣ１０１
自Ｊｌｆ） Ｉｌｏ １０４より堆り込まれるものに限
定されている場合は問題はないが、複数のＰＣで制御を
分担する場合、必要な久方情報が例えば第１番目のＰＣ
ｌ３１の１７向を経由して得られるものであったり、Ｐ
Ｃｌ３１のプログラムの実行結果であったりした場合、
自身の！浄以外から情報の入力を行う必要が生ずる。ま
た、逆に％票ｏＩＩ目のＰＣＩＯＩの！像データまたは
プログラムの実行結果を他のＰＣＫ対する久方情報とし
て用いる必要が生ずる場合もある・ かかる要求に対して本実織例では、各ＰＣＫ対してそれ
ぞれＰＣＩＦｔ’介して接続されるＤＬＣを所属させ、
各ＤＬＣｆ）ＤＩ、ＩＦとデータリンクケーブル１２２
を介して全ての２０間のデータ交換を可能としている。
自Ｊｌｆ） Ｉｌｏ １０４より堆り込まれるものに限
定されている場合は問題はないが、複数のＰＣで制御を
分担する場合、必要な久方情報が例えば第１番目のＰＣ
ｌ３１の１７向を経由して得られるものであったり、Ｐ
Ｃｌ３１のプログラムの実行結果であったりした場合、
自身の！浄以外から情報の入力を行う必要が生ずる。ま
た、逆に％票ｏＩＩ目のＰＣＩＯＩの！像データまたは
プログラムの実行結果を他のＰＣＫ対する久方情報とし
て用いる必要が生ずる場合もある・ かかる要求に対して本実織例では、各ＰＣＫ対してそれ
ぞれＰＣＩＦｔ’介して接続されるＤＬＣを所属させ、
各ＤＬＣｆ）ＤＩ、ＩＦとデータリンクケーブル１２２
を介して全ての２０間のデータ交換を可能としている。
例えば、第０番目のＰＣＩＯＩは一連の処理の中で他の
ｐｃが必要とする！浄データｔ’ＰｃＩＦ１１Ｂを経由
１．、テＤＬＣＩＩＩＫ与え４． コツトｔｉＤＬＣ１
１１はこれを自身のＭＵＭ １１４に記憶し、自身の伝
送すイタ＃ｊｌＣＤＬＩＦ１１！を８由してデータリン
クケーブル１１２ＫＩ１０データな送出する。これに対
して、他のＤＬＣ、例えば第１１１＠のＤＬＣ１３２や
第Ｎ番目のＤＬＣ１４２は必要に応じてＤＩ、ＩＦを介
してこれな１１ｊ’）込み自身のＭｘＭＫ格納した後で
自身の属するＰＣ１３１、１４１からの要求に応じてこ
れなＰＣＩＦｔ−介して出力する。
ｐｃが必要とする！浄データｔ’ＰｃＩＦ１１Ｂを経由
１．、テＤＬＣＩＩＩＫ与え４． コツトｔｉＤＬＣ１
１１はこれを自身のＭＵＭ １１４に記憶し、自身の伝
送すイタ＃ｊｌＣＤＬＩＦ１１！を８由してデータリン
クケーブル１１２ＫＩ１０データな送出する。これに対
して、他のＤＬＣ、例えば第１１１＠のＤＬＣ１３２や
第Ｎ番目のＤＬＣ１４２は必要に応じてＤＩ、ＩＦを介
してこれな１１ｊ’）込み自身のＭｘＭＫ格納した後で
自身の属するＰＣ１３１、１４１からの要求に応じてこ
れなＰＣＩＦｔ−介して出力する。
ここで各ＤＩ、Ｃは通常はＰＣとは独立に第０香目に始
まり第ＮＩＩ目までで終了する一連のデータ伝送驚サイ
クリックに行っており、第０番目のＤＬＣｌｌｌがデー
タリンクケーブル１２２に対するデータ伝送権を持って
第１ＩＩ目以下のＤＬＣ［対して必要なデータの伝送を
行なってこれｔ終了すると、伝送権を第１番目のＤＬＣ
１３２に移し、同様動作を行なわせる。以下％ＩＩｖ＜
データリンクケーブル１２２に対する伝送権は移されて
ゆき、第Ｎ書目のＤＬ０１４２によるデータ伝送が終了
すると、再び第０番目のｐＬｏｌｌｌにデータリンクケ
ーブル１２２に対する伝送権が戻って来る。かかる動作
はサイクリックＫ１１ｊ次繰り返して行なわれる。
まり第ＮＩＩ目までで終了する一連のデータ伝送驚サイ
クリックに行っており、第０番目のＤＬＣｌｌｌがデー
タリンクケーブル１２２に対するデータ伝送権を持って
第１ＩＩ目以下のＤＬＣ［対して必要なデータの伝送を
行なってこれｔ終了すると、伝送権を第１番目のＤＬＣ
１３２に移し、同様動作を行なわせる。以下％ＩＩｖ＜
データリンクケーブル１２２に対する伝送権は移されて
ゆき、第Ｎ書目のＤＬ０１４２によるデータ伝送が終了
すると、再び第０番目のｐＬｏｌｌｌにデータリンクケ
ーブル１２２に対する伝送権が戻って来る。かかる動作
はサイクリックＫ１１ｊ次繰り返して行なわれる。
各々のＤＬＣは内容２１１で示されるｍｔ’独立（持っ
ており、自身の所属するＰＣのしｔデータエリア２１２
を０番として、伝送権が与えられた時はこの内容なりＬ
ＩＦｖ経由してデータリンクケーブル１２２に伝送し、
他に伝送権が移っている間は、データリンクケーブル１
２２に伝送されるデータな所定めし勺データエリア２１
３ 、２１４等に格納する。
ており、自身の所属するＰＣのしｔデータエリア２１２
を０番として、伝送権が与えられた時はこの内容なりＬ
ＩＦｖ経由してデータリンクケーブル１２２に伝送し、
他に伝送権が移っている間は、データリンクケーブル１
２２に伝送されるデータな所定めし勺データエリア２１
３ 、２１４等に格納する。
一方、自身の属するＰＣよりデータ入出力の要求があっ
た場合、伝送の空き時間を利用してｍの内容２１１の中
から所定のエリアよりデータを取出し、ＰＣＩＦｖ経由
してＰＣＫ必要なデータを与える・ またＤＬＣと２０間のデータ受渡しの手段としてはｐｃ
ｇＢ主導権を与え、あくまでＰＣからの入出力要求があ
った時のみこれに応答して行う方法とＤＬＣが主導権を
もってダイレクトメモリアクセス等の手ＲＫよりＰＣＦ
）ＭＩＭ中Ｉ１０デーｆｉ ！ ＩＪ ７２０２を直接
アクセスしたりＰＣの内部ノスに現われて来るデータを
キャッチしてＰＣには全く影響を与えることな（ＤＩ、
Ｃの内部のデータ更新記憶する方法とがあり−、これら
は必要に応じて便い分けることが出来るものである。
た場合、伝送の空き時間を利用してｍの内容２１１の中
から所定のエリアよりデータを取出し、ＰＣＩＦｖ経由
してＰＣＫ必要なデータを与える・ またＤＬＣと２０間のデータ受渡しの手段としてはｐｃ
ｇＢ主導権を与え、あくまでＰＣからの入出力要求があ
った時のみこれに応答して行う方法とＤＬＣが主導権を
もってダイレクトメモリアクセス等の手ＲＫよりＰＣＦ
）ＭＩＭ中Ｉ１０デーｆｉ ！ ＩＪ ７２０２を直接
アクセスしたりＰＣの内部ノスに現われて来るデータを
キャッチしてＰＣには全く影響を与えることな（ＤＩ、
Ｃの内部のデータ更新記憶する方法とがあり−、これら
は必要に応じて便い分けることが出来るものである。
ところで、ＰＣ側から見た場合、そのゾログラム炸成上
自身のＩ１０データ、他のＰＣより得られたＩ１０デー
タのアクセスは同様の手段で行なえることが望ましい、
そのため通常の入出力番号または番地に補助番号（サフ
ィックス、インデックス等）Ｖ付加して使用するよう和
する。かくして例えば、補助番号がない場合、各々のｐ
ｃは自身の■關のＩ１０データエリア２０２ ｅｃ格納
されている！浄データとして敗り扱い％補助番号が＠１
″の場合は各々のＰＣから見て１番目のＰＣのＩ１０デ
ータなりＬ（Ｆ）ＭＩＭの！２４データエリア２１３よ
り取り込んで使用する。
自身のＩ１０データ、他のＰＣより得られたＩ１０デー
タのアクセスは同様の手段で行なえることが望ましい、
そのため通常の入出力番号または番地に補助番号（サフ
ィックス、インデックス等）Ｖ付加して使用するよう和
する。かくして例えば、補助番号がない場合、各々のｐ
ｃは自身の■關のＩ１０データエリア２０２ ｅｃ格納
されている！浄データとして敗り扱い％補助番号が＠１
″の場合は各々のＰＣから見て１番目のＰＣのＩ１０デ
ータなりＬ（Ｆ）ＭＩＭの！２４データエリア２１３よ
り取り込んで使用する。
なお、ここで用いるＩ１０データとしてはオン、オフを
示すｌピッドデータにとどまらず、８ピツト、１２ビツ
ト、１６ビツト単位のデータを取り扱う如くしてもよい
、また、ＤＬＣ間のデータ伝送に要する時間を節約する
ためＫ Ｉ１０データとしては２０間で共有する必要最
少限にとどめることも可能であり、場合によってはＤＬ
Ｃのメモ１７ ｋ全てＰＣ内のメモリに置き換えてもよ
い。
示すｌピッドデータにとどまらず、８ピツト、１２ビツ
ト、１６ビツト単位のデータを取り扱う如くしてもよい
、また、ＤＬＣ間のデータ伝送に要する時間を節約する
ためＫ Ｉ１０データとしては２０間で共有する必要最
少限にとどめることも可能であり、場合によってはＤＬ
Ｃのメモ１７ ｋ全てＰＣ内のメモリに置き換えてもよ
い。
発明の効果
以上述べたように本発明によればｐｃ ｔｅａ台便用す
る制御システムを構成するに当って、個々のＰＣの持つ
性能を損ねることな（ＰＣ相互間のデータ交換を可能な
らしめ、これに伴ない１個のＰＣによる小規模システム
から多数のＰＣから成る大規模システムまでを広範囲に
わたってカバーすることが出来ると共和制御を積極的に
分散させることにより危険分散が可能となり、制御シス
テムの標準化、信頼性向上の上で効果的なｐｃ＊置を得
ることが出来るものである。
る制御システムを構成するに当って、個々のＰＣの持つ
性能を損ねることな（ＰＣ相互間のデータ交換を可能な
らしめ、これに伴ない１個のＰＣによる小規模システム
から多数のＰＣから成る大規模システムまでを広範囲に
わたってカバーすることが出来ると共和制御を積極的に
分散させることにより危険分散が可能となり、制御シス
テムの標準化、信頼性向上の上で効果的なｐｃ＊置を得
ることが出来るものである。
第１図は本発明の一実施例に係る！ログラマゾルコント
胃−ラ装置のブロック図、 第２図は第１図の構成で用いられる記憶部の領域を示す
説明図である。 １０１ 、１３１ 、１４１・・・プルグラマゾルコン
トローラ、１０２・・・主演算制御部、１０３ 、２０
１・・・記憶部、１０４・・・入出力部、ｌｉｔ 、
１３２ 、１４２・・・データリンク装置、！２２・・
・データリンクケーブル。 出願人代理人 猪 股 清鱈２ 口
胃−ラ装置のブロック図、 第２図は第１図の構成で用いられる記憶部の領域を示す
説明図である。 １０１ 、１３１ 、１４１・・・プルグラマゾルコン
トローラ、１０２・・・主演算制御部、１０３ 、２０
１・・・記憶部、１０４・・・入出力部、ｌｉｔ 、
１３２ 、１４２・・・データリンク装置、！２２・・
・データリンクケーブル。 出願人代理人 猪 股 清鱈２ 口
Claims (1)
- 【特許請求の範囲】 １、主演算制御部、記憶部及び入出力部を具え、上記主
演算制御部の制御の下に上記記憶部を用いてデータの演
算記憶をする複数のゾ胃ダッマブルコ／ト田−ラと、こ
の複数のプレグツマゾルコント一−ラにそれぞれ対応し
て設けられかつデータリンタケ−プルによって互いに結
合されたデータリンク装置とを有し、上記各ゾロダラ！
ゾル；ントローラは、それぞれ対応するデータリンク装
置に対して自己の記憶データのうち他のプＷＳ／ラマブ
ルコントローラにおいて便用するデータを与えると共和
、当腋対応するデータリンク装置を介して上記他のプ■
ダラーＶ！ルコンドローラに対応して設けられた上記デ
ータリンク装置から必要なデータな取り込むよ５になさ
れ、上記各データリンク装置は対応するゾｍ／ツｉゾル
コントローツとは独立（動作して当峡対応するプ四ダツ
マプルプントローラで使用されるデータを他のデータリ
／り装置から受けＩｌｌることを特徴とするプログラマ
ゾルコント四−ル装置。 ２、主演算制御部、記憶部及び入出力部を具え、上記主
演算制御部の制御の下に上記記憶１ｉｌｉｌを用いてデ
ータの演算記憶をする複数のプーダツマゾルコントロー
ラと、この複数のプログラマブルコントローラにそれぞ
れ対応して設けられかつデータリンククーラ々によって
互いに結合されたデータリンク装置とを有し、上記各デ
ータリンク装置は対応するプログラマゾルコントローラ
において処瑞ないし記憶されているデータを内部に更新
記憶すると共に、当該記憶データに関して他のデータリ
ンク装置との間でデータを授受することにより＠該軸の
！ログツマゾルコントローラのデータを更新記憶し、上
記各プ四ダラマ！ルコントローラは対応するデータリン
ク装置とは独立に動作して当骸対応するデータリンク装
置の記憶データから上記他のゾ四ダラマゾルコントロー
ラのデータを受けることを特徴とするゾ胃グツ！プルコ
ントロール装置。 ３、主演算制御部、記憶部及び人出カｓｖ具え、上記主
演算制御部の制御の下に上記記憶部を用いてデータの演
算記憶をする複数のプ四グラマプルコント關−ラと、こ
の複数のゾロダラ！ブルーント四−ラにそれぞれ対応し
て設けられかつデータリンクケーブルによって互いに結
合すれたデータリンク装置とｔ−有し、上記各ゾｐダラ
マゾルコント胃−ラ及び対応するデータリンク装置は、
データを取り込む際に他のプロゲラ嘴プルコント賞−ラ
からのデータに補助番号を付加し、これＫより補助番号
なしでデータのアクセスなしたときは自己のデータを指
定できるようＫすると共に他のプログラマブルコントロ
ーラのデータを補助番号によって必要に応じて参照でき
るようＫしたことｔ−％徴とするプログラマブルコント
ロール装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18997581A JPS5892006A (ja) | 1981-11-27 | 1981-11-27 | プログラマブルコントロ−ル装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18997581A JPS5892006A (ja) | 1981-11-27 | 1981-11-27 | プログラマブルコントロ−ル装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892006A true JPS5892006A (ja) | 1983-06-01 |
Family
ID=16250304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18997581A Pending JPS5892006A (ja) | 1981-11-27 | 1981-11-27 | プログラマブルコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5892006A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184708A (ja) * | 1984-10-03 | 1986-04-30 | Nissan Motor Co Ltd | 機械加工設備の制御システム |
| JPS63113604A (ja) * | 1986-10-30 | 1988-05-18 | Yaskawa Electric Mfg Co Ltd | 複数のプログラマブルコントロ−ラの接続方式 |
| JPH02205903A (ja) * | 1989-02-03 | 1990-08-15 | Fanuc Ltd | トランスファーライン用数値制御装置 |
| WO1998035275A1 (de) * | 1997-02-10 | 1998-08-13 | Siemens Aktiengesellschaft | Höraktiver kommunikationsteilnehmer, kommunikationsverfahren und kommunikationssystem mit höraktiven kommunikationsteilnehmern |
| WO2000020935A1 (de) * | 1998-10-06 | 2000-04-13 | Jetter Ag | Prozesssteuerung |
-
1981
- 1981-11-27 JP JP18997581A patent/JPS5892006A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6184708A (ja) * | 1984-10-03 | 1986-04-30 | Nissan Motor Co Ltd | 機械加工設備の制御システム |
| JPH0510683B2 (ja) * | 1984-10-03 | 1993-02-10 | Nitsusan Jidosha Kk | |
| JPS63113604A (ja) * | 1986-10-30 | 1988-05-18 | Yaskawa Electric Mfg Co Ltd | 複数のプログラマブルコントロ−ラの接続方式 |
| JPH02205903A (ja) * | 1989-02-03 | 1990-08-15 | Fanuc Ltd | トランスファーライン用数値制御装置 |
| WO1998035275A1 (de) * | 1997-02-10 | 1998-08-13 | Siemens Aktiengesellschaft | Höraktiver kommunikationsteilnehmer, kommunikationsverfahren und kommunikationssystem mit höraktiven kommunikationsteilnehmern |
| US6687551B2 (en) | 1997-02-10 | 2004-02-03 | Siemens Aktiengesellschaft | Audio-active communication stations, communication method and communication system with audio-active communication stations |
| WO2000020935A1 (de) * | 1998-10-06 | 2000-04-13 | Jetter Ag | Prozesssteuerung |
| US7149786B1 (en) | 1998-10-06 | 2006-12-12 | Jetter Ag | Network for data transmission |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5729714A (en) | Shared memory access method and apparatus with address translation | |
| US9612750B2 (en) | Autonomous memory subsystem architecture | |
| JP2004021556A5 (ja) | ||
| JPH0229849A (ja) | コンピュータ、メモリシステム、情報蓄積装置 | |
| CN110275840A (zh) | 在存储器接口上的分布式过程执行和文件系统 | |
| JPS5892006A (ja) | プログラマブルコントロ−ル装置 | |
| JP6602684B2 (ja) | 制御装置および制御方法 | |
| CN102576312A (zh) | 计算机装置 | |
| JP2008090455A (ja) | マルチプロセッサ信号処理装置 | |
| EP4180996A1 (en) | Matrix operation method and accelerator | |
| US5528768A (en) | Multiprocessor communication system having a paritioned main memory where individual processors write to exclusive portions of the main memory and read from the entire main memory | |
| US4969085A (en) | Memory module for a memory-managed computer system | |
| US5369746A (en) | Interprocessor data transferring system and method | |
| JP2001229136A (ja) | 制御装置及び制御システム並びにデータ転送装置 | |
| EP1990725B1 (en) | Central processing unit, central processing unit control method, and information processing system | |
| JP3020776B2 (ja) | プロセス計装システム | |
| US5041970A (en) | Cell processor and memory-managed computer system using same | |
| JP3595131B2 (ja) | プラント制御システム | |
| JPH0736374A (ja) | データリンクシステム | |
| JPH08161186A (ja) | タスク間通信方式 | |
| JPS6143367A (ja) | レジスタ制御方式 | |
| JPS63132370A (ja) | 分散処理方式 | |
| JPS6194113A (ja) | デジタル制御装置のモニタ−方式 | |
| JPH02136954A (ja) | 分散型計算機システム | |
| JPH06139150A (ja) | 仮想記憶方式を用いた計算機システム |