NO170560B - Atm celledelineator - Google Patents

Description

Den foreliggende oppfinnelse angår ATM datatransmisjons - systemer (Asynchronous Transfer Mode) og særlig en celle-delineator hvorved ATM mottagere kan oppnå synkronisme.

Signaloverføringer i ATM nettverk benytter asynkron tidsdelt mul ti pleksteknikk. Multipleksingen er basert på datapakker med bestemt lengde, såkalte celler. Hver celle begynner med et cellehode som inneholder informasjon om ruting så vel som synkronisering. Senderen beregner en HEC-verdi (Header Error Control) på basis av hele ATM cellehodet og fører resultatene inn i det riktige hodefelt. Bruken av HEC-feltet for å oppnå cel1esynkronisme er vedtatt av CCITT.

(Anbefaling 1.432).

For å kunne motta overførte data på riktig måte må mottageren være i stand til å detektere begynnelsen av hver celle. HEC feltet i et cellehode er en 8-bit sekvens eller en såkalt oktett. Det innkomne signal forskyves bit for bit og sammenholdes eller beregnes mot et korrekt HEC felt inntil det resulterende syndrom er lik 0.

Den foreliggende oppfinnelse angår en cel1 edel ineator for å synkronisere en ATM bitstrøm som er basert på en ikke synkronisert parallell bitstrøm. Delineatoren omfatter en bufferenhet, en omflytterenhet, en synkroniseringsdetektor eller synkdetektor og en styreenhet.

I DEA nr. 39 22 482.1 er det vist hvordan man kan innrette oktetter, eller mer bestemt - n bit ord fra en parallell bitstrøm med n bit som ikke er synkronisert med innholdet av bitstrømmen. Dette oppnås ved å gjøre 2-n bits tilgjengelig ved å lagre n bits i én klokkeperiode. I denne 2-n bitstrøm vil det være mulig å velge én n-bits kombinasjon som er ordsynkronisert med innholdet av datastrømmen. Styremekanismene arbeider på basis av en seriell bitstrøm og er i stand til å trekke ut synkroniseringsinformasjon fra dataene. Denne informasjon benyttes til a styre en omflytter, og utgjør velgermekanismen for å plukke ut det riktige ord fra 2-ord-signalet.

I DEA 39 22 486.4 er det beskrevet kretser for å utføre cel1 edel ineering. Dette oppnås ved å benytte et 40 bits vindu i den serie!le bitstrøm. Syndromet som fremkommer ved blokk-kodingen beregnes hver gang en bit forlater et vindu, og en ny bit trer inn. I virkeligheten beregnes syndromet på basis av de siste 40 mottatte bits hver gang en ny bit ankommer. Mekanismen benytter vektorene i en paritetskontrol1-matrise og de nevnte 40 bits for å beregne hver syndrombit. Fordelen ved denne metode er at det brukes et minimum av tid på å delineere bitstrømmen. Ulempene er at den klokkehastighet som benyttes, er så høy som for den serielle bitstrøm, og antall eksklusiv-eller porter og d-f1 ip-f1oper er meget stort for at syndromet skal kunne beregnes.

Formålet med den foreliggende oppfinnelse er å tilveie-bringe alternativt og mindre kostbart utstyr for å delineere en ATM datastrøm. Hovedtrekkene ved oppfinnelsen er definert i kravene.

De nevnte to tyske patentsøknader viser hvordan man kan synkronisere en kommunikasjonsmottager meget hurtig når den mottatte bitstrøm inneholder periodisk synkroniseringsinformasjon. Den foreliggende oppfinnelse viser hvordan man kan synkronisere den samme type mottager med et minimum av utstyr basert på en parallell bitstrøm uten noen ekstern innretnings-i nformasjon.

Synkdetektoren så vel som de andre funksjonelle blokkene arbeider ved en kl okkehastighet som svarer til den serielle bitstrøm dividert med n, hvor n primært er 8, men alternativt kan være 16 eller et annet helt tall. Den løsning som antydes gir ikke den raskeste synkroniseringstid, men gir en god løsning når man skal optimalisere behandlingstid og det nødvendige antall porter og flip-floper.

Ved den foreliggende oppfinnelse er fordelene framfor den ATM cel1 edel ineator som er beskrevet i DEA nr. 39 22 482.1 at synkdetektoren arbeider med en n-bit parallell datastrøm etter omflytteren. Fordelene i forhold til DEA 39 22 486.4 er at den synkdetektor som benyttes er basert på et ti 1bakekob1 et ski ftregister med parallell inngang, og således arbeider på ord/byte-basis i stedet for på hele synkroniseringsmønsteret (hele headeren) samtidig.

Ovenfor nevnte og andre formål og særtrekk ved den foreliggende oppfinnelse vil klart fremgå av den etterfølgende detaljerte beskrivelse av utførelser av oppfinnelsen sett i

sammenheng med figurene, hvor

- fig. 1 er et blokkskjema av en generell utførelse av oppfinnelsen, - fig. 2 er et blokkskjema av ATM cel1e-delineatoren 6 i fig- 1, - figurene 3 og 4 er bl okkskjemaer av styreenheten 14 hhv. synkdetektoren 13 i fig. 2, og - figurene 5 og 6 er eksempler på hvordan synkdetektoren 13 sykl es.

I fig. 1 ankommer optiske eller elektriske serielle signaler 1 til en mottagerenhet 2 fra hvis utgang det kommer en elektrisk seriell bitstrøm 3. Denne bitstrøm tilføres en serie/paral1 el 1-omformer 4, hvorfra parallelle data 5 med ukjent synkronisme tilføres en ATM cel1 edel ineator 6. Blokken 4 vil vanligvis inneholde en serie til n linjers parallell-omformer og en omformer fra bitklokke til byte- eller ord-klokke. Et ord eller oktett klokkesignal overføres over en forbindelse 7, gjennom delineatoren 6 til en utgang 8. Det er n bits i det parallelle signal på inngangen til delineatoren og n bits i utgangs signal et 9 fra delineatoren. Et cellestart-indikeringssignal 10 opptrer fra delineatoren 6.

Fig. 2 viser skjematisk detaljer av del ineatorblokken 6, som har inngangssignaler 5 og 7 så vel som utgangssi gnåler 8, 9 og 10, som beskrevet ovenfor. Mens inngangen til en buffer 11 er et n-bit para! 1 el 1 signal , vil utgangen fra bufferen være et 2n-l bit paral1 el 1 signal. Dersom f.eks. n = 8, vil 2n-l = 15 slik at det innenfor de 15 bits alltid vil være 8 mulige forskjellige oktetter. 2n-l signalet tilføres en omflytter 12, hvorfra et n-bits utgangssignal 9 tilføres en synkdetektor 13.

I tillegg til vanlig forbedring av overføringen benyttes scrambling som en god metode for å ti 1 fel diggjøre innholdet i ATM cellens informasjonsfelt for å sikre at intet tilfeldig mønster vil være i stand til å tilfredsstille HEC-loven et antall etterfølgende ganger. Ved ATM overføringer er det derfor anbefalt at i det minste informasjonsfeltet scrambles. Dersom systemet benytter en metode som bare scrambler informasjonsfeltet, kan den foreliggende oppfinnelse benyttes som den er. Descrambleren kan da settes inn etter utgangssignalet 9. Dersom imidlertid scramblemetoden scrambler alle eller noen av ATM cellehodene periodisk, blir den foreliggende oppfinnelse berørt, og en descrambler 19 kan settes inn etter omflytteren 12. Descrambleren kan være av en hvilken som helst type som muliggjør at den kan integreres med den synkroniseringsmetode som er beskrevet ovenfor. Dette er f.eks. mulig dersom scrambleren på sendersiden periodisk tilbakestilles synkront med cel1egrensene. I dette tilfelle vil descrambleren 19 bli tilbakestilt synkront til HEC-kalkulatorsekvensen.

Et annet eksempel er at scramblermekanismen er valgt slik at det er mulig å synkronisere descrambleren etter celle-deli neeri ngen. Dersom noen av hodene scrambles periodisk, kan descrambleren inngå i bekreftelsesprosessen for celledeli-neering når utstyret befinner seg i synk- eller synkronise-ringsti1 stand. Under synkti1 stan den kan noen av hodene i omflytterens utgangssignal 18 være scramblet, mens alle hodene i utgangssignalet 9 er ikke-scramblet, og synkdetektoren 13 kan benytte hvert hode for synkbekreftel se ved å benytte HEC-1 oven.

Et signal. 17 tilføres fra synkdetektoren 13 til en styreenhet 14 som gir ti 1bakeføringssignaler 16 og 15 henholdsvis, til synkdetektoren 13 og til omflytteren 12.

Styreenheten 14, som er vist i større detalj i fig. 3, omfatter flere tellere: En 53-byte teller 23, som holder rede på ATM cellene, en 6-byte teller 20, som holder rede på HEC-kal kul atoren , en celleteller 21, som styrer 1etesekvensen, en teller 22 for å styre omflytteren, og en teller 24 for å telle de alfa- og deltaverdier som er definert av CCITT. Disse verdiene blir beskrevet senere. Styreenheten omfatter også en liten tilstandsmaskin 25 som er nødvendig for synkroniserings-mekanismen eller cel1 edel ineering. Tre tilstander er fore-skrevet av CCITT: en 1eseti 1 stand, en presynkti 1 stand og en synktilstand.

Med tilpasning til n=8 og ATM som definert av CCITT 1.432 og 1.361, vil den foreliggende oppfinnelse arbeide som følger: Når det første potensielle hode er funnet av synkdetektoren 13, og tilstandsmaskinen 25 trer inn i presynkti1 standen, blir 53-byte telleren 23 innstilt for tilpasning til byte-strømmen.

6-byte telleren 20 benyttes for sekvensiell styring av synkdetektoren 13. Av 6-byte perioden benyttes 5 bytes for syndromsberegning og 1 byte for ti 1bakesti11 ing. Mens utstyret befinner seg i 1eteti1 stand, muliggjør styremekanismene at telleren 20 arbeider kontinuerlig, mens når utstyret befinner seg i presynk- eller synkti1 stand, vil telleren bli styrt til å sykle én gang for hver celle.

Cel1etel1eren 21 blir i virkeligheten også benyttet for å styre telleren 22, som igjen styrer omflytteren 12 på denne måte: Når cel1etel1eren 21 når en forutbestemt verdi, blir telleren 22 i nkrementert. Den forutbestemte verd.i av celletelleren innstilles for å sikre at hver mulig hodeposisjon i oktettstrømmen undersøkes med hensyn til om den tilfredsstiller HEC-loven, før den neste stilling av omflytteren velges, osv. En bytestrøm-1engde som svarer til 6 ATM celler benyttes som den forutbestemte verdi i dette tilfelle. Cel1etel1eren 21 inkrementeres bare når maskinen 25 befinner seg i letetilstand. Når maskinen 25 går over i presynkti1 stand, vil tellerens verdi forbli uforandret. Dersom letetilstand inntreffer igjen, fra presynk- eller fra synkti1 standene, vil telleren fortsette fra denne verdien. Under synkroniserings-fasen kan dette inntreffe, da det av og til vil forekomme mønstre ved siden av ATM cellehodet som tilfredsstiller HEC-1 oven.

Maskinen 25 har i virkeligheten fire forskjellige tilstander: en som ikke er tillatt og tre virkelige tilstander. De tre virkelige tilstander er letetilstand, presynk-tilstand og synkti1 stand, som vil bli forklart i det følgende: Letetilstand: Bitstrømmen fra omflytteren 12 er hverken oktett eller cel1esynkronisert. Synkdetektoren 13 leter etter mønstre som tilfredsstiller HEC-kodeloven i én av de mulige oktettinnrettede strømmer ad gangen i å beregne syndromet. Syndromet er et resultat av det undersøkte mønsteret, som ved CCITT 1.432 er ATM cellehode. Alle mønstre som tilfredsstiller HEC-kodeloven, gir nul1 syndromet. Dersom det ikke finnes noen mønstre i den første oktett-oppsti11 i ngen, vil omflytter-styringen 22 velge den neste oktett-oppsti11 ing osv. Når det finnes et mønster som tilfredsstiller HEC-kodeloven, trer tilstandsmaskinen 25 over i presynk-ti 1 standen.

Presynkti1 stand: Bitstrømmen fra omflytteren 12 er antatt å være oktett/ord- eller cel1esynkronisert. Det kan imidlertid forekomme tilfeldige mønstre så vel som nabomønstre som tilfredsstiller HEC-kodeloven. Denne midlertidige tilstand benyttes for å bekrefte innstillingen. Dersom hovedinnholdet i cellene tilfredsstiller HEC-kodeloven et antall av delta etterfølgende ganger, trer maskinen 25 inn i synkroniserings-tilstanden. På den annen side, dersom én av hodeinnhol dene gir et ikke-nul1 syndrom ifølge HEC-kodeloven i denne tilstand, går maskinen 25 tilbake til letetilstand.

Synkti1 stand: Bitstrømmen fra omflytteren 12 er oktett- og cel 1 esynk rom" sert. Cel 1 esynk roni seri ngen antas imidlertid å være tapt dersom HEC-kodeloven ikke tilfredsstilles korrekt et antall av alfa ganger i rekkefølge.

Synkdetektoren eller HEC-kalkulatoren 13, som er vist i større detalj i fig. 4, vil benytte et antall kl okkeperioder for å beregne kontrol1 summen. Antall nødvendige perioder vil være antall perioder som inneholdes i operanden pluss en periode for ti 1bakesti11 ing av HEC-kalkulatorregister 30. Perioden etter det siste ord/byte klokkes inn, foreligger den kalkulerte verdirest i HEC-registeret 30.

HEC-kalkulatoren 13 består av HEC-kalkulatorregisteret 30, som er så bredt som det overførte HEC-kodeord, en eksklusiv-eller portmatrise 31, som er definert av generatorpolynomet og n og et n-bit parallelt datainnholdsregister 32. Anord-ninger (ikke vist) er innbefattet for å invertere spesielle bits i hodet ifølge CCITT I.432-regler. Kalkulatoren 13 arbeider som et ti 1bakekoblet ski ftregister 30, 31, 32 med parallell inngang, og beregner hver klokkeperiode over n bits. Den arbeider på ord/byte-basis i stedet for på basis av hele

■ synkroniseringsmønsteret eller hele hodet.

Kalkulatoren kunne beregne det samme kodeord som koderen på sendesiden og foreta en sammenligning med det femte kodeord for å kontrollere om HEC-loven tilfredsstilles. En annen løsning er å inkludere kodeordet i operanden og beregne syndromet på denne måten. Denne siste løsning vil være den beste måte å foreta beregninger på når utstyret befinner seg i synkti 1 stand, og HEC-kalkulator 13 vil bli brukt for hodefeil-korreksjon.

I figurene 5 og 6 er det vist eksempler på hvordan HEC-kalkulatoren sykles. Det viste eksempel tilfredsstiller CCITT 1.432. De tre kolonner viser, fra venstre mot høyre, stillingene av omf1ytterstyretel1eren 22, cel1etel1eren 21 og ATM celletelleren 23. ATM cellelengden er 53 bytes, og n=8. HEC-kalkulatorsyklusen er 6 bytes inkludert reset. Pilene som peker henholdsvis ned og opp, indikere start og slutt for HEC-kal k ul atoren . I fig. 6 er X et tall mellom 0 og 7, mens Y er et tall mellom 0 og 5. HEC-kalkulatoren beregner syndromet ved å anvende polynomet på de potensielle fem første bytes i cellen. Styreenheten 14 påvirker HEC-kalkulatoren på to forskjellige måter. Når enheten 14 arbeider i letetilstand, vil HEC-kalkulatorsekvensen se ut som vist i fig. 5, mens når enheten 14 arbeider i presynk- eller synktilstand, vil HEC-kalkulatoren bli brukt bare én gang for hver celle, og syklusen vil se ut som i fig. 6.

HEC-evaluatoren 33, fig. 4, består av enkel logikk og et 2-bits register. Ved hjelp av et signal 16 fra styreblokken 14 tar den prøver i innholdene i HEC-kalkulatorregisteret 30 og bestemmer om kodeloven er tilfredsstilt. Dersom det er nødvendig, kan HEC-evaluatoren 33 behandle parallelle HEC-kalkulatorer for å redusere synkroniseringstiden. Når en HEC-kalkulator beregner syndromet, vil den maksimale tid som går med til å finne hodet, tilsvare 48 celler dersom en antar at ingen tilfeldige mønstre tilfredsstiller HEC-loven. Dette kan utledes fra fig. 5. Med f.eks. å bruke 6 parallelle HEC-beregninger i 1eteti1 standen, vil den maksimale tid for å finne hode tilsvare 8 celler når det antas at ingen tilfeldige mønstre tilfredsstiller HEC-loven.

De to tidligere kjente systemer som er nevnt angår såkalte paral1 el 1/paral1 el 1-detektorer, mens den foreliggende oppfinnelse kan kalles en paral1 el 1/serie-detektor. De kjente systemer foretar beregningene hurtig, da de prøver ut alle muligheter samtidig. De parallelle hurtige systemene krever imidlertid større resurser. Den foreliggende oppfinnelse er meget enklere, da den prøver ut en mulighet av gangen. Den tar lenger tid, men denne forsinkelse vil være av liten betydning i oppstartperioden. Realiseringen er dessuten kosteffekti v.

Claims (3)

1. ATM cel1 edel ineator for synkronisering av en ATM seriell bitstrøm basert på en ikke-synkronisert 8-bits parallell bitstrøm, omfattende en bufferenhet (11), en omflytterenhet (12), en synkroniseringsdetektor (13) og en styreenhet (14), og hvor synkdetektoren (13) så vel som de andre funksjonelle enheter (12, 14) arbeider med en klokkehastighet svarende til den serielle bitstrøm dividert med n, hvor n = 8 eller 16, karakterisert ved at synkdetektoren (13) arbeider på basis av en n bits parallell datastrøm fra utgangen av omflytteren (12) og at 1etesekvensen til synkdetektoren (13) bestemmes av et parallelt ti 1bakekoblet ski ftregi ster (30-, 31, 32) som i løpet av en periode som svarer til antall bits i hodet dividert med n klokkeperioder, beregner HEC syndromet, idet styreenheten (14) i tillegg til en 53 byte teller (23) for å holde rede på ATM cellene, omfatter en 6 byte teller (20) for å styre HEC-kalkulatoren og en celleteller (21) for å styre HEC 1etesekvensen.

2. ATM cel1 edel ineator ifølge krav 1, karakterisert ved at den omfatter et HEC kal kulatorregister (30) som er så bredt som det overførte HEC kodeord, en eksklusiv-eller portmatrise (31) definert av generatorpolynomet og n, et n-bits parallell datainngangsregister (32) så vel som en HEC-eval uator (33).

3. ATM cel1 edel ineator ifølge krav 2, og for det tilfelle at de mottatte ATM signaler er scramblet, karakterisert ved at den omfatter en descrambler (19) som kan være anordnet ved utgangen av omflytteren (12) før inngangen til synkdetektoren (13).