NO167250B - Kanalfordeler for digitalsignaler. - Google Patents

Kanalfordeler for digitalsignaler. Download PDF

Info

Publication number
NO167250B
NO167250B NO862761A NO862761A NO167250B NO 167250 B NO167250 B NO 167250B NO 862761 A NO862761 A NO 862761A NO 862761 A NO862761 A NO 862761A NO 167250 B NO167250 B NO 167250B
Authority
NO
Norway
Prior art keywords
signal channel
digital signal
multiplex
sub
clock
Prior art date
Application number
NO862761A
Other languages
English (en)
Other versions
NO167250C (no
NO862761D0 (no
NO862761L (no
Inventor
Heinrich Nirschl
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of NO862761D0 publication Critical patent/NO862761D0/no
Publication of NO862761L publication Critical patent/NO862761L/no
Publication of NO167250B publication Critical patent/NO167250B/no
Publication of NO167250C publication Critical patent/NO167250C/no

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Optical Communication System (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Amplifiers (AREA)

Abstract

Der gis anvisning på en digitalsignal-kanalfordeler (1) som er slik sammensatt av to underdigitalsignal-kanalfordelere (2, 3) at én underdigitalsignal-kanalfordeler (2) overtar over-føringen i én retning (T1-8 mot9-T16) og den annen underdigitalsignal-kanalfordeler (3) overtar overføringen i den motsatte retning (T9-T16 mot T1-T8), hvorunder en rangering er mulig innen en og en retning. Underdigitalsignal-kanalfordelerne (2,. 3) er forbundet innbyrdes via et ifølge forslaget anordnet grensesnitt for takttilpasning eller synkronisering.

Description

Oppfinnelsen angår en kanalfordeler for digitals i gnåler,
med n porter hver bestående av en inngang og en utgang,
med en første underdigitalsignal-kanalfordeler med n/2 grensesnitt som hvert består av en inngang og en utgang, og hvis innganger er forbundet med inngangene til første halvpart av portene, mens deres utganger er forbundet med utgangene fra den annen halvpart av portene, samt med en overvåkningsenhet som avgir multipleksadressene, multipleks-meldeinformasjonene og en multiplekstakt,
og med en annen underdigitalsignal-kanalfordeler med n/2 grensesnitt som hvert består av en inngang og en utgang, og hvis innganger er forbundet med inngangene til annen halvpart av portene/ og hvis utganger er forbundet med utgangene fra første halvpart av portene, samt med en overvåkningsenhet som avgir multipleksadressene, multipleks-meldeinformasjonene og en multiplekstakt.
Fra den trykte Siemens-publikasjon "Digitalsignal-Kanalverteiler DKVt2", Bestell-nr. S42023-A750-A1-1-29 er der allerede kjent en digitalsignal-kanalfordeler hvormed det er mulig å rangere 2-Mbit/s-signaler som passerer 64-kbit/s-kanalene hos åtte av dens porter, vilkårlig. For spesielle driftstilfeller kan den maksimale rangerkapasitet fordobles ved sammenkobling av to digitalsignal-kanalfordelere DKVt2, som i det følgende vil bli betegnet som underdigitalsignal-kanalfordelere. Hver av de to underdigitalsignal-kanalfordelere DKVt2 behandler da bare én signalretning. Forbindelsesledninger mellom de to apparater sørger for den kobling som behøves mellom do to signalretninger, f.eks. innblending av meldebitene.
En digitalsignal-kanalfordeler er ennvidere også kjent fra europeisk patentsøknad 0 142 662 A1.
Oppfinnelsens oppgave er å realisere sammenkoblingen av to digitalsignal-kanalfordelere på enkel måte i praksis.
Ved en første variant blir denne oppgave med utgangspunkt
i en digitalsignal-kainalfordeler av den innledningsvis angitte art ifølge oppfinnelsen løst ved
at der i h<y>er underdiigil nlsignal-kanalfordeler er anordnet en takttilpasning fo>r mul tipleks-meldeinf ormas joner styrt av de egne multipleksadresser,
og at forbindelser for multipleksadressene, multipleks-meldeinformasjonene og muitiplekstaktene er anordnet fra overvåkningsenheten hos første underdigitalsignal-kanalfordeler til takttilpasningen hos annen underdigitalsignal-kanalfordeler og fra overvåkningsenheten hos annen underdigitalsignal-kanalfordeler til takttilpasningen hos første underdicj i talsignal-kanalfordeler.
Ved en annen variant går man ut fra en digitalsignal-kanalfordeler av den innledningsvis angitte art, hvor multipleksadressene og multiplekstaktene imidertid ikke behøver å byttes ut mellom underdigitalsignal-kanalfordelerne. Oppgaven blir her ifølge oppfinnelsen løst ved at der i en av de to underdigitalsignal-kanalfordelere er anordnet som "master" en synkroniseringsinnretning som leverer sin multiplekstakt og et synkroniserings(tilbakestillings)-signal til taktforsyningen hos annen underdigitalsignal-kanalfordeler,
og at forbindelser for multipleks-meldeinformasjonene er anordnet fra overvåkningsenheten hos første underdigitalsignal-kanalf ordeler til en multipleks-meldeinformasjonsutgang fra mnen underdigitalsignal-kanalfordeler og Ira overvåkningsenheten hos annen underdigitalsignal-kanalfordeler til or. multipleks -meldeinf.ørmasjonsutgang ira første underdiqitaV-signal-kanalfordel^r.
Digitalsignal-kanalfordelerens porter og underd.\git.ilsignal-kanalfordelernes grensesnitt har samme betydning. De ble bare betegnet forskjelligj for å gjøre det lettere å sondre mellom dem.
Har underdigitalsign?1-kanalfordelerne åtte porter hver, så
får digitalsignal-kanalfordeleren ifølge oppfinnelsen seksten porter. Imidlertid er det ikke mulig å rangere vilkårlig mellom dissu. Isteden overtar en underdigitalsignal-kanalfordcler overføringen i en retning, mens den annen underdigitalsignal-kanalfordeler bevirker overføringen i den motsatte retning. Mellom den halvpart av portene hvis innganger er tilordnet den ene underdigitalsignal-kanalf ordeler, og den annen halvpart kan der rangeres vilkårlig. Innen en og en halvdel er det imidlertid ikke mulig. For en slik digitalsignal-kanalfordeler foreligger der imidlertid et stort behov.
Oppfinnelsen vil i det følgende bli belyst nærrn< re ved ut-førelseseksempler. Fig. 1 viser en digitalsignal-kanalfordeler av første og annen variant bare med forbindelsene mellom sine porter og underdigitalsignal-kanalfordelernes grensesnitt. Fig. 2 viser koblingstilpasninger i underdigitalsignal-kanalfordelerne for første variant.
Fig. 3 viser en takttilpasning for første variant.
Fig. 4 viser en pulsplan for første variant, og
Fig. 5 viser koblingstilpasninger i underdigitalsignal-kanalfordelerne ved annen variant. Fig. 1 viser en digitalsignal-kanalfordeler 1 med porter T1-T16 som hver har en inngang el og en utgang al. Den inneholder en underdigitalsignal-kanalfordeler 2 med grensesnitt S1-S9
som hvert har en inngang e2 og en utgang a2, og en underdigitalsignal-kanalf ordeler 3 med grensesnitt S9-S16, likeledes med tilordnede respektive innganger e2 og utganger a2. Grensesnittene S1-S16 er portene hos underdigitalsignal-kanalfordelerne 2 og 3. De to er sammenkoblet slik det er vist på
fig. 2 .eller 3.
Inngangene el til portene T1-T8 er forbundet med inngangene
e2 til grensesnittene S1-S3, og utgangene al fra disse porter T1-T8 er forbundet med utgangene a2 fra grensesnittene S9-S16.
Innfangene el tiJ. portene T9-T16 er forbundet med inngangene
c2 til grensesnittene S9--S16, og utgangene a1 fra disse porter T9-T16 er ved ledninger sammenkoblet med utgangene a2 fra grensesnittene S1--S8).
Denne sammenkobling viser al underdigitalsignal-kanalfordeleren 2 bare kan rangere i retning fra portene T1-T8 til portene T9-T16, mens underdigitalsignal-kanalfordeleren 3 overtar
den motsatte retning fra portene T9-T16 til portene T1-T9.
Fig. 2 viser digitalsignal-kanalfoideleren 1 og underdigitalsignal-kanalf ordelerne 2 og 3, som er sammenkoblet sorn på
fig. 1 og oppviser koblingstilpasninger ifølge første variant.
Underdigitalsignal-kanalfordelerne ?. og 3 inneholder på kjent måte overvåkningsenheter 4 resp. 14 hvori multipleksadressene MA2 resp. MA3, multipleks-meldeinformasjonene MMI2a resp. MMI3a og multiplekstaktene MT2 resp. MT3 opptrer, samt takt-tilpasriinger 6 og 16 som får multipleksadressene MA2 og MA3 tilført over tilslutningene 5 og 15. Takttilpasningene 6 og 16 inneholder hver,en 8-på-1-multiplekser 6a og 16a (en og en integrert kobling 74 HC 251) og åtte adresserbare, tilstands-méssig arbeidende RS-kipptrinn (adresserbare 8-bit-latches) 6b og 16b (en og en integrert kobling 74 HC 259).
Multipleksadressene: MA3 blir over tilslutningen 8, multipleks-meldeinf ormas jonene' MMI3a over tilslutningen 9 og multiplekstakten MT3 over tilslutningen <;>10 tilført den adresserbare 8-bit-latch 6b i takttilpasningen 6. 8-på-1-multipleksereu 6a bunter - styrt aiv, multipleksadressene MA/! ved tilslutningen 5 - utganqssignalen«. fra 8-bit-latchen 6b og avgir dem sort. multipleks-meldeinformasjon MMI2b til tilslutningen 7.
Multiplekstakten MT2 kommere via tilslutningen 11, multipleks-meldeinf ormas jonene MMl2a over tilslutningen 12 og multipleksadressene MA2 via tilslutningen 13 til den adresserbare 8-bit-latch 16b i takttilpasningen 16. 8-på-1-multiplekseren bunter - styrt av multipleksadressene MA3 ved tilslutningen 15 - utgangssignalene fi n 8-bit-latchcn 16b og avgir dem i buntet form som mul.tipleks-meldeinformasjon MMI3b til tilslutningen 17.
Fig. 3 viser et prinsippkoblingsskjerna for takttilpasningen 16, som er realisert med integrerte koblinger 74 HC 251 (16a)
og 74 HC 259 (16b). Den integrerte kobling 74 HC 250 kan i den her benyttede driftsform representeres ved en demultiplekser 18 og åtte D-flipflops, hvorav den som er anordnet ytterst til høyre, er betegnet med 19, og den integrerte kobling 74
HC 251 inneholder en multiplekser 20.
Fig. 4 viser multiplekstakten MT2 og multipleksadressene MA2 hvis tre pulser i annen periode av multiplekstakten MT2 danner et tresifret kodeord som utgjør adressene A0-A7 for portene. Multipleks-meldeinformasjonene MMI2a overfører - som antydet stiplet på fig. 4 - på fig. 3 informasjoner for første port T1 over multipleksercn 18, den innkoblede D-flipflop 19 og demultiplekseren 20. Multipleks-meldeinformasjonen MMI2a blir altså i demultiplekseren 18 oppløst og i multiplekseren 20> styrt av multipleksadressene MA3, sammensatt som multipleks-melde-informasjon MMI3b i takt med underdigitalsignal-kanalfordeleren 3.
Multipleks-meldeinformasjoner MMI2a inneholder f.eks. presserende og ikke-presserende alarmmeldinger eller alarmmeldinger for kjennetegnrammer, som må gis tilbake til de apparater som er forbundet med portene T1-T8. De blir derfor via tilslutningen 17 tilført underdigitalsignal-kanalfordeleren 3. som avgir tilbakemeldingene over utgangene al fra portene T1-T8.
Takttilpasningen 16 bevirker at multipleks-meldeinformasjonene MMI2a ved samtidig levering av multiplekstakten MT2 og multipleksadressene MA2 som muliggjør en tilordning av meldeinforiua-sjonene til de enkelte porter T1-T8, blir tilpasset multipleksadressene MA3 til underdigitalsignal-kanalfordeleren 3. Multipleks-meldeinformas jonene MMI3a for den motsatte retning blir
♦v
behandlet på tilsvarende måte.
Fig. 5 viser digitalsignal-kanalfordeleren 1 og underdigitalsignal-kanalfordelerme ?. og 3 som på fig. 1 med koblingstilpasninger i samsvar med annen variant. Sammenholdt med første variant på fig. 2 er taktti] pasningene 6 og1 16 såvel som forbindelsene 5, 8, 10, 11, 13 og 15 falt bort. Underdigitalsignal-kanalf ordeleren 2 inneholder derfor som "master" en synkroniseringsinnretning 21 ;;om avgir en multiplekstak'. MT og en synkroniserings-- resp. tilbakesetningspuis S til taktf orsyningen 22 hos underdigitalsignal-kana]Cordeleren 3 som "slave". Synkroniserings- resp. tilbakesetningspulsen S blir tilført clear-inngangen til en taktdelerkjede (binærteller). En synkronisering er også mulig og vanlig over sette-("preset")-innganger.
Også ved denne anordning må mult ip.leks-mel Jeinf ormas jonene MM12 og MMI3 tilføres den respektive annen underdigitalsignal-kanalf ordeler 2 resp. 3. Imidlertid behøves ingen takttilpasning, siden underdigitalsignal-kanalfordeleren 3 ikke arbeider med noen egen mull i.plekstakt og dens multipleksadresser takket være tilbakesetningspulsen S blir dannet synkront med dem for underdigitalsignal-kanalfordeleren 2.
Multiplekstakten MT styrer via styretakter ST, som f.eks. multipleksadressene MA2 og MA3, alle apparatfunksjoner i underdigitalsignal-kanalf ordelerne 2 og 3. For at alle styretakter ST skal være synkrone, blir taktforsyninen 22 til slave-apparatet 3 synkronisert fra master-apparatet 2, f.eks. ved hjelp av de periodiske tilbakesetningspulser S. Derved blir også multipleks-meldeinf.ormasjonene MMI2 og MMI3 innbyrdes synkrone og behøver ingen takttilpasniny..

Claims (2)

1. Digitalsignal-kanalfordeler (1) med n porter (T1-T16), hver bestående av en inngang (el) og en utgang (al), med en første undercligitalsignal-kanalfordeler (2) med n/2 grensesnitt (S1-S8) som hvert består av en inngang (e2) og en utgang ia2), og hvis innganger (e2) er forbundet med inngangene (el) til første halvpart av portene (T1-T8), og hvis utganger (a2) er forbundet med itgangene (a1) fra annen halvpart av portene (T9-T16), og med en overvåkningsenhet (4) som avgir multipleksadressene (MA2), mult ipleks-meldeinformasjonene (MMI2a), og en multiplekstakt (MT2), og med en annen underdigitalsignal-kanalforde]er (3) med n/2 grensesnitt (S9-S16) som hvert består av en inngang (e2) og en utgang (a2); og hvis innganger (e2) er forblindet med inngangene (e1) til annen halvpart av portene (T9-T16), og hvis utganger (a2) er forbundet med utgangene (al) fra første halvpart av portene (T1-T8)( samt med en overvåkningsenhet (14) som avgir multipleksadressene (MA3), multipleks-meldeinforma-sjouene (MMI3a) og en multiplekstakt (MT3). karakterisert ved at der i hver underdigitalsignal-kanalfordeler (2, 3) er anordnet en takttilpasning (6, 16) for multiplekr. meldeinformasjoner (MMI2a, MMI3a), styrt av de egne multipleksadresser (MA2, MA3), og at der er anordnet forbindelser (8-13) for multipleksadressene (MA2, MA3), multipleks-meldeinformasjonene (MMI2a, MMI3a) og multiplekstaktene (MT2, MT3) fra overvåkningsenheten (4) hos første underdigitalsignal-kanalfordeler (2) til takttilpasningen (16; hos annen underdigitalsignal-kanalfordeler (3) og fra overvåkningsenheten (14) hos annen underdigitalsignal-kanalf ordeler (3) til takttilpasningen (6) hos første underdigitalsignal-kanalfordeler (2) (fig. 1 og 2).
2. Digitalsignal-kanalfordeler (1) med n porter (T1-T16), hver bestående av en inngang (el) og en utgang (ai), med en første underdigitalsignal-kanalfordeler ( 2) med n/2 grensesnitt (S1-S8) som hvert består av en inngang (e2) og en utgang (a2); og hvis innganger (e2) er forblindet med inngangene (el) til første halvpart av portene (T1-T8), og hvis utganger (a2) er forbundet med utgangene (a1) fra annen halvpart av port' ne (T9-T16),. samt med on overvåkning (4) som avgir multipleks-me]deinformasjonene (MMI2), og med en anivjn underdTrgj talsignal-kanalf ordeler (3) med n/2 grensesnitt (S9-S16). som hvert består av en inngang (e2) og en utgang Ui2); og hvis innganger (e2) er forbundet med inngangene (e1) til armen halvpart av portene (T9-T16), og hvis utganger (a2) er forbundet med utgangene (al) fra første halvpart av portene (T1-T8), samt med en overvåkningsenhet (14) som avgir multipleks-meldeinformasjonene (MMI3), karakterisert ved at der i en av de to underdigitalsignal-kanalfordelere (2) er anordnet som "master" en synkroniseringsinnretning (21) som til den annen underdigitalsignal-kanalfordelers (3) takt-forsyning (22) avgir sin multiplekstakt (MT) og et synkroni-ser i ngs ( ti lbakesetnings ) -signa i (S) og at der er anordnet forbindelser (9, 12) for multipleks-meldeinf ormas jonene (MMI2, MMI3) fra overvåkningsenheten (4) hos første underdigitalsignal-kanalfordeler (2) til en multipleks-meldeinformas jonsutgang (17) hos annen underdigitalsignal-kanalf ordeler (3) og fra overvåkningsenheten (14) hos annen underdigitalsignal-kanalfordeler (3) til en multipleks-melde-informas jonsutgang (7) hos første underdigitalsignal-kanal-fordc. Ler (?.) (fiq. I og 5),
NO862761A 1985-07-16 1986-07-08 Kanalfordeler for digitalsignaler. NO167250C (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3525370 1985-07-16

Publications (4)

Publication Number Publication Date
NO862761D0 NO862761D0 (no) 1986-07-08
NO862761L NO862761L (no) 1987-01-19
NO167250B true NO167250B (no) 1991-07-08
NO167250C NO167250C (no) 1991-10-16

Family

ID=6275904

Family Applications (1)

Application Number Title Priority Date Filing Date
NO862761A NO167250C (no) 1985-07-16 1986-07-08 Kanalfordeler for digitalsignaler.

Country Status (10)

Country Link
US (1) US4726015A (no)
EP (1) EP0209824B1 (no)
JP (1) JPS6218844A (no)
AT (1) ATE46803T1 (no)
AU (2) AU568041B2 (no)
BR (1) BR8603335A (no)
CA (1) CA1260166A (no)
DE (1) DE3665968D1 (no)
GR (1) GR861822B (no)
NO (1) NO167250C (no)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4734907A (en) * 1985-09-06 1988-03-29 Washington University Broadcast packet switching network
US4761647A (en) * 1987-04-06 1988-08-02 Intel Corporation Eprom controlled tri-port transceiver
US4916331A (en) * 1988-07-27 1990-04-10 Carrier Corporation Synchronized input latch circuit with conditioning circuits for AC inputs
DE4227736B4 (de) * 1992-08-21 2004-11-25 Philips Intellectual Property & Standards Gmbh Netzwerk mit einer Abzweig- und Kanalverteilungsvorrichtung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE369017B (no) * 1973-09-27 1974-07-29 Ericsson Telefon Ab L M
US4317198A (en) * 1979-12-26 1982-02-23 Rockwell International Corporation Rate converting bit stream demultiplexer and multiplexer
GB2071462B (en) * 1980-03-04 1984-03-21 Standard Telephones Cables Ltd Digital concentrator switch
US4409683A (en) * 1981-11-18 1983-10-11 Burroughs Corporation Programmable multiplexer
DE3333775A1 (de) * 1983-09-19 1985-04-18 Siemens AG, 1000 Berlin und 8000 München Digitalsignal-kanalverteiler
JPS61128641A (ja) * 1984-11-27 1986-06-16 Nec Corp デ−タ分配回路

Also Published As

Publication number Publication date
AU6016086A (en) 1987-01-22
NO167250C (no) 1991-10-16
ATE46803T1 (de) 1989-10-15
AU568041B2 (en) 1987-12-10
NO862761D0 (no) 1986-07-08
EP0209824B1 (de) 1989-09-27
EP0209824A1 (de) 1987-01-28
JPS6218844A (ja) 1987-01-27
BR8603335A (pt) 1987-02-24
DE3665968D1 (en) 1989-11-02
GR861822B (en) 1986-11-11
CA1260166A (en) 1989-09-26
US4726015A (en) 1988-02-16
JPH0347023B2 (no) 1991-07-18
AU582056B2 (en) 1989-03-09
AU7847887A (en) 1987-12-17
NO862761L (no) 1987-01-19

Similar Documents

Publication Publication Date Title
CA1240399A (en) Duplex controller synchronization circuit
US6816818B2 (en) Method, clock generator module and receiver module for synchronizing a receiver module
EP0273249A2 (en) Fault tolerant switch with selectable operating modes
JPH0648870B2 (ja) 光通信網および光通信網の同期方法
JP2534788B2 (ja) 同期式多重化装置のリフレ―ム回路
US4429391A (en) Fault and error detection arrangement
US3978327A (en) Program-controlled data processor having two simultaneously operating identical system units
US4730302A (en) Monitoring means for digital signal multiplex equipment
NO167250B (no) Kanalfordeler for digitalsignaler.
US4617659A (en) Frame aligner for use in telecommunications systems
PL126398B1 (en) Logic control system of multiplex switching unit in the exchange of time-division switching
KR910009004A (ko) 집적된 서비스 디지탈 네트워크(isdn)의 스피드적용 처리 및 스피드 적용을 위한 모노리드식 집적장치
JPH07283826A (ja) 光atmノードにおけるatmセル位相再配列装置
US5282210A (en) Time-division-multiplexed data transmission system
CA1075385A (en) Character-frame-governed t.d.m. transmission of data
US4740961A (en) Frame checking arrangement for duplex time multiplexed reframing circuitry
JPH01231450A (ja) 通信システムの同期クロック供給方式
US4754454A (en) Synchronization circuitry for duplex digital span equipment
JPH1127771A (ja) ハイウェイスイッチ制御方式および方法
SU1290260A1 (ru) Устройство дл автоматизированного управлени реконфигурацией объектов автоматизированной системы управлени
KR100197421B1 (ko) 전전자 교환기의 데이터 링크 처리기를 위한 클럭 선택기
SU1280631A1 (ru) Устройство дл подключени источников информации к общей магистрали
SU815911A1 (ru) Многоканальный коммутатор
KR0174663B1 (ko) 복수의 디지탈 트렁크카드를 가진 교환시스템에서 기본레이트 위상정열 클럭발생방법 및 회로
SU1282142A1 (ru) Многоканальное устройство дл сопр жени