NO167180B - Tidsdelt, multiplekset adresse- og styresystem. - Google Patents
Tidsdelt, multiplekset adresse- og styresystem. Download PDFInfo
- Publication number
- NO167180B NO167180B NO840162A NO840162A NO167180B NO 167180 B NO167180 B NO 167180B NO 840162 A NO840162 A NO 840162A NO 840162 A NO840162 A NO 840162A NO 167180 B NO167180 B NO 167180B
- Authority
- NO
- Norway
- Prior art keywords
- address
- bus
- data
- circuit
- abo
- Prior art date
Links
- 239000000872 buffer Substances 0.000 claims description 11
- 230000000694 effects Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 230000003139 buffering effect Effects 0.000 claims description 3
- 230000002457 bidirectional effect Effects 0.000 claims 1
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 12
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 12
- 230000004913 activation Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 125000004122 cyclic group Chemical group 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 238000010606 normalization Methods 0.000 description 3
- 101000739577 Homo sapiens Selenocysteine-specific elongation factor Proteins 0.000 description 2
- 102100037498 Selenocysteine-specific elongation factor Human genes 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0407—Selecting arrangements for multiplex systems for time-division multiplexing using a stored programme control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
- Selective Calling Equipment (AREA)
- Sub-Exchange Stations And Push- Button Telephones (AREA)
Description
Den foreliggende oppfinnelse angår elektroniske svitsje-systemer for telekommunikasjons-sentraler, og mer spesielt tidsdelte, multipleksede adresse- og styresystemer for styring av datastrøm langs hovedlinjer i systemet.
Ifølge foreliggende oppfinnelse er det tilveiebrakt en tidsdelt, multiplekset telekommunikasjons-sentral som innbefatter et tidsdelt, multiplekset adresse- og styresystem, hvor det nevnte styresystem omfatter en felles styrings-datamaskin og en tidsdelt, multiplekset, digital svitsj-styrekrets, idet sentralen omfatter et flertall av kassetter med telefon-
grupper, en databuss og en flerhet av adressebusser, hvor nevnte databuss sammenbinder nevnte flertall av kassetter for tidsdelt, multiplekset dataoverføring mellom nevnte telefon-grupper under styring av adressering på de nevnte adressebusser, hvilken adressering mottas ved hjelp av nevnte tidsdelte, multipleksede digitale svitsj-styrekrets fra nevnte felles styrings-datamaskin, idet nevnte tidsdelte, multipleksede, digitale svitsj-styrekrets omfatter en første og en andre adressebuss-grensesnittkrets, et overføringsregister bg et mottaksregister som hvert er forbundet med nevnte databuss og tilgjengelig for nevnte felles styrings-datamaskin for å
bevirke datautveksling mellom de nevnte kassetter og nevnte felles styrings-datamaskin, hvor nevnte felles styrings-datamaskin er innrettet for å adressere de nevnte kassetter ved å innsette henholdsvise kassett-adresser i nevnte første og andre adressebuss-grensesnittkrets, og sentralen kjennetegnes ved at nevnte felles styrings-datamaskin videre er innrettet for å adressere nevnte tidsdelte, multipleksede, digitale styrekrets ved å innsette henholdsvis adressering i nevnte første og andre adressebuss-grensesnittkrets for å bevirke at nevnte tidsdelte, multipleksede svitsj-styrekrets leser data fra nevnte overføringsregister eller skriver data i nevnte overføringsregister og leser data fra nevnte mottaksregister og skriver data i nevnte mottaksregister for å bevirke datautveksling mellom nevnte felles styringsdatamaskin og nevnte tidsdelte, multipleksede, digitale svitsj-styrekrets.
Utførelser av foreliggende oppfinnelse skal nå beskrives ved hjelp av eksempler, og med henvisning til de medfølgende tegningene, hvor: figur 1 viser posisjonen for den digitale svitsj-styrekrets
(DSC) i et typisk system, så som beskrevet i oppfinnernes britiske patentsøknad nr. 8.323.782,
figur 2 viser den digitale svitsj-styrekrets forbundet i et typisk elektronisk svitsjesystem, så som beskrevet i oppfinnernes britiske søknad nr. 8.323.782,
figur 3 viser et blokkdiagram av DSC styringskretsen,
figur 4 viser et mer detaljert blokkdiagram av DSC,
figurene 5 til 10 viser tidskontroll-diagrammer som for-klarer operasjonen av styringskretsen,
figur 11 viser et blokkdiagram av styrings-seksjonen av kassett-mellomkoblingen på figur 2,
figur 12 viser en mellomkoblingskrets for bruk i den foreliggende oppfinnelse, i blokkdiagrams form,
figur 13 viser kretsen på figur 12 i mer detalj,
figurene 14 til 19; viser tidskontroll-diagrammer forbundet med kretsene på figurene 12 og 13, og
figur 20 viser en kommando-strukturtabell ifølge den foreliggende oppfinnelse.
Det henvises først til figurene 1 og 2. Datamaskinen 10 sender ut instruksjoner til styringskretsen 20 langs bussen 12. Styringskretsen 20 kan f.eks. være forbundet med en digital telekommunikasjons-sentral som beskrevet i den ovennevnte patent-søknad. Operasjonen av kontrollkretsen 20 skal forklares gjen-nom et eksempel.
I operasjon innfører datamaskinen to adresser i en for-bindelsestabell i styrekretsen 20. Én er adressen av kortet som sender informasjon, og kan gå i ABO eller AB1, og den andre er adressen for styringskretsens mottager-register. Dette forårsaker at informasjon blir sendt fra et kort i systemet til mottager-registeret, slik at informasjonen kan leses av datamaskinen 10.
Styrekretsen (DSC) mellomkobler signaler mellom felles-styringskassetten 12 og mellomkassett-bussen (108, 110, 112) på en måte som er illustrert ved tidskontrolldiagrammene på figurene 4 til 9. Hvor signalkoder er gitt i denne spesifikasjonen,. slik som f.eks. DS60, henviser disse til kodene som er allokert av Data General for deres Nova datamaskinserie.
Styringskretsen 20 kommuniserer med datamaskinen 10 via en 16-bit data 0-15 buss (12) og med telefoni-gruppekassettene langs interkassett-bussen via tre 6-bit busser, dvs. ABO 1-15, AB1 1-15 og DBO-15, 108, 110, 112 - figur 2.
Et kommando-ord blir mottatt langs data 0-15 bussen 12 fra datamaskinen 10, og ført inn i den rette tidsluke og til den rette adressebuss i forbindelsestabellen, som bestemt av datamaskinen. Data blir også mottatt og sendt langs data 0-15 bussen på den felles styringskassett, og langs DBO-15 på interkassett-bussen 112.
Andre tilgjengelige muligheter er en buss-tilbakelesnings-kommando, hvor utgangen fra en adressebuss kan bli lest tilbake til datamaskinen, og en buss-utløsningskommando, som forårsaker at alle telefonigrupper 100 stopper sendingen av data langs TDM-kassettene.
Når signalene for utstyrs-velgerkoden DS 60 og datautgang A DOA blir mottatt fra datamaskinen på linjene 13, blir kommandoen på data 0-15 buss 12 lest inn i ABO RAM under den positive halvdel av DCLK (se figur 4) ved de spesifiserte adresser av adresse-logikk-kretsen. På lignende måte, for signaler DS60 og D0B mottatt på linjene 13 blir data skrevet inn i ABl-hukommelsen. Kommando-ord som vist i eksempel nedenfor kan bli sendt til TDM ved å adressere kassetten 0. TDM avsøker AB 8-15, og dekoder signalene som vist på tabell 1.
Når en buss-avlesningskommando ROB blir dekodet på ABO-bussen, blir AB1 kommando-ordet kopiert på DB-bussen og lest inn i mottager-registeret for å leses av datamaskinen. På lignende måte, på ABl-busseh, leser en ROB-kommando ABO-ordet inn i mottager-registeret. Denne muligheten blir brukt for å teste TDM 20 og interkassett-bussen for korrekte data.
Når en buss-utløsningskommando blir dekodet, blir et RLS BUS signal sendt ut på interkassett-bussen, noe som forårsaker at alle telefonigruppene slutter med å sende.
Når kommandoen Send øvre byte, generert av datamaskinen 10, blir dekodet, blir dataene i øvre byte-registeret aktivert på DBO-7 på interkassett-bussen.
Når kommandoen Send nedre byte blir dekodet, blir dataene holdt i nedre byte sendingsregister aktivert på DB8-15 på interkassettbussen 112.
Når kommandoen Send begge bytes blir dekodet, blir DBO-7 og
DB8-16 aktivert på interkassett-bussen 112.
Se tidskontroll-diagrammene for relative tider for disse signalene.
Når en mottagningskommando blir dekodet av DSC, blir dataene tilstede på databussen av interkassettbussen låst til mottager-registeret. For relativ tid for denne kommando se figur 7.
På figur 3 er styrekretsen 20 vist i blokkdiagram form i mer detalj. Signaler (databit 0-15) blir mottatt fra styringskretsen på buss 12. Hvor ikke annet er indikert, representerer hver linje en 16-bit buss. Andre bussbredder er indikert med tall.
Styringskretsen 20 omfatter et kommandoregister 202, hvis utgang er forbundet med to adresse-buffere 204, 206 for ABO og AB1. Utgangene fra disse buffere 204, 206 er forbundet henholdsvis med ABO og ABl direktelagre 208, 210. Innføringen av informasjon i disse hukommelsene blir styrt av en direktelager-adressemultipleks-krets 212, taktstyrt av en adresse-teller 214, drevet av A-taktenheten. Multiplekser-kretsen 212 blir styrt av et inngangsadresse-register 216 som mottar adresse-instruksjoner fra bussen 12.
Adresse-utganger fra hukommelsen 208 blir låst av en låsekrets 218, og siden taktstyrt til en adressebuss-driver 220. En tilbakelesnings-adressekrets 222 er forbundet med bussen 108. Utgangene fra kretsen 222 er forbundet med øvre sender-register-og nedre sender-register-kretsene 224, 226. Øvre og nedre sender-registre 224, 226 er også forbundet med databuss-driverkretsen øvre og nedre 228, 230 for å aktivere data fra bussen 12 til å bli sendt inn i øvre og nedre bytes på bussen 112.
På lignende måte er RAM 210 forbundet med låsekretsen 232
og til en ABl driverkrets 234 for å sende adresseinformasjon inn på adressebussen 110. Bussen 110 er forbundet med en tilbakelesnings-adressekrets 236 som er forbundet med buss-driverne 228, 230.
Adresse-bussene 112 (data-buss øvre og nedre) er forbundet med et mottager-register 238 som sender ut data til en inn/ut-bussdriver 240, hvis utgang er forbundet med bussen 12.
I drift dikterer inngangsadresse-registeret 216 adressene ved hvilke data blir skrevet inn i begge direktelagrene 208 og 210. Multiplekserkretsen 212 anordner en 10-bit adresse for begge direktelagrene 208, 210. Informasjon lagret i direktelagrene 208, 210 kan også bli lest ut og matet via inn/ut-bussdriveren 240, tilbake til datamaskinen via buss 12 for sjekking.
Adresse-informasjon på adressebussene 108 og 110 kan også bli lest tilbake via kretsene 222 og 236, og matet via driver-kretsene 228, 230 og mottager-registeret 238 til driverkretsen 240, og derfra tilbake til datamaskinen for sjekking.
Forbindelsestabellen er et tidsdelt, multiplekset adresse-rings-system bestående av 512 luker, hver 32 bit bred. Hver luke er delt i to 16-bit busser, hvorav den ene leder inn i ABO-bussen og den andre inn i ABl-bussen. Nedenfor er vist bit-allokeringen for det 16-bit kommando-ord som er ladet inn i adresse-bussene.
Forbindingstabell-logikken er RAM-basert (se figur 3B) med to adganger til RAM-kretsen. Adressene brukt for adgang til RAM-kretsen blir sendt ut fra en 2-1 multiplekser 212, som velger 1 av 2 tilgjengelige adresser. Den første adresse som blir brukt for adgang til RAM-kretsen under en lese-syklus blir generert av en 1-512 syklisk taktstyrt av den positive kant av D-taktenheten, da denne taktenhet egentlig er en kombinasjon av
D og A taktenhetene, som beskrevet nedenfor (se figur 9).
Den andre tilgjengelige adressen er den adressen som er
låst inn i inngangsadresse-låsen ved mottagelse av et data ut C, DATOC og DS60, som nevnt nedenfor.
Disse adressene blir valgt av DCLK, hvor utgangen av den sykliske teller blir aktivert under taktenhetens negative syklus, og inngangsadresse-signalet på taktenhetens positive syklus. Begge adressene blir brukt til å aksessere direktelagre, men under en lesesyklus vil bare data som er aksessert av den sykliske telleradresse bli aktivert inn på ABO- og ABl-bussene.
Når et DATOA eller DATOB og DS60-signaler blir mottatt, som nevnt ovenfor, blir kommando-utgangen på DAT0A-15 av datamaskinen lest inn på forbindelsestabellens direktelagre.
Adressen som blir sendt ut av inngangsadresse-registrene
216, og aktivert av den 2-1 multiplekser 212, blir brukt til å aksessere direktelagre, og dataene i kommandoregistrene i datamaskinen 10 blir skrevet inn i direktelageret ved et WE-signal utledet fra DCLK, se diagrammet figur 8.
Når et system-normaliserings-signal blir mottatt, 2-1 multiplekser-kretsen 212 velger permanent utgangen fra den sykliske teller, og et blindsignal (NOP) blir skrevet inn i alle loka-liteter i forbindelsestabellens direktelager. Denne operasjonen klarerer forbindelsestabellen for alle kommando-ord.
Tidslukene 512 og 1 til 7 kalles det umiddelbare felt, og blir behandlet forskjellig fra de andre tidslukene 8 til 511. Tidslukene 8 til 511 er det ikke-umiddelbare feltet, og blir brukt kontinuerlig for kortlesning, mens tidslukene 512 og 1 til 7 blir brukt for styring av hardware - f.eks. til å operere releer. Når tallet 512 fra telleren blir dekodet, blir ABO og ABl driverne 220, som bufrer kommando-ord på ISB deaktivert, og når tallet 8 blir dekodet blir driverne aktivert. Under normale operasjonsforhold blir derfor ikke kommandoene i dét umiddelbare felt sendt inn på ISB. Hvis inn/ut-pulsen I0PLS blir mottatt fra datamaskinen, blir ABO og AB^ buffer-deaktiver-ingslogikk deaktivert, og under det neste hele umiddelbare felt blir kommandoene i tidslukene 512 og 1 til 7 sendt til mellom-kassettbussen 112.
Det umiddelbare felt blir brukt til å generere spesielle kommando-ord til mottager- og sender-status, eller til opp- og ned-kort.
Til ISB blir det sendt et signal kalt TSO, som er de-kodings-signalet for 512-telling fra telleren som blir taktstyrt av DCLK for å gi en puls en gang hver frame.
Når et DATOC og DS60 signal blir mottatt fra datamaskinen, blir dataene tilstede på DATA 6-15 fra datamaskinen ladet inn i inngangs-adresseregisteret 216 (figur 3). Den mottatte informasjon er en adresse i området 1 til 512, og er det luke-nummer i forbindelsestabellen som blir valgt av datamaskinen for det neste kommando-ord fra datamaskinen. Innholdet av registeret blir brukt til å adressere ABO- eller ABl-direktelagrene ved mottagelse av et D0A60 eller D0B60, som beskrevet ovenfor.
Når et data inn A (DIA) og DS60-signal blir mottatt fra datamaskinen, kommando-ordet i den spesifiserte tidsluke, blir ABO sendt til den felles styrings-buss DATA 0-15. På lignende måte, når et data inn B (DIB) og DS60 blir mottatt, blir ordet ABl sendt til DATA 0-15.
Funksjoneringen av den digitale svitsj-styrekrets DSC blir indikert ved statusen av en opp/ned-låsekrets. Hvis et CLR og et DS61 signal blir mottatt fra datamaskinen, blir opp/ned-låsskretsen stilt til ned. Dette skjer når datamaskinen be-stemmer seg for å deaktivere DSC på grunn av en mulig feilfunk-sjon. En lysemitterende diode (LED) lyser for å indikere at DSC er ned. Hvis et STRT og DS61-signal blir mottatt, blir opp/ ned-låsekretsen stilt til opp, og den lysemitterende dioden blir slukket. Opp/ned-låsekretsen blir stilt til opp når utstyret blir tatt i bruk ved tilbakestillings-signalet IORST. Det henvises til figur 2, som viser at hvis A-sidens DSC er ned, tar B-sidens DSC over styringen av sentralen.
Når signalene IORST eller CLR, DS61 blir mottatt, blir 1-512-tellerne klarert til 1, og SYN blir sendt opp mellomkassett-bussen for å sette opp de andre kortene i systemet. Et SYN-signal fyller forbindelsestabellen med blindoperasjoner.
Dataene fra den felles styrings-datamaskin, DATA 0-15,
blir låst til sender-registrene ved mottagelse av signalene DATOC og DS61 fra datamaskinen.
Dataene som er låst i mottager-registeret blir sendt til datamaskinen som DATA 0-15 ved mottagelse av signalene DATIA og DS61 fra datamaskinen.
Fra en fundamental krystallstyrt taktenhet på 16,384 mHz, generert på den tidsdelte multiplekserkrets, blir to takt-signaler ACLK og DCLK generert, og brukt til å tidsstyre kommandoene og data-manipulasjonene langs mellomkassett-bussen, og langs hovedlinjen 12. Begge taktsignalene er 4,0, 96 mHz 50.50 rom-markerings-forholdssignaler, hvor ACLK-signalet leder DCLK-signalet med 90°. Det er mulig, som et valg, å synkronisere taktenhetene med et 2,048 mHz taktsignal fra en linje-styringskrets eller annen passende ekstern taktsignal-kilde.
DSC-kretsen 20 overvåker de seks velger-bit DS0-5 når datamaskinen 10 sender kodene 60 og 61. Signalene DS60 og DS61 blir generert, og de følgende DSC-funksjoner blir aktivert:
Opptatt-flagget SELB blir satt opp når signalet IOPLS blir mottatt, for å indikere at en operasjon i det umiddelbare felt er ventet. Flagget blir klarert ved slutten av det umiddelbare felt. SELB blir også satt opp for varigheten av et system-normaliserings-signal, SYN.
Positiv logikk blir brukt i dette dokumentet:
når sant signal gir lav spenning, gir falskt signal høy
spenning,
når sant signal gir høy spenning, gir falskt signal lav spenning.
Kraftforsynings-spenningen for systemet er +5 + 0,25 volt. Kraftforsyningen er avkoblet med en 15 uF kondensator og en 10
nF kondensator ved hvert tilkoblingspunkt.
Det henvises nå til figur 11, hvor kassett-mellomkoblings-kretsen 104 er vist i mer detalj. Kretsen mottar adresser på
de to adresse-bussene 108 og 110. 5 bit av adressene blir dekodet i dekoder-kretsene 302 og 304 for å generere de respektive kassett-aktiverngskretsene på linjene 306 og 308. De resterende 11 bit blir bufret i bufferkretsene 310 og 312, og brukt som kassettbuss-adresser på kassett-adressebussene B ABO og B ABl.
Data blir mottatt og sendt på bussen 112 som to sett på
8 bit, designert som øvre og nedre byte på bussene 314, 316. Disse blir mottatt og sendt av toveis-bufferne 318, 320, til kassettbussene B DATA-buss øvre 322 og B DATA-buss nedre 324. Styring av data-sending fra bufferne 318, 320 er ved signalet D ut øvre og D ut nedre.
Det henvises nå til figur 2, som viser mellomkoblings-kretsen 1 ifølge den foreliggende oppfinnelse, koblet mellom telefonigruppene 100 og kassettbussen Sl.
Figur 12 viser at mellomkoblings-kretsen omfatter en adresse-komparator 22 forbundet via en OG-port 3 til en tids-kontrollkrets 24, som selektivt styrer operasjonen av en låsekrets 25, en dekoder-krets 26 og en utgangs-styringskrets 27.
Mellomkoblings-kretsen som vist på figurene 12 og 13 er fortrinnsvis konstruert som et ikke-engasjert logikk-system (ULA), og vil bli referert til som et slikt når det gjelder, tidskontroll-sekvensene. Kort-adressene i adresseordet (bit 5-9) blir.sammenlignet i komparator-kretsen 22 med kort-posisjons-adressene (CAD 1-5) på det fastkoblede TDM koblingskort. Hvis alle bit passer, innleder kassettaktiverings-signalet en kommando-syklus via OG-porten 23.
For økonomisk bruk av porter med det uengasjerte logikk-systemet, er 5 av låsene i 6-bit-låsen 25 "gjennomsiktige", nivåutløste låser. Taktenheten blir styrt ved kort-aktiverings-signalet med signalet DCLOCK for å sikre at inngangsdataene er stabile under hele taktsignal-perioden. Den andre datalåsen har et forutinnstilt inngangs-signal for å sikre at kortet ikke blir forsynt med elektrisk kraft i ned-modus.
Kommandostrukturen er som i tabell 1 på figur 20. Dekoder-seksjonen genererer det rette forlangende til utgangs-styrings-seksjonen.
Modus-pinnen er normalt fastkoblet til en spesiell logikk-funksjon, avhengig av funksjonen for de tilhørende kort. Modus-pinnen, når den er høy, tillater at en ekstra senderpuls blir generert under en mottagersyklus for kodek-anvendelse. Kodek blir brukt til å omforme analoge signaler for bruk av telefon-abonnentene .
JJår moduspinnen er lav, forbinder den internt forhånds-mottager ut til forhånds-mottager inn. Intet utgangs-signal blir generert fra forhånds-mottager ut.
En forsinkelse på to tidsluker blir introdusert ved for-sinkelses-kretsen 28 for å generere mottagerpulsen på det rette tidspunkt.
For kodek av en telefoni-gruppe, blir to ULA-signaler mottatt. Sender/mottager-kommandoen gitt til en ULA genererer en senderpuls og en mottagerpuls. Mottagerpulsen er imidlertid nødvendig fra den andre ULA for å styre den andre halvdel av databussen for mottagerdata. For å oppnå dette, blir forhånds-mottager ut og forhånds-mottager inn kryssforbundet mellom de to ULA-kretsene. Modus-pinnen på hver ULA blir stilt høy.
På anvendelser med en enkelt ULA, blir moduspinnen stilt lav, noe som forbinder forhånds-mottager ut og forhånds-mottager inn internt.
Opp- og ned-kommandoene blir fullt dekodet fra alle seks adresse-bit (10-15), og; en enkelt bit-lås i utgangs-styrekretsen 27 blir stilt tilsvarende.
I ned-stillingen forekommer ingen utgangs-signaler unntatt kort-aktivering, ned, og BABll-15 hvis andre kommandoer blir gitt. Bare P3 tilbakestill, SYN eller UP-kommando vil tilbakestille logikken.
All tids-styring blir igangsatt ved passende kanter av signalene ACLOCK og DCLOCK. For å minimalisere forsinkelser i deler av kretsen, er taktenhetene bufret til det ikke-kritiske område inne i ULA-kretsen. De raske taktenhetene er merket med
en asterisk, og blir matet direkte uten bufring.
Ved mottagelse av kort-aktiverings-signalet, genererer tids-styringskretsen 2 aktiverings-signaler og et taktsignal.
Taktsignalet er en kombinasjon av kort-aktiverings-signalet og DCLOCK for den tidligere beskrevne seks-bit lås.
Aktiverings-signalene er:
a) Taktstyrt aktiverings-signal.
Da utgangs-signalet fra seks-bit låsen 5 ikke endres
før den heste kommando, tillater taktstyrt aktivérings-signalet bare én forhånds-mottager ut puls å bli generert hvis AB15 er høy eller DOUT hvis AB15 er lav.
Kommando DOUT beordrer kassett-mellomkoblingskretsen på figur 1 å kjøre ut eller å motta informasjon. DOUT kan være felles, eller DOUT øvre eller DOUT nedre. Hvis DOUT øvre eller nedre er valgt, blir informasjon bare sendt på den øvre del av hovedlinjen og omvendt.
b) ULA aktivering.
Dette er kort-aktivering strukket til en lengde på
1 1/2 ganger DCLOCK-signalet. Det indikerer at ULA
skal til å begynne en sende- eller mottagersyklus. Utgangs-styrekretsene 7 forbinder utgangs-kravene fra dekoder-seksjonen og tidskontroll-signalene.
a) DOUT:
En 3/4 taktpuls igangsatt av signalet taktstyrt aktivering
og sender-krav for å forberede kassett-mellomkoblingskortet for datamottagning. Åpen kollektor-utgang blir brukt i likhet med de andre kort i kassetten.
b) Forhånds- mottager ut:
Mottagerpuls-kommando forsinket ved 2 taktenheter. En
ACLOCK-syklus lang.
c) Mottager:
Generert ved forhånds-mottager inn eller internt forbundet
forhånds-mottager ut, taktstyrt ut ved ACLOCK som en 1/2 taktpuls.
d) ULA aktivering:
En forlengelse på 1 1/2 D-taktenheter av kort-aktiverings-signalet, bragt ut for kodek kort-tidskontroll.
e) Ned:
Apen kollektor driver for ned lysemitterende diode-indikator for å indikere når kortet er ikke-operativt.
f) Kort- tilbakestilling:
Generert enten ved SYN (system-normalisering) eller P3-tilbakestilling fra "navlestreng"-kabelen som blir brukt for å sette inn eller å fjerne et kort av en telefoni-gruppe.
g) Kort- aktivering:
1/2 taktpuls, generert av kassett-aktiverings-signalet når
adressebitene 5-9 passer sammen med 5-bit kortadressen (CAD 1-5).
h) Buss sender/ mottager- aktivering:
Dette signalet styrer data-overføring til den felles data-buss, og derfor må forsinkelser av dette signal være mini-male. Dette sikres ved å begynne og slutte pulsen med ACLK<*> og DCLK<*> med låst oppbakking.
DCLK og DCLK* forsøker kontinuerlig å tilbakestille buss sender/mottager-aktivering BTE-lås, og å spørre ut-gangsporten. Enten DOUT, forhånds-mottager inn eller for-håndsmottager ut (med modus stilt lavt) undertrykker DCLK<* >og DCLK for én syklus, og tillater ACLK<*> å begynne pulsen og å stille BTE-låsen.
Det neste DCLK<*->si.gnal avslutter pulsen.
i) Send:
Lignende aksjon og tidskontroll som buss sender/mottager-aktivering, men bare DOUT begynner pulsen sammen med ACLK<* >for å starte pulsen en halv taktenhet-syklus tidligere. Dette gir tid til å forberede data for utsendelser, og stille retningen for buss sender/mottagerne.
Claims (8)
1. Tidsdelt, multiplekset telekommunikasjons-sentral innbefattende et tidsdelt, multiplekset adresse- og styresystem, hvor styresystemet omfatter en felles styrings-datamaskin (10) og en tidsdelt, multiplekset, digital svitsj-styrekrets (20), hvor nevnte sentral omfatter et flertall av kassetter (Sl-SN) med telefon-grupper (100-102), en databuss (112) og en flerhet av adressebusser (108, 110), hvor nevnte databuss (112) sammenbinder nevnte flertall av kassetter (Sl-SN) for tidsdelt, multiplekset dataoverføring mellom nevnte telefon-grupper (100, 102) under styring av adressering på nevnte adressebusser (108, 110), hvilken adressering mottas ved hjelp av nevnte, tidsdelte, multipleksede, digitale svitsj-styrekrets (20) fra nevnte felles styrings-datamaskin (10), idet nevnte tidsdelte, multipleksede, digitale svitsj-styrekrets (20) omfatter en første (ABO) og en andre (ABl) adressebuss-grensesnittkrets, et overføringsregister og et mottaksregister som hvert er forbundet med nevnte databuss (112) og er tilgjengelig for nevnte felles styrings-datamaskin (10) for å bevirke datautveksling mellom nevnte kassetter (Sl-Sn) og nevnte felles styrings-datamaskin (10) , idet nevnte felles styrings-datamaskin (10) er innrettet for å adressere nevnte kassetter (Sl-SN) ved å innsette henholdsvise kassett-adresser i nevnte første (ABO) og andre (ABl) adressebuss-grensesnittkrets ,
karakterisert ved at nevnte felles styrings-datamaskin (10) videre er innrettet for å adressere nevnte tidsdelte, multipleksede, digitale styrekrets (20) ved å innsette henholdsvis adressering i nevnte første (ABO) og andre (ABl) adressebuss-grensesnittkrets for å bevirke at nevnte tidsdelte, multipleksede svitsj-styrekrets (20) leser data fra nevnte over-føringsregister eller skriver data i nevnte overføringsregister og leser data fra nevnte mottaksregister og skriver data i nevnte mottaksregister for å bevirke datautveksling mellom nevnte felles styrings-datamaskin (10) og nevnte tidsdelte, multipleksede, digitale svitsj-styrekrets (20).
2. Telekommunikasjons-sentral ifølge krav 1, karakterisert ved at den digitale svitsj-styrekretsen (20) innbefatter et første adresselager (208), et andre adresselager (210) og et datalager som omfatter et øvre (224) og et nedre (226) overføringsregister, hvor det første og andre adresselager er koplet for å motta henholdsvis første og andre adresseinformasjon fra den felles styrings-datamaskinen (10), hvor de øvre og nedre dataoverføringsregistrene er koplet for å motta data fra den felles styrings-datamaskinen (10), hvor første og andre adresselager er forbundet med første (ABO) og andre (ABl) mellomkassett-buss for å tilveiebringe adresse-informasjon til telekommunikasjons-sentralen, og hvor de øvre og nedre dataoverføringsregistrene er forbundet med en mellomkassett-databuss (112) via henholdsvis første (228) og andre (230) databuss-drivere, og hvor databussen er delt i to halvdeler, en øvre og en nedre, for å overføre og motta øvre og nedre data-byter.
3. Telekommunikasjons-sentral ifølge krav 2, karakterisert ved at et mottaksregister (238) er koplet til de to halvdelene av databussen for å motta informasjon som er overført på databussen, hvor utgangen på mottaksregisteret er forbundet med en inngangs/utgangsbuss-driver, hvis utgang er forbundet med den felles styrings-datamaskinen (10) via en felles styrings-buss (12).
4. Telekommunikasjons-sentral ifølge krav 3, karakterisert ved at den innbefatter en første (242) og en andre (244) lese-adressebuffer forbundet henholdsvis med det første (208) og det andre (210) adresselager for å motta den avgitte adresseinformasjon til nevnte første (ABO) og andre (ABl) mellomkassett-adressebuss, hvor utgangene fra den første (242) og andre (244) lese-adressebuffer er forbundet med den nevnte inngangs/utgangsbuss-driver for å muliggjøre at utgangs-adresseinformasjon kan tilbakekoples til den nevnte felles styrings-datamaskin (10) for sjekking.
5. Telekommunikasjons-sentral ifølge krav 4, karakterisert ved at den innfatter en første (222) og en andre (236) tilbakelesnings-adressebusskrets som henholdsvis er forbundet med den første (ABO) og den andre (ABl) adressebuss for å lese adresser som utleveres på disse bussene, hvor utgangene fra den første (222) og den andre (236) tilbakelesnings-adressebusskrets er forbundet med inngangene på den første (228) og den andre (230) databuss-driver.
6. Telekommunikasjons-sentral ifølge krav 5, karakterisert ved at den første (ABO) og den andre (ABl) adressebuss og den øvre og nedre databuss (112) er forbundet via en flerhet av kassett-grensesnittkretser (104, 106) med et flertall av kassetter (Sl-SN) med utstyr i en telekommunikasjons-sentral, hvor flere telefon-grupper (100, 102) med abonnenter er forbundet med minst to av nevnte kassetter (Sl-SN) via henholdsvise grensesnittkretser (104, 106).
7. Telekommunikasjons-sentral ifølge krav 6, karakterisert ved at hver kassettgrensesnitt-krets (104, 106) innbefatter en første (302) og en andre (304) adresse-dekodingskrets for å dekode en del av adressen på hver henholdsvise første (ABO) og andre (ABl) adressebuss for å identifisere en kassett (Sl-SN), en første (310) og en andre (312) adressebuffer tilknyttet nevnte første (ABO) og andre (ABl) adressebuss for å bufre den gjenværende del av hver adresse til de respektive første (306) og andre (308) kassett-adressebusser, og innbefattende en første (318) og en andre (320) toveis-buffer forbundet med den øvre (314) og nedre (316) byte-mellomkassett databuss og med den øvre (322) og den nedre (324) bytekassett-databuss for å bufre informasjon mellom kassetten (Sl-SN) og den digitale svitsj-styringskrets (20).
8. Telekommunikasjons-sentral ifølge krav 7, karakterisert ved at grensesnittkretsene for telefon-gruppene innbefatter en flerbits låsekrets (25) som mottar og blir aktivert av en første del av den gjenværende del av adressebiter, idet nevnte låsekrets (25) er forbundet via en dekodingskrets (26) med en utgangs-styringskrets (27), hvilken utgangs-styringskrets (27) tilveiebringer utgangssignaler til telefonkort for å styre strømmen av data fra en utvalgt av nevnte telefonabonnenter (A, B) til kassettbussen (322, 324) og deretter til mellomkassett-bussen (112), og at en andre del av den gjenværende del av adressebitene fra nevnte kassett-grensesnittkrets benyttes for å energisere den rette telefon-gruppegrensesnittkrets for å tillate at bare den kretsen sender data til kassettbussen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB838301326A GB8301326D0 (en) | 1983-01-18 | 1983-01-18 | Electronic switching system |
GB838301325A GB8301325D0 (en) | 1983-01-18 | 1983-01-18 | Interface circuits |
Publications (3)
Publication Number | Publication Date |
---|---|
NO840162L NO840162L (no) | 1984-07-19 |
NO167180B true NO167180B (no) | 1991-07-01 |
NO167180C NO167180C (no) | 1991-10-09 |
Family
ID=26284944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
NO840162A NO167180C (no) | 1983-01-18 | 1984-01-17 | Tidsdelt, multiplekset adresse- og styresystem. |
Country Status (10)
Country | Link |
---|---|
US (1) | US4569040A (no) |
EP (1) | EP0122684B1 (no) |
JP (1) | JPH0638675B2 (no) |
AU (1) | AU562716B2 (no) |
CA (1) | CA1212442A (no) |
DE (1) | DE3472197D1 (no) |
DK (1) | DK166340C (no) |
IE (1) | IE55080B1 (no) |
NO (1) | NO167180C (no) |
NZ (1) | NZ206850A (no) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4608685A (en) * | 1984-04-30 | 1986-08-26 | Northern Telecom Limited | Packet and circuit switched communications network |
GB8515347D0 (en) * | 1985-06-18 | 1985-07-17 | Plessey Co Plc | Telecommunications exchanges |
FR2669496B1 (fr) * | 1990-11-21 | 1995-03-31 | Alcatel Business Systems | Commutateur temporel a architecture eclatee et module de raccordement pour la constitution d'un tel commutateur. |
GB2303274B (en) * | 1995-07-11 | 1999-09-08 | Fujitsu Ltd | Switching apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3996566A (en) * | 1974-12-16 | 1976-12-07 | Bell Telephone Laboratories, Incorporated | Shift and rotate circuit for a data processor |
ZA786107B (en) * | 1977-11-07 | 1979-10-31 | Post Office | Improvements in or relating to the switching of digital signals |
GB2007942B (en) * | 1977-11-07 | 1982-04-28 | Post Office | Switching of digital signals |
US4187399A (en) * | 1978-06-05 | 1980-02-05 | Bell Telephone Laboratories, Incorporated | Call state processor for a time division switching system |
US4408323A (en) * | 1981-06-29 | 1983-10-04 | Bell Telephone Laboratories, Incorporated | Processor facilities for integrated packet and voice switching |
-
1984
- 1984-01-13 DE DE8484300193T patent/DE3472197D1/de not_active Expired
- 1984-01-13 EP EP84300193A patent/EP0122684B1/en not_active Expired
- 1984-01-17 NZ NZ206850A patent/NZ206850A/en unknown
- 1984-01-17 US US06/571,442 patent/US4569040A/en not_active Expired - Fee Related
- 1984-01-17 NO NO840162A patent/NO167180C/no unknown
- 1984-01-17 IE IE90/84A patent/IE55080B1/en not_active IP Right Cessation
- 1984-01-17 CA CA000445406A patent/CA1212442A/en not_active Expired
- 1984-01-18 DK DK022484A patent/DK166340C/da not_active IP Right Cessation
- 1984-01-18 JP JP59006990A patent/JPH0638675B2/ja not_active Expired - Lifetime
- 1984-01-18 AU AU23564/84A patent/AU562716B2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
EP0122684B1 (en) | 1988-06-15 |
IE840090L (en) | 1984-07-18 |
NO167180C (no) | 1991-10-09 |
DE3472197D1 (en) | 1988-07-21 |
JPS59188294A (ja) | 1984-10-25 |
DK22484A (da) | 1984-07-19 |
DK22484D0 (da) | 1984-01-18 |
JPH0638675B2 (ja) | 1994-05-18 |
EP0122684A1 (en) | 1984-10-24 |
NZ206850A (en) | 1987-11-27 |
DK166340B (da) | 1993-04-05 |
IE55080B1 (en) | 1990-05-23 |
NO840162L (no) | 1984-07-19 |
AU2356484A (en) | 1984-07-19 |
CA1212442A (en) | 1986-10-07 |
DK166340C (da) | 1993-08-23 |
AU562716B2 (en) | 1987-06-18 |
US4569040A (en) | 1986-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4736409A (en) | Control data transmission system for private branch exchange | |
US4306303A (en) | Switching of digital signals | |
JPH0476280B2 (no) | ||
US4345325A (en) | Message-interchange circuitry for microprocessors linked by synchronous communication network | |
US5088089A (en) | Apparatus for programmably accessing and assigning time slots in a time division multiplexed communication system | |
US4542507A (en) | Apparatus for switch path verification | |
NO167180B (no) | Tidsdelt, multiplekset adresse- og styresystem. | |
US3920920A (en) | Data insertion in the speech memory of a time division switching system | |
US5420894A (en) | Elastic storage circuit | |
US5325404A (en) | Synchronization device for performing synchronous circuit switching functions thru an asynchronous communication node | |
US4633461A (en) | Switching control for multiple stage time division switch | |
US4339815A (en) | Multiplex connection unit for use in a time-division exchange | |
US5237563A (en) | Four-wire line unit interface circuit | |
US5023867A (en) | Protocol and apparatus for selectively scanning a plurality of lines connected to a communication device | |
GB2134753A (en) | Electronic switching system | |
US4532624A (en) | Parity checking arrangement for a remote switching unit network | |
KR0153016B1 (ko) | 전전자 교환기용 시공간 분할 스위칭 회로 | |
KR930008360B1 (ko) | 2k 타임스위치 | |
KR820002240B1 (ko) | 멀티포트 디지탈 스위칭 소자 | |
JP2527994B2 (ja) | 通話路導通試験方式 | |
KR920001859B1 (ko) | 타임 스위치 제어 메모리장치 | |
JP3908371B2 (ja) | 通信回線データを端末へ出力する装置 | |
SU1509916A1 (ru) | Устройство дл сопр жени абонента с ЭВМ | |
SU1681394A1 (ru) | Устройство дл автоматической коммутации и сопр жени | |
CA1061883A (en) | Data insertion in the speech memory of a time division switching system |