NO150338B - Null-detektor - Google Patents

Null-detektor Download PDF

Info

Publication number
NO150338B
NO150338B NO780478A NO780478A NO150338B NO 150338 B NO150338 B NO 150338B NO 780478 A NO780478 A NO 780478A NO 780478 A NO780478 A NO 780478A NO 150338 B NO150338 B NO 150338B
Authority
NO
Norway
Prior art keywords
bits
input data
data word
zero
detector
Prior art date
Application number
NO780478A
Other languages
English (en)
Other versions
NO780478L (no
NO150338C (no
Inventor
John William Pross Jr
Original Assignee
Singer Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Singer Co filed Critical Singer Co
Publication of NO780478L publication Critical patent/NO780478L/no
Publication of NO150338B publication Critical patent/NO150338B/no
Publication of NO150338C publication Critical patent/NO150338C/no

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/607Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers number-of-ones counters, i.e. devices for counting the number of input lines set to ONE among a plurality of input lines, also called bit counters or parallel counters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/06Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element
    • G11C11/06007Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using single-aperture storage elements, e.g. ring core; using multi-aperture plates in which each individual aperture forms a storage element using a single aperture or single magnetic closed circuit

Description

Den foreliggende oppfinnelse vedrører null-detektor, omfattende organer til å kode et inn-dataord som inneholder en flerhet av null- og enerbiter.
Oppfinnelsen finner spesielt anvendelse i forbindelse
med kjernelagerstyreinnretninger.
Kraftbehovet for et kjernelager har en direkte sammen-heng med antallet av nuller som skal skrives inn eller leses ut fra kjernelageret. Dette innebærer en økning i energifor-bruket i lagerkjernen når innholdet i et dataord omfatter
flere nuller enn enere. Der kan oppnås en betydelig energi— besparelse ved hjelp av organer som kan bestemme når det er fordelaktig å snu polariteten hos innordet når dette skrives inn i lageret. Selvsagt må hvert ord i lageret inneholde en ekstra bit til å indikere om polariteten hos vedkommende ord er blitt snudd, slik at dette kan få tilbake sin opprinnelige polaritet når det leses ut.
Tidligere har det i forbindelse med innretninger som be-nytter sn slik fremgangsmåte til sparing av energi, vært brukt analogteknikk fremfor digitalteknikk. Analogfremgangsmåten innbefatter omforming av inndataene fra digitalform til et spenningsnivå hvis størrelse sammenlignes med en referanse-spenning. Ulempene ved analogfremgangsmåten er at den fordrer et stort antall kostbare deler og kan ikke uten videre utvides når størrelsen på dataordet øker.
Null-detektoren ifølge den foreliggende oppfinnelse er
en innretning som kan brukes sammen med kjernelagre for å bestemme om innholdet av et dataord innbefatter flere nuller enn enere.
Således er en null-detektor av den innledningsvis angitte art, ifølge oppfinnelsen karakterisert ved at kodeorganene er slik anordnet at de ved kodingen omformer inn-dataordet til to grupper utgående databiter med null- og enerbiter, idet hver gruppe omfatter et færre antall biter enn inn-dataord, samtidig som hver gruppe representerer antallet nullbiter i en motsvarende del av inn-dataordet, og samtidig som der er anordnet et organ til å summere antallet av nullbiter i hver respektiv del av inn-dataordet representert av nevnte grupper, samt et ytterligere organ som er anordnet til i avhengighet av summeringsorganet å avgjøre om det totale antall nullbiter i inn-dataordet stemmer overens med eller overstiger antallet enerbiter.
Ved en spesiell utførelsesform for oppfinnelsesgjenstanden omfatter denne tre integrerte kretser og en ut-nellerport. I forbindelse med beskrivelsen av oppfinnelsen blir denne re-alisert med et 16 biter dataord. Dataordet bestående av 16 biter blir oppdelt i to deler, hvert på 8 biter. De første 8 biter blir benyttet til adressering av et. første leselager
(ROM), og de andre 8 biter til adressering av et annet leselager. Ut fra hvert leselager vil der komme et signal som representerer antallet av nuller på de linjer som benyttes for adressering av lagrene. Disse tall tilføres en fire-biter addisjonskrets som beregner summen av dem. Summen fremkommer på utgangsklemmene fra addisjonskretsen og viser om antallet av •nuller i ordet er større eller lik åtte. Disse signaler til-føres deretter en neller-port og inverteres for å skaffe det ønskede utsignal.
Følgelig er det en hensikt med den foreliggende oppfinnelse å skaffe en null-detektor til bruk i forbindelse med kjernelagre for å bestemme antall nuller i et dataord og omforme nullene til enere og enerne til nuller for å redusere lagerkretsenes kraftbehov.
Disse og andre hensikter, trekk og fordeler ved den foreliggende oppfinnelse vil fremkomme mer tydelig fra den følgende beskrivelse tatt i forbindelse med tegningen.
Fig. 1 er et skjematisk diagram over null-detektoren
ifølge oppfinnelsen.
Fig. 2 viser i tabellformat innholdet i hvert ord i
begge leseminner.
Fig. 3 anskueliggjør hvordan oppfinnelsesgjenstanden
kan utvides for et større databitord.
På fig. 1 er der anskueliggjort hvordan en null-detektor 10 ifølge oppfinnelsen finner anvendelse.i forbindelse med
et 16 biter dataord. Detektoren består av et første leselager 11, et annet leselager 12, en addisjonskrets 13 og en neller-port "14. Alle disse komponenter kan omfatte integrerte kretser som er velkjente for fagfolk på dette område.
Inndataordet som tilføres lagrene 11 og 12, overføres ved hjelp av signallinjer MO, M1...M15. Fra neller-porten 14 utsendes der et signal F1 hvis polaritet bestemmer om polariteten hos inn-dataordet skal snus eller ikke. Fem andre ut-signaler fra addisjonskretsen 13 er betegnet med henholdsvis SQi, S1;L' S2i' S3i 0<3 ci • Disse ut-signaler benyttes dersom detektoren skal utvides for inn-dataord av større lengde. Dataordet med 16 biter oppdeles i to sett, hvert på 8 biter. Hvert sett benyttes for adressering av et leselager som rommer 256 ord å 4 biter. Fig. 1 viser bitene MO, M1...M7 forbundet med adresseinngangen til lageret 11. På lignende måte er bitene M8, M9...M15 forbundet med lageret 12. Den mest signifikante adresselinje er betegnet med 5 i begge lager 11, 12. Det minst signifikante bit er betegnet 15, og de mellomliggende adresselinjer er på figuren betegnet på en vanlig måte. Innholdet i hvert ord i de to leselager ér vist på fig. 2. Alle tall på denne figur er representert ved bruk av et heksadesimalt system. Toppraden med tall representerer innholdet av inn-databitene MO, M1, M2 og M3 i tilfellet av lageret 11, og inn-databitene M8, M9, M10 og M11 i-tilfellet lageret 12. På lignende måte er den første spalte til venstre på fig. 2 representativ for innholdet av inn-databitene M4,
M5, M6, M7 eller M12, M13, M14 eller M15. De øvrige tall representerer innholdet i hver spesielle lokasjon i lageret. F.eks. dersom MO = 0, M1 = 1, M2 = 0, M3 = 1,M4 = 0, M5 = 1,
M6 = 1 og M7 = 1, så ville man ved krysningen mellom spalte
5 og rad 7 finne et tretall. Innholdet i hvert ord i lageret er alltid det tall som representerer antallet nuller i adresseordet. Som med eksempelet ovenfor var der tre nuller i adressen, nemlig MO, M2 og M4, hvorfor der finnes et tretall ved denne adresse.
Ut fra hvert lager vil der således komme et tall svar-ende til antallet av nuller på inngangsdatalinjene som ad-resserer de enkelte lager. Disse tall kommer ut på de linjer som er betegnet med 9,10- 11 og 12 for hvert lager. I hvert tilfelle er signallinjen 9 den mest signifikante og signallinjen 12 den minst signifikante. Disse to tall tilføres deretter til 4 biter addisjonskretsen 13. Addisjonskretsen beregner summen av disse to tall. Denne sum fremkommer, på de •ut-.-. gangsterminaler fra addisjonskretsen der er betegnet som . .4, 1, 13, 10 og 9. Signalet ved utgangsterminal 9, også betegnet med C^, har en signifikans på 2 4 og er det mest signifi.kante signal. Signalet ved utgangsklemmen 10, også kalt S.^, har en signifikans på 2 3. De øvrige signaler har tilsvarende mindre signifikanser. Dersom enten S,.eller C. 3i i inneholder en "1", så er antallet av nuller i inn-dataordet større eller lik åtte. Disse to signaler avføles samtidig i neller-porten 14, og utgangssignalet fra porten 14 inverteres for å danne utgangssignalet .. F^ er lik. null dersom antallet av nuller er større enn eller, lik antallet, av enere, mens det samme signal har verdien .1. dersom antallet av nuller er mindre enn antallet av enere. På fig. -3 er der vist en teknikk for null-detektering i forbindelse med et minne eller lager som har et dataord på 32 biter. I dette tilfelle overfører to 16 biter null-detektorer 31 og 32 sine utgangssignaler til en annen 4 biter addisjonskrets 33 hvis utgangssignal på klemmen 9.vil ha en signifikans på 16. Dette signal tilføres en neller-port 34 sammen med utgangssignalene C. og Q (som hvert har en signifikans på 16) fra de to 16 biter nulldetektorer for å skaffe utgangssignalet F^. Her blir F^ lik null dersom antallet av nuller er-lik eller større enn antall enere. F^ har verdien 1 dersom antallet av nuller er mindre enn antallet av enere. Den foreliggende oppfinnelse har også den tilleggs-funksjon at den kan beregne pariteten for inn-dataordet. På fig. 1 angir signalet SQi pariteten for inn-dataordet. Dersom antallet av enere i ordet er et liketall, vil dette signal ligge på et høyt nivå (f.eks. 2,4 - 5,0 volt ). og dersom
antallet av enere i inn-dataordet er et ulike tall, vil dette signal befinne seg på lavt nivå (0,0 - 0,4 volt). Paritet er en nyttig egenskap hos et ord fordi den kan.lagres i et lager sammen med selve ordet og deretter benyttes som en verdikon-troll på ordet når dette leses ut fra lageret..
I det foregående er der beskrevet en null-detektor til å bestemme antallet av nuller i et inn-dataord.med. et vari-abelt antall biter. Selv om bare foretrukne utførelsesformer for den foreliggende oppfinnelse har blitt beskrevet, skal det forstås at oppfinnelsen ikke skal begrenses til disse, men bare ved den ramme som er trukket ved patentkravene.

Claims (8)

1. Null-detektor, omfattende organer ( 11, 12; 31, 32) til å kode et inn-dataord som inneholder en flerhet av null- bg enerbiter (MO - M15; MO - M31), karakterisert ved at kodeorganene (11, 12; 31, 32 ) er slik anordnet at dé ved kodingen omformer inn-dataordet til to grupper utgående databiter med null- og enerbiter, idet hver gruppe omfatér et færre antall biter enn inn-dataordet, samtidig som hver \ gruppe representerer antallet nullbiter i en motsvarende del av inn-dataordet, og samtidig som der er anordnet et organ (13; 33) til å summere antallet av nullbiter i hver respektiv del av inn-dataordet representert av nevnté grupper, samt et ytterligere organ (14; 34) som ér anordnet til i avhengighet av summeringsorganet å avgjøre om det totale antall nullbiter i inn-dataordet stemmer overens med eller overstiger antallet enerbiter.
2. Detektor som angitt i krav 1, karakterisert ved at kodeorganene (11, 12; 31, 32) omfatter dels et første ROM-leselager (11; 31) for koding av en første gruppe biter (MO -M7; MO - M15) fra inn-dataordet til å utgjøre en første av de to grupper ut-databiter, og dels et annet ROM-leselager (12; 32) for koding av den annen gruppe biter (M8 - M15; M16 - M31) fra inn-dataordet til å utgjøre en annen av de to grupper ut-databiter.
3. Detektor som angitt i krav 1og2, karakterisert ved at summeringsorganet (13; 33) ut-gjøres av en addisjonskrets som er tilsluttet de to ROM-lese-legeres (11, 12; 31, 32) utganger.
4. Detektor som angitt i et av kravene 1-3, karakterisert ved at det ytterligere organ (14; 34) er innrettet til å kombinere addisjonskretsens(13; 33) ut-signaler for fremskaffelse av et signal som representerer forholdet mellom antallet null- og enerbiter i inn-dataordet.
5. Detektor som 'angitt i krav 4 , karakterisert ved at det ytterligere organ (14; 34) omfatter en neller-port.
6. Detektor som angitt i et av de foregående krav og innrettet til å bli benyttet i forbindelse med et kjernelager for reduksjon av nødvendig effekttilførsel, karakterisert ved at neller-porten (14; 34) som kombinerer adisjonskretsens (13; 33) utgangssignaler, er slik anordnet at den, når antallet nullbiter i inn-dataordet svarer til eller er større enn antallet enerbiter i samme, avgir et ut-signal (F1) til kjernelageret, slik at dette bringes til å omforme nullbitene i inn-dataordet til enerbiter og enerbitene til nullbiter, hvorved der spares effekt i kjernelageret.
7. Detektor som angitt i krav 6, karakterisert ved første og andre null-detektorer (31, 32) hvis utganger er tilsluttet addisjonskretsen (33), idet neller-porten (34) er slik anordnet at den kombinerer ut-signalene fra de første og andre null-detektorer og addisjonskretsen for avgivelse av et ut-signal som representerer antallet nullbiter i inn-data<-ordet på respektive null-detektorer.
8. Detektor som angitt i et av de foregående krav, karakterisert ved et organ til å bestemme hvorvidt antallet enerbiter i inn-dataordet er uliketallig.
NO780478A 1977-02-28 1978-02-10 Null-detektor NO150338C (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/772,708 US4106105A (en) 1977-02-28 1977-02-28 Zero detector

Publications (3)

Publication Number Publication Date
NO780478L NO780478L (no) 1978-08-29
NO150338B true NO150338B (no) 1984-06-18
NO150338C NO150338C (no) 1984-09-26

Family

ID=25095960

Family Applications (1)

Application Number Title Priority Date Filing Date
NO780478A NO150338C (no) 1977-02-28 1978-02-10 Null-detektor

Country Status (9)

Country Link
US (1) US4106105A (no)
JP (1) JPS6035759B2 (no)
CA (1) CA1092247A (no)
DE (1) DE2807857A1 (no)
FR (1) FR2382050A1 (no)
GB (1) GB1592107A (no)
IL (1) IL53952A (no)
NO (1) NO150338C (no)
SE (1) SE422378B (no)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4446533A (en) * 1978-09-07 1984-05-01 National Research Development Corporation Stored program digital data processor
GB2039104B (en) * 1979-01-02 1983-09-01 Honeywell Inf Systems Data processing system
US4247891A (en) * 1979-01-02 1981-01-27 Honeywell Information Systems Inc. Leading zero count formation
US4578751A (en) * 1982-06-25 1986-03-25 At&T Technologies, Inc. System for simultaneously programming a number of EPROMs
US4604723A (en) * 1983-10-17 1986-08-05 Sanders Associates, Inc. Bit-slice adder circuit
FR2583203B1 (fr) * 1985-06-11 1991-06-21 Efcis Memoire morte a capacite de ligne optimisee et procede d'encodage d'une telle memoire
US5111415A (en) * 1989-11-06 1992-05-05 Hewlett-Packard Company Asynchronous leading zero counter employing iterative cellular array
JP3175648B2 (ja) * 1997-07-07 2001-06-11 ソニー株式会社 記憶装置及びデータの書込み方法
US6633951B2 (en) * 2001-03-15 2003-10-14 Intel Corporation Method for reducing power consumption through dynamic memory storage inversion
US9704568B1 (en) 2016-09-02 2017-07-11 International Business Machines Corporation Reducing SRAM power using strategic data pattern storage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2934746A (en) * 1956-08-01 1960-04-26 Honeywell Regulator Co Information signal processing apparatus
US3568162A (en) * 1968-09-27 1971-03-02 Bell Telephone Labor Inc Data processing with dual function logic
NL163350C (nl) * 1971-09-04 1980-08-15 Philips Nv Matrixgeheugen met middelen voor het al dan niet geinverteerd inschrijven van woorden.
DE2324796A1 (de) * 1972-10-24 1974-05-02 Sanders Associates Inc Speichereinrichtung mit geringem leistungsbedarf

Also Published As

Publication number Publication date
NO780478L (no) 1978-08-29
IL53952A (en) 1980-03-31
DE2807857C2 (no) 1987-05-27
SE422378B (sv) 1982-03-01
GB1592107A (en) 1981-07-01
JPS6035759B2 (ja) 1985-08-16
CA1092247A (en) 1980-12-23
US4106105A (en) 1978-08-08
FR2382050A1 (fr) 1978-09-22
FR2382050B1 (no) 1983-07-29
NO150338C (no) 1984-09-26
DE2807857A1 (de) 1978-08-31
JPS53108734A (en) 1978-09-21
SE7802152L (sv) 1978-08-29
IL53952A0 (en) 1978-04-30

Similar Documents

Publication Publication Date Title
NO150338B (no) Null-detektor
GB2216690A (en) Error detecting/correction
US4800535A (en) Interleaved memory addressing system and method using a parity signal
GB1260914A (en) Memory with redundancy
CA1227585A (en) Raster scan digital display system with digital comparator means
JPS6141028B2 (no)
JP2606862B2 (ja) 単−エラー検出・訂正方式
DE3582866D1 (de) Adaptive erkennungseinrichtung.
JPH0231417B2 (no)
US4035766A (en) Error-checking scheme
JPH0114737B2 (no)
JP3266529B2 (ja) 記憶領域アドレスをメモリ制御信号に変換するために変換情報を形成する方法および装置
US4403310A (en) Fixed data reading system
GB2300500B (en) Data check method and system
JP2004213588A (ja) 半導体装置
SU849308A1 (ru) Устройство дл коррекции информации вблОКАХ пОСТО ННОй пАМ Ти
JP3138342B2 (ja) 可変長符号の復号装置
SU809206A1 (ru) Устройство дл поиска информацииВ пАМ Ти
JPS6061842A (ja) 構造体メモリのアクセス方式
SU1075287A1 (ru) Устройство дл оперативного накоплени информации
KR920018768A (ko) 고유의 버스트 검색 기능을 가진 데이타 저장 시스템
SU968801A2 (ru) Устройство дл параллельного счета количества единиц (нулей) в двоичном числе
JPS63214456A (ja) 漢字キヤラクタジエネレ−タ
SU1387046A1 (ru) Запоминающее устройство с обходом дефектных элементов пам ти
JP3059209B2 (ja) 連想記憶装置