NO136013B - - Google Patents

Download PDF

Info

Publication number
NO136013B
NO136013B NO3641/72A NO364172A NO136013B NO 136013 B NO136013 B NO 136013B NO 3641/72 A NO3641/72 A NO 3641/72A NO 364172 A NO364172 A NO 364172A NO 136013 B NO136013 B NO 136013B
Authority
NO
Norway
Prior art keywords
storage
blocks
words
information
storage blocks
Prior art date
Application number
NO3641/72A
Other languages
English (en)
Other versions
NO136013C (no
Inventor
K Barwig
R Walker
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of NO136013B publication Critical patent/NO136013B/no
Publication of NO136013C publication Critical patent/NO136013C/no

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751Error or fault detection not based on redundancy

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

Funksjonsovervåket informasjonslager, særlig integrert halvlederlager.

Description

I telefonformidlingsanlegg med lagerprogrammert sentral-
styring såvel som i andre databehandlingsanlegg hvor der stilles strenge krav til driftssikkerhet, får funksjonsovervåkningen av informasjonslagrene i anlegget særlig betydning.
Av interesse i den forbindelse er i første rekke overvåk-
ningen av feil av første orden, dvs. slike feil som inntrer når en eneste komponent faller ut eller blir funksjonsudyktig. Ved overvåkning av et lager på slike feil er det i alminnelighet ikke nok bare å overvåke lagerets inn- og utganger. For i så
fall kunne feil av første orden som forårsaker flere feil som på utgangssiden kompenserer hverandre med hensyn til overvåknings-kriteriene, eventuelt ikke bli konstatert. Således kunne f.eks.
en feil i lagerets adressering føre til valg av en feilaktig lagercelle og dermed f.eks. til utlesning av et feilaktig lagrings-
ord uten at dette kan konstateres av en prøveanordning på utgangssiden, da det utleste lagringsord som sådant jo ikke er forfalsket.
Slike uoppdagede feil ville kunne unngås hvis funksjonen
av lagerets sentrale innretninger, altså f.eks. av adressekoderen,
ble overvåket separat. Det utstyr som skal til for dette, blir imidlertid betraktelig. Hertil kommer at de sentrale innretninger ved integrerte halvlederlagre, som i nyere tid stadig oftere kommer til anvendelse, og hvor lagercellene, adresseringselektro-nikken, dvs. dekodere og drivenheter, samt innskrivnings- og leseelektronikken er forenet til en fullstendig funksjonsdyktig komponent, er vanskelige eller umulige å komme til, så det oven-
nevnte overvåkningsprinsipp under tiden ikke lar seg anvende.
Oppfinnelsens oppgave er derfor å gi anvisning på et in-formasjons lager , særlig et integrert halvlederlager, som med lite utstyr gir mulighet for funksjonsovervåkning selv i forbindelse med de forhold som foreligger ved integrerte halvlederlagre.
Oppgaven blir ved et funksjonsovervåket halvlederlager, særlig integrert halvlederlager, som består av lagerblokker som er autonome med hensyn til de funksjoner som skal overvåkes, og hvor en første prøveinnretning er tilsluttet utgangen fra det samlede lager, ifølge oppfinnelsen løst ved at der bak de til-førselsledninger til lagerblokkene som har sammenheng med de funksjoner som skal overvåkes, bak avgreningen til den siste lagerblokk er sluttet en annen prøveinnretning, og at lagerblokkene tjener til lagring av så små del-informasjoner at funksjons-enkeltfeil innenfor en lagerblokk eller på dens individuelle tilførselsledninger bare berører så små deler av de informasjoner som opptrer ved utgangen fra det samlede lager, at forfalskningene av disse informasjoner ikke kompenserer hverandre til et resultat som ikke kan bestemmes som feilaktig av den første prøveinnretning som er tilsluttet utgangen fra det samlede lager.
Fordelene av en relativt billig og samtidig effektiv funksjonsovervåkning av informasjonslagre får særlig vekt ved integrerte halvlederlagre, da desentralisering av innretninger som ved konvensjonelle, ikke integrerte lagre er anordnet sentralt, ved integrerte lagre allikevel i en viss grad allerede er gitt på grunn av særegenhetene ved den teknologi som ligger til grunn for disse.
Som en videre utvikling gir oppfinnelsen anvisning på hvor-ledes prinsippet for lageret ifølge oppfinnelsen kan realiseres selv ved store lagre uten at det tilleggsutstyr desentraliseringen betinger, blir for omfattende.
I det følgende vil oppfinnelsen bli nærmere belyst ved tre utførelseseksempler under henvisning til tegningen. Fig. 1 er et prinsippskjerna for et informasjonslager med relativt liten kapasitet og oppbygget i samsvar med oppfinnelsen. Fig. 2 og 3 er prinsippskjemaer for informasjonslagre med større lagerkapasitet og likeledes oppbygget i samsvar med oppfinnelsen.
På fig. 1 er informasjonslageret ifølge oppfinnelsen likedan som på de øvrige figurer bare anskueliggjort når det gjelder overvåkningen av adresseringen. Ved behov kan det prinsipp oppfinnelsen gir anvisning på for oppbygning av lageret, selvsagt også utvides til å gjelde andre funksjoner som skal overvåkes,
enn addresseringen, f.eks. også til kommandokodingen, resp. til taktforsyningen.
Informasjonslageret på fig. 1 består av m lagerblokker Bl, B2 - Bm som er autonome i det minste når det gjelder adresseringen. Det består altså av lagerblokker som hver har egne adressetil-førselsledninger sil - smx og har hver sin adresse-dekoder Dl - Dm. Deres lagringsmedier Sl - Sm er i det beskrevne eksempel dimensjonert for lagring av n ord med en bit i hvert, hvor n er det samlede lagers ordkapasitet. Det beskrevne informasjonslager er altså dimensjonert for lagring av n ord å m bits.
Til adresseinngangsledningene Al - Ax, som er felles for alle lagerblokkene, og som de individuelle adresseinngangsledninger sli - smx til lagerblokkene er avgrenet fra, er der bak avgreningen til den siste lagerblokk Bm sluttet en første prøveinn-retning Pl, som f.eks. kan være et paritetsnettverk. De enkelte lagerblokker Bl - Bm leverer de lagrede bits l-m ved sine utganger bl - bm, og til disse er der sluttet en annen prøveinn-retning P2, som likeledes kan være et paritetsnettverk.
En feil i de adresser som tilføres adresseinngangsledningene Al - Ax, blir konstatert og meldt av prøveinnretningen Pl. Takket være at denne prøveinnretning Pl er anordnet bak avgreningen til siste lagerblokk, er det dessuten sikret at selv feil forårsaket ved eventuelt avbrudd i avsnittene av adresseinngangsledningene Al - Ax mellom de enkelte avgreningssteder blir konstatert, så
man når prøveinnretningen Pl ikke reagerer, kan gå ut fra at der er tilført individuelle adresseinngangsledninger sil - smx til samtlige lagerblokker Bl - Bm de samme adresser. Opptrer der nå
en feil på en av de individuelle tilførselsledninger til lagerblokkene, resp. innenfor de enkelte lagerblokker, enten det nå er i den individuelle dekoder D eller i lagercellen S, blir bare én bit rammet av denne feil ved utlesningen fra lageret. Under forut-setning av at den utleste informasjon er forsynt med en paritetsbit, blir denne feil oppdaget av den annen prøveinnretning P2 i
alle tilfeller hvor den fører til en forfalskning av det utleste ord. Ved lagerprinsippet ifølge oppfinnelsen er det altså unngått at en feil av første orden forstyrrer flere bits av det utleste ord samtidig, noe som kunne føre til at feilene i de enkelte bits kompenserte hverandre på en slik måte at de ikke lenger lot seg konstatere ved en paritetskontroll.
På fig. 2 er der anskueliggjort en modifikasjon av det funksjonsovervåkede informasjonslager ifølge oppfinnelsen, en modifikasjon som kommer til anvendelse når der skal realiseres lagre hvis ordkapasitet er større enn kapasiteten av en enkelt lagerblokk, og som skal benyttes i forbindelse med lagring av ord kodet med en kode som vil bli omtalt nærmere senere.
Ved det lager som er vist på denne figur, er lagerblokkene inndelt i m grupper Gl - Gm hvorav bare gruppen Gl er vist i detalj. Hver av disse lagerblokkgrupper omfatter a lagerblokker som likedan som i det utførelseseksempel som er beskrevet i forbindelse med fig. 1, er funksjonsdyktige hver for seg, f .eks. med hensyn til adresseringen, men til forskjell fra det første eksempel tjener til lagring av n ord med flere enn en bit, nemlig med b bits. Det samlede ordantall for et lager oppbygget på denne måte fremkommer som produkt av antallet a av lagerblokkbæregrupper og antallet n av ord som kan lagres i en enkelt blokk. Det samlede bitantall i lagringsordet fremkommer som produkt av bit-antallet b i ord som kan lagres i en enkelt lagerblokk, og antallet m av lagerblokkgrupper.
Hver av lagerblokkgruppene Gl - Gm har en for-dekoder V
som tjener til å velge ut de enkelte lagerblokker innen gruppene. I dette øyemed omsetter for-dekoderen lagerblokkadressene som opptrer på de for alle lagerblokker felles blokkadresseledninger Abl - Abx, til et 1 fra a-kode. I samsvar med dette er de enkelte lagerblokkgruppers for-dekodere tilsluttet blokkaddresseledningene Abl - Abx.
Utgangene fra hver av for-dekoderne er tilsluttet inngangene til hver sin av de individuelle dekodere Dll - Bla i vedkommende blokk i gruppen. Fra ordadresseledningene Al - Ax som er felles for alle lagerblokkene, fører avgreninger til de enkelte lagerblokker, resp. til blokkenes individuelle ordadresse-inngangs-ledninger sill - slax, hvorav ensbenevnte ledninger til forskjellige lagerblokker innen den respektive gruppe er forbundet innbyrdes. Bak avgreningen fra adresseledningene Al - Ax resp. Abl - Abx
til siste lagerblokkgruppe Gm er der likedan som beskrevet i forbindelse med fig. 1 sluttet en første prøvekobling Pl, som kan være et paritetsnettverk.
Ensbenevnte utganger fra lagerblokkene i en lagerblokkgruppe er forbundet innbyrdes og representerer en og en utgang bil - bmb fra lageret. Til disse utganger i fellesskap er den annen prøve-kobling P2 sluttet.
Prosessene ved overvåkningen av det på fig. 2 viste lager ifølge oppfinnelsen er i prinsippet de samme som dem der ble beskrevet i forbindelse med fig. 1. Ved hjelp av den første prøveinnretning Pl blir alle ordadresseledninger Al - Ax og lagerblokk-adresseledninger Abl - Abx som er felles for alle lagerblokkene, resp. lagerblokkgruppene, overvåket f.eks. i form av en paritetskontroll. Avgir denne prøveinnretning Pl ikke noe feilsignal, har man dermed sikkerhet for at alle blokkgruppene har fått de samme adresser tilført. Ved at der nå i de enkelte lagerblokker kan lagres ord som oppviser b bits, kan en feil av første orden på en særskilt tilførselsledning til en lagerblokk, resp. i vedkommende dekoder eller i ledninger innenfor lagrings-mediet, riktignok føre til en flerdobbelt feil som kan berøre opp til b bits. For å sørge for en sikker overvåkning må derfor de ord som skal lagres, ved denne variant av lageret ifølge oppfinnelsen være kodet i en kode hvormed det er mulig å konsta-
tere feil i sekvenser med en maksimal lengde av b bits. Overens-stemmende hermed må også den annen prøveinnretning P2 være inn-rettet for å fastslå slike kriterier.
Hvis man f.eks. deler opp de lagrede ord av lengde bxm i b delord av lengde m og tilordner hvert av disse delord (med bit-posisjonene bli, b21 - bml; b21, b22 - bm2 osv. til blb, b2b - bmb) en paritetsbit, kan prøveinnretningen P2 bestå av et paritetsnettverk som setter seg sammen av b delnettverk hvormed delordene prøves på riktig paritet.
Fig. 3 viser en modifisert form for lageret på fig. 2. Grupperingen av lagerblokkene er ved denne anordning den samme
som ved den som er beskrevet under henvisning til fig. 2. For-skjellen fra lageret på fig. 2 består i at lageret istedenfor individuelle for-dekodere V for de enkelte grupper har en eneste
sentral for-dekoder VZ hvia adresseledninger abl - aba, som er felles for alle gruppene, og som fører lagerblokkadressene i 1 fra a-kode, blir overvåket av en tredje prøveinnretning P3, som gjennomfører en 1 fra a—kontroll. Denne prøvekobling er til-
sluttet lagerblokk-adresseledningene abl - aba bak avgrenings-stedene for de individuelle adresseledninger til siste lagerblokkgruppe Gm.
Flere feil som forekommer i adresseringen og berører
flere blokkgrupper, blir konstatert av prøveinnretningene Pl og P3. Feil som opptrer på adressetilførselsledninger som er individuelle for lagerblokkene, resp. innenfor lagerblokkene, blir konstatert av prøveinnretningen P2 i forbindelse med de forut-setninger med hensyn til den anvendte kode som ble nevnt i forbindelse med fig. 2.
Den gruppering av lagerblokkene som er belyst i forbindelse
med de lagerstrukturer i henhold til oppfinnelsen som er vist på
fig. 2 og 3, kan selvsagt også med fordel foretas hvis de enkelte lagerblokker, som beskrevet i forbindelse med fig. 1, lagrer ord med bare en og en bit.

Claims (6)

1. Funksjonsovervåket informasjonslager, særlig integrert halvlederlager, som består av lagerblokker som er autonome méd hensyn til de funksjoner som skal overvåkes, og hvor en første prøveinnretning er tilsluttet utgangen fra det samlede lager, karakterisert ved at der bak de tilførselsledninger (Al - Ax) til lagerblokkene (Bl til Bm) som har sammenheng med de funksjoner som skal overvåkes, bak avgreningen til den siste lagerblokk (Bm) er sluttet en annen prøveinnretning (Pl), og at lagerblokkene tjener til lagring av så små del informasjoner at funksjons-enkeltfeil innenfor en lagerblokk eller på dens individuelle tilførselsledninger (sli - smx) bare berører så små deler av de informasjoner som opptrer ved utgangen (Bl - Bm) fra det samlede lager, at forfalskningene av disse informasjoner ikke kompenserer hverandre til et resultat som ikke kan bestemmes som feilaktig av den første prøveinnretning (P2) som er tilsluttet utgangen fra det samlede lager (fig. 1).
2. Informasjonslager som angitt i krav 1, karakterisert ved at det består av et antall lagerblokker (Bl - Bm) svarende til bitantallet i ordene som skal lagres, og hver av disse lagerblokker tjener til lagring av et til det samlede antall (n) lagerord svarende antall ord på en og en bit (fig. 1).
3. Informasjonslager som angitt i krav 1, karakterisert ved at det består av lagerblokkgrupper og har for gruppene individuelle for-dekodere til utvalg av lagerblokkene.
4. Informasjonslager som angitt i krav 1, karakterisert ved at det består av lagerblokkgrupper og har en sentral for-dekoder til utvalg av ensbenevnte lagerblokker i alle lagerblokkgruppene, og at der til utgangsledningene fra for-dekoderen bak avgreningen til siste lagerblokkgruppe er sluttet en tredje prøvekobling.
5. Informasjonslager som angitt i krav 3 eller 4, karakterisert ved at antallet (m) av lagerblokkgrupper (Gl - Gm) sammen med bitantallet (b) i de ord som kan lagres i de enkelte lagerblokker (sli - Sla), gir det samlede antall bits (b x m) i et lagerord som produkt, at lagerblokkgruppene (Gl - Gm) hver har lagerblokker (Sil - Sla) i et antall (a) som sammen med antallet (n) av de ord som kan lagres i en lagerblokk, gir lagerets samlede ordantall (a x n) som produkt.
6. Informasjonslager som angitt i krav 1,karakterisert ved at de ord som kan lagres i lagerblokkene (Sli - Sla), inneholder én bit hver.
NO3641/72A 1971-10-25 1972-10-11 NO136013C (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2153116A DE2153116C3 (de) 1971-10-25 1971-10-25 Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher

Publications (2)

Publication Number Publication Date
NO136013B true NO136013B (no) 1977-03-28
NO136013C NO136013C (no) 1977-07-06

Family

ID=5823331

Family Applications (1)

Application Number Title Priority Date Filing Date
NO3641/72A NO136013C (no) 1971-10-25 1972-10-11

Country Status (18)

Country Link
US (1) US3801802A (no)
JP (1) JPS5441858B2 (no)
AR (1) AR194515A1 (no)
AT (1) AT327296B (no)
AU (1) AU462597B2 (no)
BE (1) BE790527A (no)
BR (1) BR7207468D0 (no)
CH (1) CH552870A (no)
DE (1) DE2153116C3 (no)
FI (1) FI56289C (no)
FR (1) FR2157924B1 (no)
GB (1) GB1391976A (no)
IT (1) IT969650B (no)
LU (1) LU66345A1 (no)
NL (1) NL162762C (no)
NO (1) NO136013C (no)
SE (1) SE388708B (no)
ZA (1) ZA727620B (no)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53107437U (no) * 1977-02-04 1978-08-29
DE2739952C2 (de) * 1977-09-05 1983-10-13 Computer Gesellschaft Konstanz Mbh, 7750 Konstanz Großintegrierter Halbleiter-Speicherbaustein in Form einer unzerteilten Halbleiterscheibe
JPS558608A (en) * 1978-06-30 1980-01-22 Hitachi Ltd Semiconductor memory device
US4562576A (en) * 1982-08-14 1985-12-31 International Computers Limited Data storage apparatus
JP2558904B2 (ja) * 1990-01-19 1996-11-27 株式会社東芝 半導体集積回路
US5224070A (en) * 1991-12-11 1993-06-29 Intel Corporation Apparatus for determining the conditions of programming circuitry used with flash EEPROM memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3122724A (en) * 1960-06-17 1964-02-25 Ibm Magnetic memory sensing system
NL279116A (no) * 1961-05-31
US3566093A (en) * 1968-03-29 1971-02-23 Honeywell Inc Diagnostic method and implementation for data processors

Also Published As

Publication number Publication date
AU462597B2 (en) 1975-06-26
JPS4852140A (no) 1973-07-21
DE2153116C3 (de) 1976-01-08
AU4813672A (en) 1974-04-26
GB1391976A (en) 1975-04-23
NL162762C (nl) 1980-06-16
BR7207468D0 (pt) 1973-09-13
AR194515A1 (es) 1973-07-23
NL7214433A (no) 1973-04-27
FR2157924A1 (no) 1973-06-08
IT969650B (it) 1974-04-10
BE790527A (fr) 1973-04-25
CH552870A (de) 1974-08-15
FR2157924B1 (no) 1976-10-29
LU66345A1 (no) 1973-01-23
FI56289C (fi) 1979-12-10
ATA823072A (de) 1975-04-15
AT327296B (de) 1976-01-26
NO136013C (no) 1977-07-06
FI56289B (fi) 1979-08-31
DE2153116B2 (de) 1975-05-07
US3801802A (en) 1974-04-02
SE388708B (sv) 1976-10-11
JPS5441858B2 (no) 1979-12-11
NL162762B (nl) 1980-01-15
ZA727620B (en) 1973-07-25
DE2153116A1 (de) 1973-05-10

Similar Documents

Publication Publication Date Title
US4271521A (en) Address parity check system
US3544777A (en) Two memory self-correcting system
US3917933A (en) Error logging in LSI memory storage units using FIFO memory of LSI shift registers
FI80352B (fi) System foer buffertminne.
US3999051A (en) Error logging in semiconductor storage units
US3772652A (en) Data storage system with means for eliminating defective storage locations
US4608687A (en) Bit steering apparatus and method for correcting errors in stored data, storing the address of the corrected data and using the address to maintain a correct data condition
US3436734A (en) Error correcting and repairable data processing storage system
CN111833952B (zh) 用于熔丝锁存器冗余的设备和方法
US3350690A (en) Automatic data correction for batchfabricated memories
US4809276A (en) Memory failure detection apparatus
US4236247A (en) Apparatus for correcting multiple errors in data words read from a memory
US3541507A (en) Error checked selection circuit
JPS6061848A (ja) メモリシステム
NO136013B (no)
US4809278A (en) Specialized parity detection system for wide memory structure
EP0096779B1 (en) Multi-bit error scattering arrangement to provide fault tolerant semiconductor memory
GB1018754A (en) Information processing systems
US3221310A (en) Parity bit indicator
US3411137A (en) Data processing equipment
KR880011810A (ko) 반도체 기억장치를 테스트하기 위한 방법 및 회로배열
US3751646A (en) Error detection and correction for data processing systems
US5914970A (en) Computer memory system providing parity with standard non-parity memory devices
US3665175A (en) Dynamic storage address blocking to achieve error toleration in the addressing circuitry
US3238360A (en) Error checking apparatus for recording data on a record medium