NL8203148A - Geintegreerde logische schakeling met snelle aftastbesturing. - Google Patents

Description

' XX

4 ΡΗΝ 10.412 1 N.V. Philips' Gloeilampenfabrieken te Eindhoven.

Geïntegreerde logische schakeling met snelle aftastbesturing.

De uitvinding betreft een geïntegreerde schakeling in dynamische MCS-technologie met een aantal groepen kcmbinatorisch werkende logische elementen cm in iedere groep een respèktievelijke EN/QF/INVER-SIE-funktie te vormen, waarbij elke groep kombinatorisch werkende lo-5 gische elementen tenminste één data-aansluiting gekoppeld heeft met een data-aansluiting van tenminste één der andere groepen, welke geïntegreerde schakeling klokingangen bevat voor het ontvangen van de signalen van een meerfasen-klokpulscyclus cm per klokpulscyclus in een eerste fase een voorlaadoperatie en daarna een aftastoperatie te be-10 sturen. Zo'n geïntegreerde schakeling is bekend uit de oudere Nederlandse octrooiaanvrage no. 7809397 (corresponderende Amerikaanse octrooiaanvrage ser. 73571, waarop bericht van verlening is ontvangen (PHN 9231). Wat betreft het ontwerpen van grootscheeps geïntegreerde schakelingen (VLSI) streeft man naar een zo gunstig mogelijke oplossing, 15 waarbij drie kenmerkende grootheden, namelijk de elektrische dissipatie, de voor een bepaalde logische operatie benodigde vertraagtijd, en het oppervlak dat voor een bepaalde funktie nodig is, elk een lage waarde moeten hebbel. Relatief kennen nu statische n-MDS een grote dissipatie, dynamische n-MQS een grote vertraagtijd, en CMOS een groot benodigd 20 oppervlak. Ook andere technologieën hebben hun specifieke nadelen. Kcmbinatorisch werkende logische elementen zijn zulke, waarbij een verandering van een ingangssignaal op de uitgang al dan niet een sig-naalverandering veroorzaakt, onafhankelijk van het ogenblik waarop eerstgenoemde verandering optreedt. Bij sekwentieel werkende logische 25 elementen is er een scheiding tussen ingang en uitgang: als een signaal-verandering op de ingang vóór een bepaald tijdstip optreedt kan deze signaalverandering het uitgangssignaal beïnvloeden. Als de signaal verandering op de ingang later arriveert, blijft het uitgangssignaal in elk geval voorlopig onveranderd, zodat de tijd als het ware is gekwan-30 tiseerd. Onder een EN/OF/INVERSIE-funktie wordt zo een verstaan waarin een willekeurige kcmbinatie van EN-funkties en OF-funkties aanwezig is, gevolgd door een inhaerente inversie. Onder een data-aansluiting 8203148 PHN 10.412 2 t t 5 i kan zowel een data-ingang als een data-uitgang worden verstaan. Volgens de geciteerde dynamische MDS-technologie worden de logische operaties in een opeenvolging van klokcycli uitgevoerd. Bij de overgang tussen twee opeenvolgende klokcycli worden de resultaatsignalen voorbijgaand 5 opgeslagen in houdende circuits. Dit staat aan de logische ontwerper een grote vrijheid toe, maar heeft tot gevolg, dat een relatief langzaam werkende schakeling ontstaat doordat de logische diepte van de per klokcyclus vormbare funktie beperkt is. Het is een doelstelling van de onderhavige uitvinding om het doorgeven van de signalen tussen opeen-10 volgende groepen kombinatorisch werkende logische elementen te versnellen, zonder dat direkt technologische verbeteringen noodzakelijk zouden zijn, en wel met name de veelheid van voorlaadoperaties binnen een klein tijdsruim samen te ballen. De uitvinding realiseert de doelstelling doordat hij het kenmerk heeft dat genoemde klokingangen geschikt zijn voor 15 het ontvangen van signalen van een klokpulscyclus die tenminste drie achtereenvolgende fasen bevat cm in de eerste fase alle voorlaadoperaties voor genoemd aantal groepen te besturen, en in achtereenvolgende verdere fases de respektievelijke afvraagoperaties voor de, middels een direkte koppeling van een data-uitgang van een voorgaande groep binnen 20 genoemd aantal met een data-ingang van een volgende groep binnen genoemd aantal In een cascade geschakelde groepen, zodat binnen een klokpulscyclus een voorgaande groep binnen de cascade steeds in een eerdere fase wordt afgetast ' dan een volgende groep binnen de cascade. In de tijd gezien wordt zo als het ware een parallel voorladen en achtereenvolgens af-25 tasten bereikt. De grotere werksnelheid wordt bereikt ten koste van enige flexibiliteit doordat binnen het eerste aantal groepen alle groepen in de cascade geschikt moeten zijn. Desgewenst kunnen weer verschillende van zulke cascades aaneengeschakeld worden, respektievelijk cas-cade-uitgangen teruggekoppeld worden naar cascade-ingangen.

30 Het is gunstig als de klokingangen geschikt zijn voor het ontvangen van kloksignalen waarvan verdere fasen elkaar opvolgen met onderlinge tijdsverschillen waarvan de respektieve lengtes in hoofdzaak overeenkomen met de lengte van een beginflank van het signaal van de betreffende verdere fase. Het blijkt dat zo een aanzienlijke verkor-35 ting van de klokcyclus kan worden gerealiseerd voor dezelfde keten van kombinatorisch logische bewerkingen. Uiteraard kan één klokpulsfase, met name de laatste, meer bevatten dan alleen een beginflank.

8203148 ' . * * EHN 10.412 3

Het is gunstig als de schakeling in n-MDS-technologie is uitgevoerd. Juist hier vormt de uitvinding een voordelige oplossing, al kan hij in bepaalde gevallen ook met voordeel in de p-MDS-technologie worden gebruikt.

5 Gewoonlijk zal de schakeling zo uitgevoerd zijn, dat de kcmbi- natarisch werkende logische elementen van een groep geschakeld zijn tussen de voorlaadnode {= capaciteit) van die groep en de bij die groep behorende af tasttransistor. In bepaalde gevallen is het gunstig als voor tenminste één groep een aftasttrans istor geschakeld is tussen de voorlaad-10 node en de kcmbinatorisch werkende logische elementen van die groep. In sormige toepassingen kan.binnen zo'n groep kcmbinatorisch werkende logische elementen een grotere logische diepte worden gerealiseerd doordat twee EN/OF/INVERSIE-funkties in serie worden opgesteld. Dan is het weliswaar nodig cm voor die groep kcmbinatorisch werkende logische elementen 15 het tijdsinterval tot het begin van de eerstvolgende fase van de klok-pulscyclus iets te verlengen.

Binnen het beschreven aantal groepen kambinatorisch werkende logische elementen kunnen aldus geen sékwentiële logische funkties worden gerealiseerd. Vaak zijn deze wel noodzakelijk, bijvoorbeeld in de reali-20 satie van een meester-slaaforganisatie. Om dit tot stand te brengen voorziet men een geïntegreerde logische schakeling bevattende ten minste een eerste en een twaede aantal groepen koribinatorisch werkende logische elementen volgens het voorgaande, waarbij tenminste één data-uitgang van tenminste één der groepen binnen genoemd eerste aantal en tenminste één 25 data-ingang van tenminste één der groepen binnen genoemd tweede aantal onderling gekoppeld zijn, cm genoemd eerste aantal door een eerste klok-pulscyclus, en genoemd tweede aantal door een met genoemde eerste klok-pulscyclus alternerende tweede klokpulscyclus te doen besturen. Zo zijn er dan in serie geschakelde cascades, waarbij de eerste cascade in de 30 eerste halve klokpulscyclus en de tweede cascade in de tweede halve klokpulscyclus wordt bekrachtigd. De interconnectie van de eerste aantallen en tweede aantallen kan op velerlei manieren gebeuren. Het is gunstig als genoemd aantal groepen koribinatorisch werkende logische elementen een tweedimensionaal logisch arrangement (logic array) vormt, doordat uit 35 genoemd aantal groepen tenminste een derde aantal en een vierde aantal groepen koribinatorisch werkende logische elementen is gevormd, dat binnen genoemd derde aantal elke groep een data-uitgang verbonden heeft met een data-ingang van een groep binnen genoemd vierde aantal en binnen genoemd vierde aantal elke groep 8203148 ' ' . * PHN 10.412 4 een data-ingang verbonden heeft met een data-uitgang van een groep binnen genoemd derde aantal, en dat genoemd derde aantal groepen en genoemd vierde aantal groepen in onderling exclusieve van genoemde verdere fases warden af gevraagd, zodat elke groep van genoemd derde aantal 5 in een eerdere fase wordt afgevraagd dan elke groep van genoemde vierde aantal. Zulke twee dimensionale logische arrangementen komen allengs meer in gebruik. Een noemenswaardig voorbeeld is beschreven in het artikel door N.F. Benschop en L.C.M. Pfennings "Compact NMQS array multipliers with inverting full adders',' Philips J. Res. 36 (1981, no. 3) 10 p. 173-194. Juist in zulke omgeving, waarde opbouw van de schakeling toch al dikwijls regelmatig is, levert de uitvinding een versnelde werking qp. Het blijkt bovendien dat er weinig additioneel substraat-oppervlak nodig is voor de klokschakeling (en). Er is bovendien minder disipatie bij dezelfde verwerkingssnelheid als veroorzaakt zou zijn 15 bij andere oplossingen. Er wordt op gewezen dat het twee-dimensionaal logisch arrangement niet noodzakelijk regelmatig gegecmetriseerd behoeft te zijn; dit laatste wordt dikwijls mede bepaald door de beschikbare ruimte op het substraat.

De uitvinding betreft mede een klokschakeling geschikt voor 20 het aansturen van een geïntegreerde schakeling volgens het voorgaande. Deze kan eenvoudig mee-geïntegreerd worden.

KOPIE BESCHRIJVING VAN DE FIGUREN:

De uitvinding wordt nader uitgelegd aan de hand van enkele 25 figuren.

Fig. 1 geeft de kloksignalen van de bekende 4-fase logika. Fig. 2 geeft een voorbeeld van kloksignalen volgens de uitvinding.

Fig. 3 illustreert de opzet van een schakeling volgens de 30 uitvinding.

Fig. 4 geeft een schakeling voor het genereren van de afrol- klokpulsen.

Fig. 5 geeft een aantal elektrische signaalvormen daarin.

Fig. 6 geeft een voorbeeld van een logische schakeling te 35 gebruiken in een heel opteller.

Fig. 7 geeft een beeld van een tweedimensionale opstelling van groepen kombinatorische logische elementen.

8203148 . “ ' H3N 10.412 5

Fig. 8 geeft een blokschema van twee iri serie geschakelde cascades van groepen.

BESCHRIJVING VAN DE ONDERSCHEIDENE KLOKPULS CYCLI.

Fig. 1 geeft de kloksignalen van de bekende vierfasenlogika, 5 zoals onder meer beschreven in de eerst-geciteerde litteratuur. De kurves Q1 .......Q4 geven vier, qp respektievelijke lijnen toegevoerde, klok signalen. In een eerste fase worden de signalen Q1 en Q2 "hoog". Dit laatste signaal heeft een waarde van bijvoorbeeld +12 volt, maar lagere waarden, zoals +5 volt zijn ook toepasbaar. Het andere signaal heeft een waarde van bijvoorbeeld ongeveer 0 volt. Bij toepassing van n-MOS-transistoren ligt dan het diskriminatie- of drempelniveau op ongeveer 1 a 2 volt. Aan het eind van de eerste klokpulsfase wordt het signaal Q1 veer laag; de verschillende fases zijn boven in de figuur door de cijfers 1 tot en met 4 aangegeven. Aan het eind van de tweede klok-15 pulsfase wordt het signaal Q2 weer laag. Aan het begin van de derde fase worden de signalen Q3 en Q4 hoog, daartoe moet echter het signaal Q2 beslist laag geworden zijn: meestal wordt daarom een kort tussenin-terval ingevoegd. Aan het eind van de derde fase wordt het signaal Q3 weer laag. Aan het eind van de vierde fase wordt het signaal Q4 weer laag. Daarna begint de cyclus opnieuw. Op zich kan ook de "derde" klokpulsfase opgevat warden als zijnde de "eerste".

Onder besturing van klokpuls Q1 kan in de eerste fase de ka-paciteit van een node worden voorgeladen tot een hoge potentiaal. In de ^ tweede fase wordt zo een node dan afgetast: afhankelijk van een al dan niet "waar" zijn van een te vormen funktie wordt de betreffende node ontladen of niet ontladen. In de derde en vierde fasen is deze informatie dan "geldig" en kan gebruikt warden cm verdere logische funkties te vormen. Een ander type poort wordt voorgeladen in eerste en tweede fase door het signaal Q2 en in de derde fase door het signaal Q3 afgetast: in de vierde fase is de betreffende waarde dan geldig voor verder gebruik. Zo zijn er in het bekende systeem vier typen van poorten, waarmee allerlei logische expressies kunnen worden gegenereerd. Desgewenst kunnen in êén cyclus twee van zulke expressies worden gegenereerd, omdat de eerste en tweede helft van de cyclus elk een bewerking toestaan.

35

De tijdsduur van een cyclus is dan twee poortvertr agings tij den. Vergelijking van deze dynamische technologie met een statische technologie 3203148 PHN 10.412 6 r / * leert dat deze laatste relatief snel is. Het blijkt dat met bijvoorbeeld een uitgangsbelastbaarheidsfaktor (fan cut) van 4 een statische poortvertraging van 3 nsek. haalbaar is. In een vergelijkbaar dynamisch, circuit zijn dan echter de klokpulsflanken in de orde van 10 nsek. lang 5 en de intervallen tussen opeenvolgende klokpulsflanken in de orde van 5 nsek. Aldus is de halve klokpulsperiode volgens Fig. 1 gemakkelijk 40 nsek. lang. In een iets andere vorm van de klokpulsen kan dit nog wel meer zijn. Een extra nadeel is, dat van deze periode slechts een beperkt deel (ongeveer 1/3) besteed wordt aan de eigenlijke afvraagoperatie die 10 juist de logische expressies moet voortbrengen.

Fig. 2 geeft een voorbeeld van kloksignalen volgens de uitvinding. Er zijn in dit voorbeeld klokcycli met negen fasen per klok-puls cyclus. In de eerste fase vindt een vóórlaadoperatie plaats door het parallelsgewijs toegevoerde signaal Qp: alle nodes die in deze 15 klokcyclus worden af getast, worden dan tezamen voorgeladen. Deze nodes zijn verdeeld in acht groepen, zoals later zal worden uitgelegd. De tweede regel geeft de acht overige kloksignalen die in dezelfde klokcyclus achtereenvolgens worden bekrachtigd. Eerst verschijnt het kloksignaal Q1 dat middels een hoge potentiaal de eerste groep nodes, waardoor een 20 eerste groep logische poorten is gerepresenteerd, aftast. Als het desbetreffende signaal Q1 een korte tijd hoog geweest is treedt het tweede kloksignaal Q2 op, hetwelk de tweede groep nodes (waardoor dan eveneens een tweede groep logische poorten is gerepresenteerd) aftast. Als het signaal Q2 een korte tijd hoog geweest is treedt op soortgelijke manier 25 het signaal Q3 qp voor een derde groep van logische poorten/nodes. Zo gaat'het verder totdat het laatste signaal QN (hier heeft N de waarde 8) optreedt. Daarna worden alle signalen Q1, 2.....N tesamen laag en is de betreffende klokcyclus beëindigd. Daarna kan een volgende klokcyclus aanvangen. Het is uiteraard mogelijk dat de aldus gevormde logische furkties 30 voorbijgaand in een of meer sekwentiële logische elementen worden opgeslagen.

In fig. 2 werd getoond dat de beginflank van kloksignaal Q(n+1) al mag aanvangen wanneer kloksignaal Q(n) geheel het hoge niveau bereikt heeft (dat wil zeggen het bijbehorende discrlminatieniveau 35 passeert). Soms is het voordelig on een kort tusseninterval aan te houden. Als het einde van een opgaande flank ook het begin van een volgende klokpulsfaze aangeeft, betekent dit in het onderhavige geval 8203148 I * * ' f PUN 10.412 7 dat de tijdsintervallen tussen de opeenvolgende verdere klokfasen Q1 ... Q8 lengten hebben die praktisch overeenkomen met de lengte (tijdsduur) van een beginflank. De fase Q8 duurt langer vanwege de nog noodzakelijke neergaande flank. Een dergelijk klokpulssysteem wordt hierna 5 ook genoemd een "afrol" of "rimpel"-klciiq5ulssysteem. Er wordt nog cpge-merkt dat voor N=1 het kloksysteem van Fig. 2 funktioneel zou reduceren tot een halve periode van eerder voorgestelde dynamische logica.

De volgende acht regels laten een andere uitvoeringsvorm zien: de pulsvorm van alle kloksignalen Q'1.........Q'8 is onderling kongruent.

10 In bepaalde gevallen biedt dit voordeel.

Een voordeel van de eerstvermelde oplossing is echter het volgende: de afvraagpuls houdt nu voortdurend de nodes die in een funktie-bocm een laag niveau krijgen ook voortdurend geaard. Deze zogenoemde "harde" nul is minder gevoelig voor overspraak dan zulk een "nul" die 15 na het einde van een afvraagpuls alleen belichaamd was in een cp de node cpgeslagen lading.

Daarentegen is in de dynamische MOS technologie het hoge spanningsniveau (dat dus een "êên" representeert) na het beëindigen van de voorlaadpuls altijd "zwevend". Dit is echter minder kritisch cm twee 20 redenen. In de eerste plaats is dit hoge spanningsniveau op zichzelf relatief ongevoelig voor storingen cmdat het verder van het bijbehorende diskriminatieniveau af ligt dan het lage spanningsniveau. In de tweede plaats is het mogelijk de storingen die op het hoge spanningsniveau invloed hebben gemakkelijk te kanpenseren. De spanning zou namelijk ver-25 laagd worden door het sturen van volgende poorten. Dit wordt verholpen door de afmetingen van kruisingen met vólgende kloklijnen (die dus "behoren" bij de aansturing van vólgende klokfasen) naar behoefte te vergroten: de opgaande klokflanken leveren een positieve overspraak die het hoog niveau herstelt. Hierdoor blijft de stuurspanning hoog en de 30 ontlaadtijd van de gestuurde poorten klein. Het blijkt dat ook bij 3-ingangs NIET-EN (NAND) poorten middels kcmpakte vierkants trans is toren vertragingen van 10 nsek. mogelijk zijn.

Het is uiteraard mogelijk in de reeks van Q'1.......Q'8 er êên of meer weg te laten zodat separatie tussen opvolgende klokfasen 35 wordt vergroot.

BESCHRIJVING VAN DE SCHAKELING

Fig. 3 illustreert de opzet van een schakeling volgens de 8203148 EHN 10.412 8 * j ; r uitvinding. Deze schakeling bevat een data-ingang, een parallelklokpuls-ingang (Qp) 22, en vijf klokpulsingang 24-32 voor een afrolklokpulssysteem net klokpulsen Q1.....Q5. Qp klem 34 staat de geëigende voedingsspanning, klem 36 ligt aan aardpotentiaal. Als klem 22 hoog is, worden de voorlaad- 5 transistors 38-46 alle geleidend, waardoor de nodes 48 ..... 56 warden voorgeladen op een hoge potentiaal. Als nu klokpuls Q1 verschijnt en op klem 20 wordt een hoge potentiaal ("1") ontvangen, dan wordt node 48 ontladen tot een lage potentiaal, doordat de serieschakeling van transistors 58 en 60 geleidend wordt. De transistor 60 in het door onderbroken 10 lijnen aangegeven vak symboliseert een EN/OF/INVERSIE-funktie, er vormt hier dus alleen de inhaerente inversie. Door MDS-transistoren te vormen logische funkties zijn bekend en worden kortheidshalve niet nader besproken. Ook de vier volgende trappen van de schakeling bevatten eenvouds-halve slechts de inhaerente inverteurs, zodat de gehele schakeling slechts 15 één inversie funktie representeert. In de vierde trap is de afvraagtransis-tor 70 geschakeld tussen de voorlaad node 54 en de transistor 68 die de "groep" kcmbinatorische logische elementen symboliseert en representeert. Het blijkt dat hier door in bepaalde gevallen (zie hierna) een groep kombinatorisch werkende logische elementen kan worden afgevraagd die 20 een grotere logische diepte heeft, dus bijvoorbeeld meer dan één EN/OF/INVEKSIE-funktie in serie. Dit wordt slechts weinig in gevaar gebracht doordat wegens het geleidend blijven van transistor 70 (vergelijk de afvraagpulsen in fig. 2) een zekere mate van ladings-deling (sharing) optreedt ten opzichte van node 54. De klokpuls Q5 is hier de laatste ei 25 drijft voorts transistor 62 aan, zodat de uitgangsinformatie op kien 64 verschijnt. De funktieblokken (logische boom) binnen de in onderbroken lijnen aangegeven blokken kunnen op andere manier verknoopt zijn, bijvoorbeeld doordat node 48 meerdere transistors aandrijft die niet door de direkt daaropvolgende klakpulsfase bestuurd worden, zoals bijvoorbeeld 30 een in serie met transistor 66 aangebrachte transistor: dan slaat het betreffende signaal dus één trap over. Veelal zal een schakeling volgens fig. 3 meerdere signaalingangen hebben van buiten en ook meerdere sig-naaluitgangen naar buiten. De laatste worden dan ook voorzien van een doorlaattransistor als element 62 (eventueel bestuurd door andere klok-35pulsfase). Een andere oplossing in plaats van een doorlaattransistor 62 is dat een dynamisch werkend, sekwentieel logisch element wordt ingevoegd. Deze elementen zijn in de geciteerde literatuur genoegzaam beschreven.

8203148 H3N 10.412 9 »

Met de klokpulscyclus van fig. 2 kan de schakeling van fig. 3 dus acht groepen van kanbinatorisch werkende logische elementen hebben. Als meer van zulke schakelingen door eenzelfde kloksysteem worden aangedreven is er een keuze wanneer in een bepaalde schakeling minder dan 5 het maximaal mogelijke aantal groepen aanwezig is. Zo kan de schakeling van fig. 3 ook bijvoorbeeld door de kloksignalen Q1, Q3, Q5, Q6, Q8 worden aangestuurd.

Fig. 4 geeft een schakeling voor het met lage dissipatie volgens Fig. 2 tweede regel genereren van een der "afrol" of "rimpel" klok-10 pulsen. Fig. 5 geeft een aantal elektrische signaalvormen in deze schakeling. Alle gebruikte transistoren zijn van "normaal-uit" (z.g. enhancement) type en kunnen op gebruikelijke wijze worden geïntegreerd. Op ingang 100 wordt een heenstel (set) signaal ontvangen in de vorm van een opgaande flank, welke bijvoorbeeld wordt gevormd door het geïnverteerde 15 signaal Qp. In dat geval is in Fig. 2 de tijdsvertraging tussen de neergaande flank van het signaal Qp en de opgaande flank van het signaal Q1, respektievelijk Q' 1 dus kleiner dan getekend: de tweede begint wanneer de eerste eindigt. De door de schakeling van Fig. 4 cp ingang 100 ontvangen opgaande signaalflank wordt met korte vertraagtijd doorgegeven 20 aan uitgang 104, waarmee dan het kloksignaal Q1 is gevormd. Voor een kloksysteem als in Fig. 2 tweede regel, zijn dan acht in serie geschakelde circuits volgens Fig. 4 noodzakelijk. Door een opgaande flank van een terugstelsignaal (bijvoorbeeld het signaal Qp), qp de respektievelijke ingangen 102 worden alle signalen Q1..Q8 tesamen weer laag: dit werkt 25 dus als een terugstelbewerking.

VÓ6r de ontvangst van de opgaande signaalflank wordt eerst node 112 voorgeladen middels een hoog signaal qp ingang 102 ("reset"). Daarna wordt ingang 102 verder laaggehouden (zie kurve 102 in, Fig. 5 - de kurves hebben dezelfde nunmers als de bijbehorende node/aansluiting). Als 30 klem 102 weer laag is blijven de transistoren 103 en 109 gesperd - klem 121 is verbanden met een positieve voedingsbron. Als vervolgens ingang 100 ("set") hoog wordt, wordt transistor 106 geleidend en node 108 laag. Voorbijgaand werkt de capaciteit 110 als een doorgeef condensator (bootstrap) , zodat node 112 korte tijd een verhoogde potentiaal heeft. Hier-35 door wordt de verdere doorgeefcapaciteit (bootstrap) 124, die als uit-gangsdoorgeefcapaciteit werkt, opgeladen vanuit ingang 100, via de transistoren 113 en 116.

8203148 4 3 PHN 10.412 10

De transistorparen 114/116 en 118/120 worden ieder door wederzijds inverse stuurspanningen bekrachtigd: door de lage potentiaal qp node 108 wordt transistor 116 gesperd, en volgt de potentiaal van node 122 de stijging van de potentiaal op node 126. Hier wordt de doorgeef conden-5 sator 124 qp conventionele manier als MQS-transistor uitgevoerd. Daardoor wordt de potentiaal van node 126 hoog en wel hoger dan de voedingsspanning qp klem 121, zodat de transistoren 114 en 118 snel in geleiding worden gebracht. Daarvoor is nodig dat transistor 113 na het opladen van capaciteit 124 weer gesperd wordt. Zulks gebeurt evenwel tijdig door-10 dat node 112 ontladen wordt via transistor 111. Deze laatste geleidt zodra de ingangsklem (node) 100 voldoende gestegen is ten opzichte van inmiddels gedaalde potentiaal van node 108. Doorgeef capaciteit 124 wordt dus geladen in de vertragingstijd van inverteur 106. De trans is toren 118, 120 zijn zogenoemde "normaal-uit" (enhancement) trans is tor en en 15 vormen een heenslag-terugslag/push-pull) uitgangstrap. Ook van hun is dus steeds slechts één geleidend om een gelij ks troampad tussen voedings-aansluiting en aarde te voor kanen: zo wordt dus dissipatie voorkanen.

De transistoren 118, 120 hebben een groter oppervlak dan de transistoren 114/116 en kunnen dus een grotere uitgangsstroam leveren voor het snel 20 qp/ontladen van de symbolisch aangegeven belastingscapaciteit 128; laatstgenoemde heeft bijvoorbeeld een waarde van 1 picofarad. Het beëindigen van het hoge signaal qp ingang 100 heeft vooralsnog geen invloed qp de waarde van het uitgangssignaal (node 130); dit stijgt voorlopig verder, nadat de aanvankelijke stijging is versneld door met name de toevoeging 25 van de doorgeefkondensator 124. Als daarna evenwel het terugstelsignaal qp ingang 102 hoog wordt (ingang 100 is weer laag) dan worden de nodes 108 en 112 hoog, en de nodes 126, 122 en 130 weer laag. Er wordt nog qp gewezen dat Fig. 5 een qp zich gebruikelijke rekenmachinesimulatie betreft. Voor een kloksysteem als in fig. 2 dient de schakeling van 30 fig. 4 dan acht keer aanwezig te zijn. De uitgang 104 wordt dan toegevoerd aan de respektievelijke klokpulsingang van de schakeling van fig. 3 en bovendien aan de data-ingang van de opvolgende van de acht klokpulsvormen-de schakelingen. De heenstelpuls voor de eerste van deze acht schakelingen, alsmede de terugstelpuls die aan alle wordt toegevoerd, worden 35 op konventionele manier gegenereerd, bijvoorbeeld zijn dit de geïnverteerde, respektievelijk ongeïnverteerde Qp.

De afmeting van de respektievelijke trans is toren in de schake- 8203148 » EHN 10.412 11 ling van fig. 4 warden hiema in microns gegeven waarbij de eerste grootheid de breedte en de tweede grootheid de lengte aangeeft: 103, 106, 109, 111: 5/3 114, 116 :12/3 5 113 :20/3 124 :20/20 (MOS-capaciteit) 118, 120 :30/3

Uiteraard is dit slechts een mogelijke uitvoering; capaciteit 110 wordt gevormd door de capaciteit tussen de stuur (gate) elektrode en de bron-(source)elektrode van transistor 113.

Fig. 6 geeft een voorbeeld van een kcmbinatorische logische schakeling die voorstelt een inverterende heelopteller. Daaraan is toegevoerd een extra ingangspoort 80 cm een (NIET)-EN funktie te vormen. Zo'n logische schakeling is te gebruiken in een zogenoemde arrangements (array)-vermenigvuldiger. Het gebruik van inverse signalen (¾) de uitgang is beschreven in het eerder geciteerde artikel: het weglaten van extra uitgangsinverteurs (cm weer ongeïnverteerde uitgangssignalen te bekoren) levert voordeel pp betreffende grotere verwerkings-snelheid, kleiner dissipatie, en minder oppervlak van de bijbehorende geïntegreerde schakeling. De schakeling van Fig. 6 wordt ter illustratie gegeven en niet verder gedetailleerd tot het niveau van de logische poorten. Ook de werking van voorlaadsignalen en aftastsignalen is in deze figuur niet aangegeven. De NIEI-EN-poort 80 (net bijbehorende in-verteur), voorzover nodig, behoort niet tot eigenlijke schakeling en wordt bij fig. 7 nog nader besproken. Op klemmen 82, 84 arriveren de signalen "son" en "uitgangsoverdracht" die aan de betreffende schakeling warden toegevoerd vanuit dergelijke schakelingen van hetzelfde, respek-tievelijk naastlager signifikantie-niveau. Op uitgang 86 wordt gegene-reerd de geïnverteerde waarde van de scm mcdulo-2 der ingangssignalen (S, C, a^ bj), deze geïnverteerde waarde heeft de waarde "1" als een even aantal ingangssignalen de waarde "1" heeft. Als ten hoogste één ingangssignaal de waarde "1" heeft, heeft het uitgangssignaal C" op uitgang 88 de waarde "1". Uitgang 88 is dan zo nodig aangesloten op een "C" ingang van een dergelijke schakeling van een naasthogere signifikan-35 _ tie. Het signaal C wordt gevormd door drie parallelle EN-poorten 90, 92, 94 die aangesloten zijn op OF-poort 96 met inverterende uitgang. Het signaal S' wordt gevormd door OF-poort 140, EN-poorten 142, 144, en ; 3203148 * EHN 10.412 12 OF-poort 146 met Inverterende uitgang. Bij het vonten van het signaal S' wordt ook het signaal C' gebruikt. Daardoor zijn alle ingangssignalen slechts in één enkele polariteit nodig, hetgeen een zeer kcmpakte ge-cmetrisatie (layout) toelaat. Daardoor is de logische diepte (poort 80 5 wordt niet beschouw!) toegencmen tot twee, omdat er nu twee in serie geschakelde EN/OF/INVERSIE-funkties zijn. In het algemeen zouden er dan twee opeenvolgende aftastkloksignalen nodig zijn. Het blijkt ook mogelijk cm met slechts één aftastkloksignaal te volstaan, onder voorwaarde dat de uitgang van signaal S' iets vertraagd wordt afgetast. Dt kan 10· op verschillende manieren gebeuren. Een eerste realisatie is dat het signaal S' door een extra maatregel nog even "hoog" gehouden wordt door middel van een zogenoemde ccimpensatie-capaciteit 148: deze laatste geeft dan de opgaande flank van het desbetreffende aftastkloksignaal door.

Een andere manier cm deze vertraging te realiseren is het verwisselen 15 van de volgorde van af tas ttrans is tor en kcmbinatorisch werkende logische elementen (vergelijk de onderdelen 68 en 70 in Fig. 3).

De in figuur 6 getoonde heeloptellerschakeling vergt - uitgezonderd de poort 80 - in MOS-technologie slechts twee EN/OF/INVEBSIE-funkties,namelijk één voor C' en één voor S'. De gehele schakeling vol-20 gens Fig. 6, indien opgenomen als trap (binnen een in onderbroken lijnen getekend vakje in Fig. 3) wordt dan dus door een enkele aftastpuls volgens fig. 2 afgetast.

Fig. 7 geeft een beeld van een tweedimensionale opstelling van groepen van kambinatorische logische elementen. Dit betreft een 25 vermenigvuldigingsarrangement en als zodanig een verbetering van een dergelijk vermenigvuldigingsarrangement dat in het geciteerde artikel is beschreven. De verbetering betreft met name het gebruik van de "afrol"-of "rimpel" klokpulsbesturing waardoor de dissipatie vermindert, terwijl de werksnelheid hoog blijft en het benodigde substraatoppervlak klein.

30 De blokken 200 ...224 geven elk een schakeling volgens Fig. 6 aan. De twee operanden bevattende de achtereenvolgende bits b3 .. bO, a3 .. aO, waarbij steeds de meest signifikante (b3, a3) vooropstaat; deze bits worden over de vertikale, respektivelijk horizontale bitlijnen toegevoerd. Cp elk kruispunt van deze bitlijnen wordt hetzij een EN-funktie 35 (driehoekje), hetzij een ΝΙΞΓ-ΕΝ-funktie (driehoekje met rondje) gevormd. De inrichting is bedoeld voor operanden in 2-conplements notatie. De scmgrootheid van de heeloptellers wordt naar rechtsonder doorgegeven, de overdrachtsgrootheid (deze heeft het naasthogere signifikantie niveau) 8 2 0 3 1 4 8 » PHN 10.412 13 recht naar onderen. De blokken 230, 232, 234 zijn heeloptellers uitgevoerd in statische logika om klokdistributie oppervlakte op het substraat uit te sparen. Van deze laatste blokken worden uitgangsoverdraeht- signalen naar links doorgegeven endesonsignalen naar rechtsonder. De 5 gearceerde blokken stellen telkens een klokschakeling volgens Fig. 4 voor. De blokken 200-204 , 234 krijgen nog een vast ingangssignaal met de erbij aangegeven waarde 0,1 als rekengrootheid. Door kleine rondjes zijn steeds te inverteren signalen aangegeven. Door indikaties zoals bij 236 en 240 zijn houd-elementen aangegeven cm de informatie-ele- 10 menten tot het einde van de klokcyclus op te slaan. Zó wordt dus een uitgangsinformatie van 8 bits vormbaar. De schakeling kan bedrijfszeker worden bestuurd door een klokcyclus volgens het model van fig. 2 die in dit voorbeeld slechts vier afvraagsignaalpulsen behoeft te bevatten, evenveel als de operand (a3, a2, a1, a') bits telt. De vertraging tus- 15 sen twee opeenvolgende aftastflanken moet iets groter zijn dan de door de werking van een heelqpteller veroorzaakte vertraging. Integratie van de klokschakelingen (242 ... 250) met de schakelingen van het logische arrangement maakt de werking van het geheel minder afhankelijk van parameter-variaties onder invloed van spreiding door de technologie 20 veroorzaakt. De klokpuls Q1 vraagt nu de bovenste twee rijen EN/NIET- EN-poorten af, de klokpulsen Q2, Q3 telkens een regel Mokken zoals (200-204) plus de EN/NIET-EN-poorten qp de direkt daaropvolgende regel.

De klokpuls Q4 vraagt af de onderste rij dynamische blokken (220-224) plus de kolom (236) houdelementen en de rij (240) houdelementen. Hoe 25 groter het aantal operandbits (a0...a3), hoe groter de snelheidswinst in vergelijking met bijvoorbeeld een tweefasen kloksysteem. Dit komt cmdat de voorlaadoperatie slechts éénmaal parallel gebeurt en alle neergaande flanken van de aftastpulsen samenvallen. De statische dissi- patie van 0,5 milliwatt per arrangementscel is vermeden. Bij een 30 NMDS-technologie met drie micron lijnbreedte is een dichtheid van 100 2 cellen per nm goed haalbaar.

Fig. 8 geeft een blokschema van twee in serie geschakelde cascades van groepen kcmbinatorisch werkende logische elementen. Elke cascade bevat drie groepen van kcmbinatorisch werkende logische elementen, 35 respektievelijk 320-324 en 326-330. De datasignalen arriveren op ingangen 332, die uitgangssignalen verschijnen op aansluitingen 334. De logische bewerkingen worden eenvoudshalve niet nader verhaald. De uitgangssignalen van groep 320 worden toegevoerd aan de naastvolgende groep 332 8203148 PHN 10.412 14 Λ , en ook aan de tweeds-volgende groep 324, en zo voor alle andere groepen. De voorlaadpulsen worden gevormd door de schakelingen 304, 312, de afvraagpulsen door de schakelingen 306-310, 314-318. De schakelingen 304-318 zijn in een keten geschakeld, waarbij de schakelingen 304, 312 5 nog de nodige terugstelpunten leveren. Element 302 is een pocrt/akti-veringsschakeling. Ms deze doorlaatbaar is, wordt de uitgang van blok 318 teruggekoppeld naar de ingang van blok 304 en volgende oneven/even halve klokpulscycli elkaar voortdurend op. Ms element 302 door een signaal op ingang 300 ondoorlaatbaar is, stokken de klokpulscycli. Door 10 bijvoorbeeld een pulsvormig signaal op ingang 300 (bijvoorbeeld van een meesterklok) wordt de eerstvolgende klokpulscyclus weer geaktiveerd.

15- 20 25 30 35 3203148

Claims (7)

1. Geïntegreerde schakeling in dynamische MDS-technologie met een aantal groepen kcmbinatorisch werkende logische elementen (61, 63, 65, 67, 69) cm in iedere groep een respektievelijke EN/OF/IN-VERSIE-funktie te vormen, waarbij elke groep kcmbinatorisch werkende 5 logische elementen tenminste één data-aansluiting gekoppeld heeft met een data-aansluiting van tenminste één der andere groepen, welke geïntegreerde schakeling klokingangen bevat voor het ontvangen van de signalen van een meerfasen-klokpulscyclus cm per klokpulscyclus in een eerste fase een voorlaadoperatie en daarna een aftastoperatie te 10 besturen, met het kenmerk dat genoemde klokingangen (22, 24, 26, 28, 30, 32) geschikt zijn voor hetontvangen van signalen van een klokpuls-cyclus die tenminste drie achtereenvolgende fasen bevat cm in de eerste fase alle voorlaadoperaties voor genoemd aantal groepen te besturen, en in achtereenvolgende verdere fases de respektievelijke aftast-15 operaties voor de, middels een dirékte koppeling van een data-uitgang van een voorgaande groep binnen genoemd aantal met een data-ingang van een volgende groep binnen genoemd aantal in een cascade geschakelde groepen, zodat binnen een klokpolscyclus een voorgaande groep binnen de cascade steeds in een eerdere fase wordt afgetast .. dan een volgende 20 groep binnen de cascade.

2. Geïntegreerde schakeling volgens conclusie 1, met het kenmerk dat de klokingangen geschikt zijn voor het ontvangen van kloksignalen (Q1, Q2, Q3, Q4 .. Q8) waarvan verdere fasen elkaar opvolgen met onderlinge tijdsverschillen waarvan de respektieve lengtes in hoofdzaak 25 overeenkomen met de lengte van een beginflank van het signaal van de betreffende verdere fase.

3. Geïntegreerde schakeling volgens conclusie 1, met het kenmerk dat hij in NMOS-technologie is uitgevoerd.

4. Geïntegreerde schakeling volgens conclusie 1, 2 of 3, 30 met het kenmerk, dat voor tenminste één groep een aftasttrans is tor (70) geschakeld is tussen de voorlaadnode (54) en de kcmbinatorisch werkende logische elementen (67) van die groep.

5. Geïntegreerde schakeling bevattende tenminste een eerste aantal (320-324) en een tweede aantal (326-330) groepen kcmbinatorisch 35 werkende logische elementen volgens één der conclusies 1 tot en met 4, met het kenmerk dat tenminste één data-uitgang van tenminste één der groepen binnen genoemd eerste aantal en tenminste één data-ingang van 8203148 Μ Ψ ΡΗΝ 10.412 16 van tenminste één der groepen binnen genoemd tweede aantal onderling gekoppeld zijn, cm genoemd eerste aantal door een eerste klokpulscyclus, en genoemd tweede aantal door een met genoemde eerste klokpulscyclus alternerende tweede klokpulscyclus te doen besturen.

6. Geïntegreerde schakeling volgens één der conclusies 1 tot en met 4, met het kenmerk dat genoemd aantal groepen kcmbinatorisch werkende logische elementen een tweedimensionaal logisch arrangement (logic array) vormt, doordat uit genoemd aantal groepen tenminste een derde aantal (210-212-214) een vierde aantal (220, 222, 224) groepen 10 kcmbinatorisch werkende logische elementen is gevormd, dat binnen genoemd derde aantal elke groep een data-uitgang verbanden heeft met een / data-ingang van een groep binnen genoemd vierde aantal en binnen genoemd vierde aantal elke groep een data-ingang verbonden heeft met een data-uitgang van een groep binnen genoemd derde aantal, en dat genoemd 15 derde aantal groepen en genoemd vierde aantal groepen in onderling exclusieve van genoemde verdere fases worden afgevraagd, zodat elke groep van genoemd derde aantal in een eerdere fase wordt afgevraagd dan elke groep van genoemd vierde aantal.

7. Klokschakeling, geschikt voor het aansturen van een ge- 20 integreerde schakeling volgens één der conclusies 1 tot en met 6, met het kenmerk dat voor elk van genoemde verdere fasen een vertraagelement (242-248) aanwezig is cm een aftastsignaal te genereren. 25 30 35 8203148