NL168997C - Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij groeven in een hoofdoppervlak van een plaatje halfgeleidermateriaal worden gevormd en waarbij het andere hoofdoppervlak zolang aan een lapbewerking wordt onderworpen, dat ten minste een van de groeven wordt blootgelegd. - Google Patents

Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij groeven in een hoofdoppervlak van een plaatje halfgeleidermateriaal worden gevormd en waarbij het andere hoofdoppervlak zolang aan een lapbewerking wordt onderworpen, dat ten minste een van de groeven wordt blootgelegd.

Info

Publication number
NL168997C
NL168997C NLAANVRAGE6919088,A NL6919088A NL168997C NL 168997 C NL168997 C NL 168997C NL 6919088 A NL6919088 A NL 6919088A NL 168997 C NL168997 C NL 168997C
Authority
NL
Netherlands
Prior art keywords
semi
main surface
insert
grooves
sheet
Prior art date
Application number
NLAANVRAGE6919088,A
Other languages
English (en)
Dutch (nl)
Other versions
NL6919088A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html
NL168997B (nl
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of NL6919088A publication Critical patent/NL6919088A/xx
Publication of NL168997B publication Critical patent/NL168997B/xx
Application granted granted Critical
Publication of NL168997C publication Critical patent/NL168997C/xx

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/115—Orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
NLAANVRAGE6919088,A 1968-12-31 1969-12-19 Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij groeven in een hoofdoppervlak van een plaatje halfgeleidermateriaal worden gevormd en waarbij het andere hoofdoppervlak zolang aan een lapbewerking wordt onderworpen, dat ten minste een van de groeven wordt blootgelegd. NL168997C (nl)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00788167A US3844858A (en) 1968-12-31 1968-12-31 Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate

Publications (3)

Publication Number Publication Date
NL6919088A NL6919088A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1970-07-02
NL168997B NL168997B (nl) 1981-12-16
NL168997C true NL168997C (nl) 1982-05-17

Family

ID=25143652

Family Applications (1)

Application Number Title Priority Date Filing Date
NLAANVRAGE6919088,A NL168997C (nl) 1968-12-31 1969-12-19 Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij groeven in een hoofdoppervlak van een plaatje halfgeleidermateriaal worden gevormd en waarbij het andere hoofdoppervlak zolang aan een lapbewerking wordt onderworpen, dat ten minste een van de groeven wordt blootgelegd.

Country Status (7)

Country Link
US (1) US3844858A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
JP (1) JPS4941956B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
CA (1) CA949683A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
DE (1) DE1963162C3 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
FR (1) FR2030114B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
GB (1) GB1288941A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)
NL (1) NL168997C (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063271A (en) * 1972-07-26 1977-12-13 Texas Instruments Incorporated FET and bipolar device and circuit process with maximum junction control
US3953264A (en) * 1974-08-29 1976-04-27 International Business Machines Corporation Integrated heater element array and fabrication method
US4338620A (en) * 1978-08-31 1982-07-06 Fujitsu Limited Semiconductor devices having improved alignment marks
US4255207A (en) * 1979-04-09 1981-03-10 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
US4670769A (en) * 1979-04-09 1987-06-02 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
US4309813A (en) * 1979-12-26 1982-01-12 Harris Corporation Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits
JPS6088536U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
US4652333A (en) * 1985-06-19 1987-03-24 Honeywell Inc. Etch process monitors for buried heterostructures
US5034347A (en) * 1987-10-05 1991-07-23 Menlo Industries Process for producing an integrated circuit device with substrate via hole and metallized backplane
DE68927871T2 (de) * 1988-11-09 1997-07-03 Sony Corp Herstellungsverfahren eines Halbleiterwafers
CH682528A5 (fr) * 1990-03-16 1993-09-30 Westonbridge Int Ltd Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé.
US5318663A (en) * 1992-12-23 1994-06-07 International Business Machines Corporation Method for thinning SOI films having improved thickness uniformity
US5589083A (en) * 1993-12-11 1996-12-31 Electronics And Telecommunications Research Institute Method of manufacturing microstructure by the anisotropic etching and bonding of substrates
US5534106A (en) * 1994-07-26 1996-07-09 Kabushiki Kaisha Toshiba Apparatus for processing semiconductor wafers
US5550399A (en) * 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
KR100277968B1 (ko) * 1998-09-23 2001-03-02 구자홍 질화갈륨 기판 제조방법
US6333553B1 (en) * 1999-05-21 2001-12-25 International Business Machines Corporation Wafer thickness compensation for interchip planarity
US8132775B2 (en) * 2008-04-29 2012-03-13 International Business Machines Corporation Solder mold plates used in packaging process and method of manufacturing solder mold plates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294124A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) * 1962-06-18
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
FR1481283A (fr) * 1965-04-14 1967-05-19 Westinghouse Electric Corp Procédé de fabrication de circuits semiconducteurs intégrés
US3411200A (en) * 1965-04-14 1968-11-19 Westinghouse Electric Corp Fabrication of semiconductor integrated circuits
US3457123A (en) * 1965-06-28 1969-07-22 Motorola Inc Methods for making semiconductor structures having glass insulated islands
US3357871A (en) * 1966-01-12 1967-12-12 Ibm Method for fabricating integrated circuits
NL144778B (nl) * 1966-12-20 1975-01-15 Western Electric Co Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting.

Also Published As

Publication number Publication date
US3844858A (en) 1974-10-29
DE1963162C3 (de) 1975-04-10
CA949683A (en) 1974-06-18
NL6919088A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1970-07-02
FR2030114A1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1970-10-30
GB1288941A (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1972-09-13
NL168997B (nl) 1981-12-16
DE1963162B2 (de) 1974-08-08
FR2030114B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1975-01-10
DE1963162A1 (de) 1970-07-02
JPS4941956B1 (GUID-C5D7CC26-194C-43D0-91A1-9AE8C70A9BFF.html) 1974-11-12

Similar Documents

Publication Publication Date Title
NL168997C (nl) Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij groeven in een hoofdoppervlak van een plaatje halfgeleidermateriaal worden gevormd en waarbij het andere hoofdoppervlak zolang aan een lapbewerking wordt onderworpen, dat ten minste een van de groeven wordt blootgelegd.
NL159040B (nl) Werkwijze en inrichting voor het aanbrengen van een relief in een oppervlak.
NL162981C (nl) Werkwijze voor het veredelen van textielmateriaal.
NL152214B (nl) Werkwijze voor het vervaardigen van een verpakking, alsmede vervaardigde verpakking.
NL161617B (nl) Halfgeleiderinrichting met vlak oppervlak en werkwijze voor het vervaardigen daarvan.
NL7613893A (nl) Halfgeleiderinrichting met gepassiveerd opper- vlak, en werkwijze voor het vervaardigen van de inrichting.
NL167926C (nl) Werkwijze en inrichting voor het vervaardigen van wikkels.
NL177813B (nl) Transportinrichting voor het in beweging brengen van voorwerpen.
NL161084B (nl) Werkwijze en inrichting voor het machinaal ver- vaardigen van stenen met een handvormsteenachtig oppervlak.
NL7512492A (nl) Werkwijze en inrichting voor het verwerken van di- gitale woorden.
NL152484B (nl) Werkwijze en inrichting voor het verwerken van gebruikte stoffen.
NL7509291A (nl) Inrichting en werkwijze voor het bewerken van lichtgevoelig materiaal.
NL139079C (nl) Werkwijze voor het vervaardigen van een cellulair voorwerp met een reliefoppervlak.
NL159786B (nl) Werkwijze voor het tellen van deeltjes en inrichting voor het toepassen van de werkwijze.
NL7409107A (nl) Werkwijze en inrichting voor het inslijpen van groeven.
NL163460C (nl) Werkwijze en inrichting voor het vervaardigen van rubberen handschoenen.
NL140132B (nl) Inrichting voor het in de grond brengen van een veredelingsmiddel.
NL168851C (nl) Werkwijze voor het vervaardigen van fibrillaire voortbrengselen.
NL167460C (nl) Werkwijze voor het vervaardigen van een slijpvoorwerp.
NL157817B (nl) Inrichting voor het walsen van materiaalbanen.
NL158062B (nl) Werkwijze voor het vervaardigen van een bandvormig materiaal, in hoofdzaak bestaande uit tabaksstof, alsmede inrichting voor het toepassen van de werkwijze.
NL165218C (nl) Werkwijze voor het bepalen van polysacchariden hydrolyserende endohydrolasen alsmede werkwijze voor het bereiden van een daarbij toepasbaar substraat.
NL157880B (nl) Werkwijze en inrichting voor het vervaardigen van stapelvezels.
NL159907C (nl) Werkwijze en inrichting voor het snijden van plastisch materiaal.
NL164337C (nl) Werkwijze en inrichting voor het vervaardigen van een vliestricot.

Legal Events

Date Code Title Description
V4 Lapsed because of reaching the maximum lifetime of a patent