MXPA06010575A - Implementacion de procesador de senales digitales de algoritmos de falla de alta impedancia. - Google Patents

Abstract

Una implementacion de procesador de senales de digitales de tres algoritmos usada para detectar fallas de alta impedancia. Los algoritmos se pueden basar en ondas pequenas, basar en estadisticas de mayor orden y basar en redes neurales. Los algoritmos se modifican para procesar un segundo de datos en lugar de diez segundos de datos y se conecta a la salida de los algoritmos una adquisicion con doble almacenamiento en memoria intermedia.

Description

IMPLEMENTACICN DE PROCESADOR DE SE ALES DIGITALES DE ALGORITMOS ' DE FALLA DE ALTA IMPEDANCIA Campo de la Invención Esta invención se refiere a algoritmos para determinar la ocurrencia de una condición de falla de alta impedancia (HIF) y de manera más particular a la implementación de estos algoritmos usando un procesador de señales digitales (DSP) en una plataforma relevadora.

Antecedentes de 'la Invención Las compañías de servicio eléctrico usan conductores energizados, elevados para transportar energía eléctrica a los consumidores . Hay más de un millón de millas de líneas de distribución elevadas en los Estados Unidos, que suministran energía para clientes industriales, comerciales y residenciales. Los conductores elevados se exponen a los elementos y a las condiciones anormales. En algunos casos, los conductores caen a tierra y dependiendo de la superficie, establecen una ruta de conducción. Si la superficie es césped, tierra o asfalto, se presenta una HIF, caso en el cual la corriente de falla es mucho más pequeña que aquella de una falla típica de fase a tierra. Esta corriente de falla más pequeña hace difícil la detección de estos casos con dispositivos convencionales de protección.

El peligro con los conductores derivados o descubiertos es el riesgo de contacto del público con las líneas energizadas. El contacto humano con los conductores derivados puede dar por resultado lesión seria o aún la muerte. El problema se complica adicionalmente una vez que se detecta un conductor derivado, si un relevador desliza un interruptor de circuito en una subestación, la pérdida de energía a las entidades públicas vitales, tal como hospitales, aeropuertos y señales de tráfico, puede dar por resultado situaciones amenazadoras de la vida de igual o mayor magnitud. De esta manera, los problemas que enfrentan - los ingenieros de protección son detectar primero las perturbaciones y luego reaccionar de forma apropiada . ' La solicitud de Patente de los Estados Unidos No . de Serie 10/770,270, presentada el 2 de febrero de 2004 y titulada "High I pedance Fault Detection" ("la solicitud '270"), la descripción de la cual se incorpora de este modo en la presente como referencia, y se asigna al mismo cesionario como la presente invención, describe la implementación en una plataforma relevadora de tres algoritmos de detección que usa cada uno varias características de las corrientes de fase y/o tierra para detectar individualmente una HIF. Los algoritmos, de detección de HIF descritos en la solicitud 270 se basan en ondas pequeñas, se basan en estadísticas de mayor orden y se basan en redes neurales . Es deseable implementar los tres algoritmos con una DSP puesto que la DSP se necesita para la adquisición de datos y puesta en escala y realiza algún trabajo de modo que la CPU (unidad procesadora central) en el relevador no tiene que hacer cada cosa sino: cada uno de los algoritmos en sus formatos originales cubre un valor de 10 segundos de datos y de esta manera necesita una buena cantidad de poder y precisión de cómputo; es imposible implementar los algoritmos en sus formatos originales debido a las limitaciones del equipo físico y a los requerimientos de cómputo de punto flotante. La presente invención permite que se implementen los tres algoritmos de detección en la plataforma relevadora con una DSP. De acuerdo con la presente invención: los algoritmos se modifican para procesar uno (1) segundo de datos en lugar de 10 segundos y se usan técnicas de acumulación y almacenamiento circular en memoria para lograr la solución; se usa doble almacenamiento en memoria para la adquisición; y existe una implementación de punto fijo de cada algoritmo .

Breve Descripción de la Invención Un método para detectar fallas de alta impedancia en líneas de energía eléctrica. El método comprende: usar una pluralidad de medios de detección de fallas de alta -impedancia, cada uno que tiene una salida para detectar independientemente la falla de alta impedancia, cada uno de los medios de detección de fallas que detecta las fallas de alta impedancia al analizar los datos de las líneas de energía recolectados durante un periodo predeterminado de tiempo y que proporciona en la salida una señal en base a los datos analizados, indicativa de la ocurrencia o no ocurrencia de las fallas de alta impedancia; modificar cada uno de la pluralidad de medios de detección de fallas para reducir el periodo predeterminado de tiempo por un factor de l/n en donde n es un número entero mayor que uno; y conectar un sistema de almacenamiento en memoria a la salida de cada uno de los medios de detección de. fallas para obtener del sistema de almacenamiento en memoria una señal indicativa de la ocurrencia o no ocurrencia de la falla de alta impedancia que se basa en los datos recolectados durante el periodo predeterminado de tiempo Un sistema para detectar- fallas de alta impedancia en líneas de energía eléctrica. El sistema comprende: una pluralidad de medios de detección de fallas de alta impedancia cada uno que tiene una salida para detectar independientemente la falla de alta impedancia, cada uno de los medios de detección de fallas que detecta las fallas de alta impedancia al analizar los datos de la línea de energía recolectados durante un periodo predeterminado de tiempo y que proporciona la salida una señal en base a los datos analizados indicativa de la ocurrencia o no ocurrencia de las fallas de alta impedancia, cada uno de la pluralidad de medios de detección de fallas modificado para reducir el periodo predeterminado de tiempo por un factor de l/n donde n es un número entero mayor que uno; y un sistema de almacenamiento en memoria conectado a la salida de cada uno de los medios de detección de fallas para obtener el sistema de almacenamiento y memoria una señal indicativa de la ocurrencia o ocurrencia de la falla de alta impedancia que se basa en los datos recolectados durante el periodo predeterminado de tiempo Un aparato de procesamiento para determinar la ocurrencia de una falla de alta, impedancia en líneas de energía eléctrica. El aparato de procesamiento comprende : dos memorias intermedias cada una para almacenar datos -recolectados de las líneas de energía durante un primer periodo • predeterminado de tiempo indicativos del flujo de corriente en las líneas de energía,- una pluralidad de medios de fallas de alta impedancia cada uno que tiene una salida para detectar individualmente una falla de alta impedancia en las líneas de energía eléctrica, cada uno de los medios de detección de las fallas que procesan de manera alternada durante el primer periodo predeterminado de tiempo los primeros datos almacenados en una de las dos memorias intermedias y luego los datos almacenados en la otra de las dos memorias intermedias, cada uno de los medios de detección de fallas de alta impedancia que proporciona a la salida una señal en base a los datos procesados indicativa de la ocurrencia o no ocurrencia de las fallas de alta impedancia; y un sistema de almacenamiento en memoria conectado a la salida e cada uno de los medios de detección de fallas de alta impedancia para obtener una señal indicativa de la ocurrencia o no ocurrencia de la falla de alta impedancia que se basa en los datos recolectados durante un segundo periodo predeterminado de tiempo que es n veces el periodo predeterminado de tiempo donde n es un número entero que es dos o mayor .

Breve Descripción de las Figuras La Figura 1 muestra un diagrama de bloques para el sistema de adquisición con doble almacenamiento en memoria intermedia usado en el sistema de la presente invención. La Figura 2 muestra una modalidad para el sistema de almacenamiento circular en memoria intermedia usado en el sistema de la presente invención.

Descripción de las Modalidades Preferidas Con referencia ahora a la Figura 1 , se muestra un diagrama de bloques para el sistema 10 de adquisición' de doble almacenamiento en memoria intermedia. El sistema 10 usa una primera memoria intermedia 12 y una segunda memoria intermedia 14 para almacenar datos. En tanto que el sistema 10 está almacenando datos entrantes en la primera memoria intermedia 12, el procesamiento se realiza en los datos ya almacenados en la segunda memoria intermedia 14. Cuando la primera memoria intermedia 12 se llena, el conmutador SI se conmuta a la segunda memoria intermedia 14 y el conmutador S2 se conmuta a la primera memoria intermedia 12. Los conmutadores SI y S2 conmutan de una parte a otra cada vez que se llena una memoria intermedia. Las memorias intermedias 12 y 14 se hacen de un tamaño para retener un "valor de (1) segundo de datos. Un filtro 16 de pasabanda procesa los datos de la memoria intermedia 12 o 14 y pasa los datos filtrados que se van a analizar por los algoritmos 18 como se muestra en la Figura 1. Los algoritmos 18 son los tres algoritmos de detección, específicamente, basados en ondas pequeñas, basados en estadísticas de mayor orden y basados en redes neurales, descritos en la solicitud '270. Aunque el paso de tiempo del procesador es igual a 32 ciclos/segundo, los resultados se refrescan cada segundo puesto que toma un segundo para procesar un valor de memoria intermedia de datos. Cada uno de los algoritmos 18 en su formato descrito en la solicitud x 270 cubre un valor de diez segundos de datos. Puesto que no es posible en la presente invención implementar los algoritmos en ese formato, cada uno de los algoritmos 18 se modifican para procesar un valor de un segundo de datos a la vez. Un sistema 20 de almacenamiento circular en memoria intermedia, que se ilustra en la Figura 2, se conecta a la salida de los algoritmos 18 para obtener los diez segundos de datos que se obtendrían de cada algoritmo 18. En tanto que la Figura 2 muestra sólo un sistema 20 conectado a la salida de los algoritmos 18, aquellos expertos en la técnica apreciarán que hay un sistema 20 para cada uno de los algoritmos . El sistema 20, como se muestra en la Figura 2, remueve el primer valor para cada ?o~es?mo valor adicionado.

Las ecuaciones de algoritmo se modifican para compensar los errores introducidos por la no linealidad debido al troceado del intervalo de diez segundos. Los datos adquiridos para cada segundo se procesan y usan como una condición inicial para computar los datos de un segundo subsiguientes. Los resultados se almacenan en una memoria intermedia circular de diez segundos usada también como un acumulador. Las modificaciones a los algoritmos son como sigue : a. el cálculo se realiza para el 1er intervalo de un segundo y la salida se almacena como el primer valor del acumulador; b. la salida calculada también se usa como la entrada inicial para calcular el 2do intervalo de un segundo y la salida se almacena como el segundo valor del acumulador; c . el proceso continúa hasta que se alcanzan diez segundos . El onceavo un segundo se considera como el primer segundo y el proceso se repite como antes. En cualquier momento dado, la salida total es la suma de los diez valores de la memoria intermedia. De acuerdo a la presente invención, existe una implementación de punto fijo de cada uno de los tres algoritmos de detección detalla de alta impedancia. Los algoritmos se desarrollaron inicialmente usando aritmética' de punto flotante para verificar y validar el concepto entonces de' trasladador a aritmética de punto fijo para implementación final . Los procesador de señales digitales de punto fijo son adecuados para implementar un gran volumen de productos económicamente debido a que son mucho más baratos, consumen menos • energía y ejecutan más rápido que los procesadores de señales que contienen unidades aritméticas de punto flotante. El código para cada algoritmo se implemento en una unidad procesadora central adecuada tal como por ejemplo la CPU Motorola ColdFire 5307 con una velocidad de reloj de 66 MHz y una memoria caché unificada de 64 KB : La adquisición de datos se realizó a una velocidad de 32 muestras por segundo y el procesamiento de los algoritmos de HIF se realiza una vez por segundo en la tarea de más alta prioridad que se interrumpe cada 4.1 ms para realizar la transferencia de datos desde la DSP y los algoritmos de protección. Los resultados de las simulaciones de punto flotante y punto fijo se compararon y no mostraron pérdida de precisión durante la conversión. Se va a entender que la descripción de las modalidades preferidas se propone que sea sólo ilustrativa, en lugar de ser exhaustiva, de la presente invención. Aquellos expertos en la técnica serán capaces de hacer ciertas adiciones, supresiones, y/o modificaciones a las modalidades de la materia descrita sin apartarse del espíritu de la invención o su alcance, como se define por las reivindicaciones anexas .

Claims (10)

REIVINDICACIONES

1. Método para detectar fallas de alta impedancia en líneas de energía eléctrica, que comprende: usar una pluralidad de medios de detección de fallas de alta impedancia cada uno que tiene una salida para detectar independientemente la falla de alta impedancia, cada uno de los medios de detección de fallas que detecta las fallas de alta impedancia al analizar datos de las líneas de energía eléctrica recolectados durante un periodo predeterminado de tiempo y que proporciona a la salida una señal en base a los datos analizados indicativa de la ocurrencia o no ocurrencia de las fallas de alta impedancia; modificar cada uno de la pluralidad de medios de detección de fallas para reducir el periodo predeterminado de tiempo por un factor de 1/n en donde n es un número entero mayor que uno; y conectar un sistema de almacenamiento en memoria a la salida de cada medio de detección de fallas para obtener del sistema de almacenamiento en memoria intermedia una señal indicativa de la ocurrencia o no ocurrencia de la falla de alta impedancia que se basa en los datos recolectados durante el periodo predeterminado de tiempo.

2. Sistema para detectar fallas de alta impedancia en líneas de energía eléctrica, que comprenden: una pluralidad de medios de detección de fallas de alta impedancia cada uno que tiene una salida para detectar independientemente la falla de alta impedancia, cada uno de los medios de detección de fallas que detecta fallas de alta impedancia al analizar datos de las líneas de energía recolectados durante un periodo predeterminado de tiempo y proporcionar a la salida una señal en base a los datos analizados indicativa de la ocurrencia o no ocurrencia de las fallas de alta impedancia, cada uno de la pluralidad de medios de detección de fallas modificado para reducir el periodo predeterminado de tiempo por un factor de l/n en donde n es un número entero mayor que uno; y un sistema de almacenamiento en memoria intermedia conectado a la salida de cada uno de los medios de detección de fallas para obtener del sistema de almacenamiento en memoria intermedia una señal indicativa de la ocurrencia o no ocurrencia de la falla de alta impedancia que se basa en los datos recolectados durante el periodo predeterminado de tiempo.

3. Sistema de detección de fallas de alta impedancia según la reivindicación 2, que comprende además dos memorias intermedias cada una para almacenar de manera alternada datos recolectados de las líneas de energía eléctrica durante el periodo predeterminado, reducido, de tiempo, cada uno de la pluralidad de medios de detección de fallas de alta impedancia que procesan de manera alternada datos almacenados durante el periodo predeterminado, reducido, de tiempo de las dos memorias intermedias.

4. Sistema de detección de fallas de alta impedancia según la reivindicación 3 , que comprende además un filtro conectado entre las dos memorias intermedias y el medio de detección de fallas de alta impedancia.

5. Sistema de detección de fallas de alta impedancia según la reivindicación 2, en donde el sistema de almacenamiento en memoria intermedia es un sistema de almacenamiento circular en memoria intermedia.

6. Sistema de detección de fallas de alta impedancia según la reivindicación 2, en donde n es 10 y el período predeterminado de tiempo es 10 segundos.

7. Aparato de procesamiento para determinar la ocurrencia de una falla de alta impedancia en líneas de energía eléctrica, que comprende: dos memorias intermedias cada una para almacenar datos recolectados de las líneas de energía durante un primer periodo predeterminado de tiempo indicativos del" flujo de corriente en las líneas de energía; una pluralidad de medios de fallas de alta impedancia cada uno que tiene una salida para detectar independientemente una falla de alta impedancia en las líneas de "energía, cada uno de los medios de detección de fallas que procesan de manera alternada durante el primer periodo predeterminado de tiempo los primeros datos almacenados en una de las dos memorias intermedias y luego los datos almacenados en la otra de las dos memorias intermedias, cada uno de los medios de detección de fallas de alta impedancia que proporciona a la. salida una señal en base a los datos procesados indicativo de la ocurrencia o no ocurrencia de las fallas de alta impedancia; y un sistema de almacenamiento de memoria intermedia conectado a la salida de cada medio ' de detección de fallas de alta impedancia para obtener una señal indicativa de la ocurrencia o no ocurrencia de la falla de alta impedancia que se basa en los datos recolectados durante un segundo periodo predeterminado de tiempo que es n veces el primer periodo predeterminado de tiempo donde n es un número entero que es dos o mayor.

8. Aparato de procesamiento según la reivindicación 7, en donde el sistema de almacenamiento en memoria intermedia es un sistema de almacenamiento circular en memoria intermedia .

9. Aparato de procesamiento según la reivindicación 7, que comprende además un filtro conectado entre las dos memorias intermedias y el medio de detección de fallas de alta impedancia.

10. Aparato de procesamiento según la reivindicación 7, en donde el primer periodo predeterminado de tiempo es un segundo y el número entero es diez.