MXPA00009426A - Administracion de memoria en un receptor/descodificador - Google Patents

Abstract

Un módulo de administración del dispositivo (11) particularmente para el uso en un receptor/descodificador para un sistema de televisión digital de difusión en el cual las señales que se reciben se pasan a través de un receptor al receptor/descodificador y de allí, a un aparato de televisión. El módulo (11) acopla los mensajes entrantes desde las unidades de puerto (10) a los módulos de aplicación (12). Una memoria (13) que se acopla a la unidad (11) tiene unárea de zona de memoria intermedia (13-B) y unárea FIFO (13-F), que controlan un controlador/manipulador de zona de memoria intermedia y un controlador/manipulador de FIFO (14-F), respectivamente. Un mensaje entrante se puede pasar adentro de una zona de memoria intermedia, y recuperarse desde la zona de memoria intermedia mediante la aplicación hacia la cual se dirige, hay dos modos de operación diferentes disponibles para esto. De manera alternativa, el mensaje se puede pasar a una FIFO;el manipulador de FIFO actúa como una aplicación de nivel bajo que pasa el mensaje a una aplicación de nivel superior, sin que esa aplicación tenga que tomar ninguna acción y sin que tenga que esperar a que se reciba el mensaje completo. Los mensajes que pasan a través de la FIFO se pueden combinar en un flujo de señales MPEG.

Description

ADMINISTRACIÓN DE MEMORIA EN UN RECEPTOR/DESCODIFICADOR La presente invención se relaciona con un receptor/ descodificador, en particular con la administración -- de memoria en el mismo y la transferencia de datos en el mismo. La invención encuentra aplicación particular en la interconexión de programas de aplicación para dispositivos fisicos. El término *receptor/descodificador" que se usa en la presente puede implicar un receptor para recibir señales ya sea codificadas o no codificadas, por ejemplo, señales de televisión y/o de radio, las cuales se pueden difundir o transmitir mediante otros medios. El término también puede implicar un descodificador para descodificar las señales que se recibieron. Las modalidades del receptor/descodificador pueden incluir un descodificador integral con el receptor para descodificar las señales que se recibieron, por ejemplo, en una caja superior, tal como un descodificador que funciona en combinación con un receptor separado físicamente, o tal como un descodificador que incluye funciones adicionales, tales como un navegador web, una videograbadora, o una televisión. En u-n sistema de televisión digital de transmisión, las señales que se reciben se pasan a un receptor/ descodificador y de allí a un aparato de televisión. Como se usa en la presente, él término 'sistema de televisión digital" incluye por ejemplo, cualquier sistema por satélite, terrestre, de cable u otro. El receptor/descodificador descodifica una señal de tipo MPEG comprimida en una señal de televisión para el aparato de televisión. Este se controla medíante un microteléfono combinado de control remoto, a través de una interfase en el receptor/descodificador . El receptor/descodificador se usa para procesar el flujo de b t de entrada, e incluye una variedad de módulos de aplicación, los cuales provocan que el receptor/descodificador realice una variedad de funciones de control y otras . El receptor/descodificador puede tener una variedad de dispositivos acoplados a él, tales como un lector de tarjetas para que el usuario pase una tarjeta de autorización para confirmar cuáles servicios está autorizado a hacer el usuario, una varilla de control del receptor manual, una unidad de despliegue visual de video, y un segundo lector de tarjetas para usarse con tarjetas de crédito, para permitir que el usuario realice funciones bancarias en su hogar-. También podría tener una variedad de puertos acoplados a él, por ejemplo, un módem para acceso a la Internet y para conducir transacciones bancarias en el hogar. Se ha propuesto proporcionar la capacidad para que un receptor/descodificador se interconecte con una variedad de puertos diferentes, tales como un módem, una canal en serie, un canal paraleló, un canal de MPEG (señal de video comprimida y codificada) , lectores de tarjetas de barrido, y así por el estilo. El receptor/descodificador incluye una máquina virtual, la cual incluye una máquina de tiempo de ejecución. La máquina virtual se acopla a un administrador de dispositivos el cual, a su vez, se acopla a las interfases físicas de los diferentes canales por medio de los dispositivos y los controladores de los dispositivos. La presente invención tiene que ver de manera más particular con un receptor/descodificador que tiene uno o más módulos de aplicación, los cuales se acoplan a uno o más puertos o dispositivos a través de los cuales se puede pasar la información hacia y desde los módulos de aplicación. En general, los diferentes puertos tienen dife-rentes características, por ejemplo, en velocidades de datos (desde uno cuantos bps (bits por segundo) para una varilla de control del receptor manual hasta varios Mbps (para un flujo de bits de MPEG) . Por lo tanto, es usual proporcionar un módulo de administración del dispositivo que en efecto forme una interfase entre los módulos de aplicación y los puertos. Esto permite que se simplifiquen los módulos de aplicación. Cuando un módulo de aplicación desea enviar información, usualmente podrá controlar la velocidad de la transmisión y otros parámetros, dependiendo de las con-diciones en el receptor/descodificador. Para la recepción de la información, sin embargo, la velocidad de la transmisión usualmente se determinará por las condiciones externas . Para evitar la pérdida de información, por lo tanto, el módulo de administración del dispositivo normalmente incluirá configuraciones para la introducción en la memoria intermedia, de manera que se almacene la información entrante en una zona de memoria intermedia hasta que la recepción del módulo de aplicación esté lista para aceptarla. El módulo de administración del dispositivo se puede diseñar de manera conveniente para definir o diseñar una diversidad de zonas de memoria intermedia, permitiendo así configuraciones de comunicaciones fLexibles entre los módulos de aplicación, el módulo de administración del dispositivo, y los puertos. El principio básico de la introducción en la zona de memoria intermedia en el receptor/descodificador, es que una sección de memoria en una memoria, se designa como una zona de memoria intermedia. Los datos entrantes desde el puerto se alimentan en la zona de memoria intermedia, y el módulo de aplicación lee la información de la zona de memoria intermedia. Dependiendo de las circunstancias, se puede seleccionar el tamaño de la memoria intermedia para que sea suficientemente grande como para acomodar la mayoría o todos los mensajes entrantes, o se puede operar la zona de memoria intermedia de manera cíclica, con dos punteros, uno para el punto en donde se escriben los datos de entrada nuevos dentro de la zona de memoria intermedia, y el otro para el' punto en donde se leen los datos almacenados desde la zona de memoria intermedia. La comunicación independiente entre los dispositivos no es posible, y el sistema puede ser insensible de alguna manera debido a que se necesita llenar la zona de memoria intermedia por un puerto, antes de que se puedan leer los datos desde esa zona de memoria intermedia a otro puerto. La ayuda principal de la presente invención, es proporcionar configuraciones de manejo de mensaje mejoradas en los sistemas del tipo anterior. De conformidad con lo anterior, la presente invención proporciona un receptor/descodificador que comprende: cuando menos un puerto para recibir mensajes; una memoria que incluye una sección FIFO (primero-dentro-primero-fuera) ; cuando menos un módulo de aplicación; y elementos de control FIFO que se acoplan al, o a cada puerto, la memoria y el, o cada uno de los módulos de aplicación operativo en respuesta a un mensaje que aparece en un puerto, para escribir el mensaje en la sección FIFO de la memoria, y para leer el mensaje de la sección FIFO de la-memoria hacia un módulo de aplicación o hacia un puerto adicional.

Esto puede permitir el paso eficiente del mensaje de entrada a un módulo de aplicación con una interferencia mínima con la operación del módulo de aplicación. A diferencia de los sistemas para la introducción en la memoria intermedia previos, la transferencia de datos está bajo el control de los elementos de control FIFO, o el controlador FIFO, y no bajo el control de una aplicación. Los elementos de control FIFO se configuran de preferencia para iniciar la lectura de un mensaje a partir de la sección FIFO de la memoria para la aplicación o para el puerto adicional, antes de que se termine la recepción del mensaje. De esta manera, se puede mantener un flujo continuo de datos desde un puerto, o dispositivo, a otro puerto, o dispositivo. Por ejemplo, los datos que se reciben desde un dispositivo de fuente MPEG se pueden hacer fluir directamente dentro de un dispositivo de video, sin ninguna entrada desde una aplicación. Los elementos de control FIFO se pueden configurar para lanzar un mensaje desde la sección FIFO. Esto puede facilitar que se mantenga el procesamiento deL flujo de información, en caso de inundación de la sección FIFO. Los elementos de control FIFO incluyen de preferencia elementos detectores de ocupación, o un detector de ocupación, para detectar el estado de ocupación de la FIFO. Los elementos detectores de ocupación pueden detectar la inundación y el flujo bajo de la FIFO, y puede detectar además cuando menos un punto inicial de la inundación y el flujo bajo inminentes de la FIFO. Esto puede facilitar que el controlador FIFO envíe mensajes de control adecuados a la fuente del mensaje que se está recibiendo mediante la sección FIFO y/o al destino del mensaje que está recibiendo la sección FIFO. La sección FIFO puede comprender una pluralidad de zonas de memoria intermedia FIFO y los elementos de control FIFO pueden comprender una pluralidad respectiva de elementos de control de registro FIFO, o controladores de registro FIFO. La memoria puede incluir además una sección de zona de memoria intermedia, y el receptor/descodificador puede in-cluir adicionalmente elementos de control de la zona de memoria intermedia, o controlador de la zona de memoria intermedia, operativos en respuesta a un mensaje que aparece en un puerto para escribir el mensaje dentro de la sección de zona de memoria intermedia de la memoria, y en respuesta a una se-nal de control desde un módulo de aplicación, para leer el mensaje desde la zona de memoria intermedia al módulo de aplicación. Esto puede facilitar, por ejemplo, que una aplicación determine si se deberá colocar o no un mensaje recibido ya sea en la sección FIFO o en la sección de la zona dé memoria intermedia, dependiendo de la naturaleza del mensaje.

La sección de la zona de memoria intermedia puede comprender dos áreas de zona de memoria intermedia que se definen mediante los registros de la zona de memoria intermedia respectivos en los elementos de control de- la zona de memoria intermedia. Esto puede facilitar que el controlador de la zona de memoria intermedia alterne los mensajes entre las dos áreas de zona de memoria intermedia. Los elementos de control de la zona de memoria intermedia pueden ser operativos en un modo de flujo de bits en el cual el flujo de bits de entrada se dirige adentro del v área de la zona de memoria intermedia que se seleccionó en ese momento y después se conmuta entre las dos áreas de zona de memoria intermedia a medida que cada área de zona de memoria intermedia se llena por turno. Los elementos de control de la zona de memoria intermedia también se pueden operar adicionalmente en un modo de datagrama, en el cual se compara la longitud de un mensaje de entrada con el espacio libre en el área de la zona de memoria intermedia que se seleccionó en ese momento, y si el espacio es menor que la longitud del mensaje, se selecciona la otra área de la zona de memoria intermedia. El receptor/descodificador puede incluir además una unidad de aplicación del dispositivo de video que se alimenta desde la sección FIFO y que alimenta una unidad de chip de video que también se alimenta con un flujo de bits de video.

La presente invención también se extiende a un sistema de difusión que comprende un receptor/descodificador, como se mencionó anteriormente, y elementos para transmitir mensajes al receptor/descodificador. Se pueden implementar diferentes funciones del receptor/descodificador en hardware, por ejemplo en un circuito integrado dedicado; esto puede proporcionar velocidad mejorada de operación. De preferencia, sin embargo, cuando menos algunas de las funciones se implementan en software, de preferencia se ejecutan mediante los elementos de procesamiento, los cuales ejecutan las aplicaciones, esto permite mayor flexibilidad, requiere menos componentes y permite que el receptor/descodificador se actualice de manera mas rápida. Ahora se describirá un receptor/descodificador que abarca la invención, a modo de ejemplo, con referencia los dibujos, en los cuales: La Figura 1 es un diagrama esquemático de las interfases del receptor/descodificador; La Figura 2 es un diagrama de bloques funcional del receptor/descodificador; La Figura 3 es un diagrama de bloques simplificado del sistema de administración de mensajes en el receptor/ descodificador; La Figura 3A es un diagrama de bloques más detallado del sistema de administración de mensajes, que muestra el subsistema de zona de memoria intermedia; La Figura 3B es un diagrama de bloques más detallado del sistema de administración de mensajes, que muestra el subsistema FIFO; La Figura 4A es un diagrama simplificado de una unidad de registro de la zona de memoria intermedia; La Figura 4B es un diagrama simplificado de una unidad de registro de FIFO; y La Figura 5 es un diagrama de bloques que muestra cómo puede interactuar el sistema de manipulación de mensajes con el flujo de bits MPEG principal. Con referencia a la Figura 1, se describe esquemáticamente un receptor/descodificador 2020 o caja superior para usarse en un sistema de televisión interactivo digital. Los detalles de un sistema de televisión interactivo digital adecuado se pueden encontrar en nuestras solicitudes copendientes PCT/EP97/02106 - 02117, cuyas descripciones s^e incorporan a la presente como referencia. Por sencillez de referencia, las partes que se describen con más detalle en las especificaciones que se mencionaron anteriormente se designan generalmente por medio de los números de referencia que se usan en esas especificaciones.

Como se describe con más detalle en las especificaciones que se mencionaron anteriormente, con referencia a las Figuras 1 y 2, el receptor/descodificador 2020 incluye varios puertos; específicamente, un sintonizador 4028 para el flujo de señales MPEG, una interfase en serie 4030, una interfase paralela 4032, y dos lectores de tarjetas 4036, uno para la parte de formación de la tarjeta inteligente del sistema y otro para las tarjetas bancarias (que se usan para realizar pagos, operaciones bancarias en el hogar, etcétera) . El receptor/descodificador también incluye una interfase 4034 al canal trasero modulado/desmodulado 4002 hacia el productor de la señal de televisión, de manera que el usuario pueda indicar sus preferencias, etcétera, de regreso al productor (programa) de la señal de televisión. El receptor/desco-dificador también comprende una Máquina de Tiempo de ejecución 4008, un Administrador de Dispositivo 4068 y una pluralidad de Dispositivos 4062 y Controladores del Dispositivo 4060 para ejecutar una o más aplicaciones 4056. En esta descripción, una aplicación es una pieza de código de computadora para controlar funciones de alto nivel del, de preferencia, receptor/descodificador 2020. Por ejemplo, cuando el usuario final coloca el foco de un controlador remoto sobre un objetivo de botón que se ve en la pantalla del aparato de televisión 2022 y oprime una tecla de validación, se ejecuta la secuencia de instrucciones que se asocia con el botón. Una aplicación interactiva propone menús y ejecuta comandos a solicitud del usuario final y proporciona los datos que se relacionan con el propósito de la aplicación. Las aplicaciones pueden ser aplicaciones ya sea residentes, esto es, que se almacenan en la ROM (o FLASH u otra memoria no volátil) del receptor/descodificador 2020, o que se difunden y se descargan dentro de la memoria RAM o FLASH del receptor/descodificador 2020. Las aplicaciones se almacenan en las ubicaciones de la memoria en el receptor/descodificador 2020 y se representan como archivos de fuente. Los archivos de fuente com-prenden archivos de la unidad de descripción de objeto gráfi-co, archivos de la unidad del bloque de variables, archivos de secuencia de instrucciones, archivos de aplicaciones y archivos de datos, como se describe con más detalle en las especificaciones que se mencionaron anteriormente. El receptor/descodificador contiene memoria que se divide en un volumen RAM, un volumen FLASH y volumen ROM, pero esta organización física es diferente de la organización lógica. La memoria se puede dividir adicionalmente en volúmenes de memoria que se asocian con diferentes interfases. Desde un punto de vista, se puede considerar la memoria como parte del hardware; desde otro punto de vista, se puede considerar la memoria como si soportara o contuviera todo el sistema que se muestra aparte del hardware. ' Se puede considerar el receptor/descodificador como centrado en una máquina de tiempo de ejecución 4008 que forma parte de una máquina virtual 4007. Esta se acopla a las aplicaciones en un lado (el lado de 'alto nivel"), y el otro lado, (el lado de 'bajo nivel"), por medio de diferentes unidades lógicas intermedias que se describen más adelante, al hardware 4061 del receptor/descodificador. Se puede considerar el hardware del receptor/descodificador como si incluyera lo diferentes puertos, como se discufe anteriormente (la interfase 2030 para el microteléfonó combinado 2026, la interfase de flujo MPEG 4028, la 'interfase en serie 4030, la interfase paralela 4032, las interfases a los lectores de tarjetas 4036, y la interfase 4034 al canal trasero modulado/desmodulado 4002) . Con referencia específica a la Figura 2, se acoplan diferentes aplicaciones 4056 a la máquina virtual 4007; algunas de las aplicaciones que se usan más comúnmente pueden ser más o menos residentes de manera permanente en el sistema, como se indica en 4057, mientras que otras se descargarán dentro del sistema, por ejemplo desde el flujo de datos MPEG o desde otros puertos, según se requiera. • La máquina virtual 4007 incluye, además de la máquina de tiempo de ejecución 4008, algunas funciones de biblioteca residentes 4006 las cuales incluyen un cuadro de herramientas 4058. La biblioteca contiene funciones misceláneas en el lenguaje C que usa el motor 4008. Estas incluyen la manipulación de datos tales como la compresión, expansión, o comparación de las estructuras de datos, dibujo de líneas, etcétera. La biblioteca 4006 también incluye información acerca del firmware en el receptor/descodificador 2020, tal como los números de versión del hardware y e'l software y el espacio RAM disponible, y una función, que se usa cuando se descarga un dispositivo 4062 nuevo. Las funciones se pueden descargar dentro de la biblioteca, que se está almacenando en la memoria FLASH o RAM. La máquina de tiempo de ejecución 4008 se acopla a un administrador de dispositivo 4068, el cual se acopla a un conjunto de dispositivos 4062 los cuales se acoplan a los controladores de dispositivo 4060 los cuales, a su vez, sé acoplan a los puertos o interfases. En términos amplios, se puede considerar un controlador de dispositivo como si definiera una interfase lógica, de manera que se pueden acoplar dos controladores de dispositivo diferentes a u? puerto físico común. Un dispositivo se acoplará normalmente a más de un controlador de dispositivo; si un dispositivo se acopla a un solo controlador de dispositivo, el dispositivo se diseñará normalmente para incorporar la funcionalidad completa que se requiere para la comunicación, de manera que es obvia la necesidad por un controlador de dispositivo separado. Ciertos dispositivos se pueden comunicar entre ellos mismos. Como se describirá más adelante, existen 3 formas de comunicación desde los dispositivos 4062 hasta la máquina de tiempo de ejecución: por medio de variables, zonas de memoria intermedia y eventos que se pasan a un conjunto de listas lineales de eventos. Cada función del receptor/descodificador 2020 se representa como un dispositivo 4062. Los dispositivos pueden ser ya sea locales o remotos. Los dispositivos locales 4064 incluyen tarjetas inteligentes, señales de conectores SCART, módems, interfases en serie y paralelas, un reproductor de video y de audio y una sección MPEG y extractor de tablas . Los dispositivos remotos 4066, que se ejecutan en una ubicación remota, difieren de los dispositivos locales en que la autoridad o diseñador del sistema debe definir el puerto "y los procedimientos, más bien que mediante un dispositivo y el controlador de dispositivo que proporcionó y diseño el fabricante del receptor/descodificador. La máquina de tiempo de ejecución 4008 se ejecuta bajo el control del microprocesador y una interfase de programación de aplicación común. Estos se instalan en cada receptor/descodificador 2020, de manera que todos los receptores/descodificadores 2020 son idénticos desde el punto de vista de la aplicación. La máquina 4008 ejecuta las aplicaciones 4056 en éi receptor/descodificador 2020. Ejecuta las aplicaciones interactivas 4056 y recibe los eventos desde el exterior del receptor/descodificador 2020, despliega visualmente los gráficos y el texto, llama a los dispositivos por servicios y usa las funciones de la biblioteca 4006 que se conecta a la máquina 4008 para la computación específica. La máquina de tiempo de ejecución 4008 es un código que se puede ejecutar que se instala en cada receptor/ descodificador 2020, e incluye un intérprete para interpretar y ejecutar las aplicaciones. La máquina 4008 se puede adaptar a cualquier sistema operativo, incluyendo un sistema de operación de una sola tarea (tal como el MS-DOS) . _La- máquina 4008 se basa en unidades secuenciadoras del proceso (las cuales toman diferentes eventos tal como una presión de tecla, para realizar diferentes acciones) , y contiene su propio planificador para administrar las listas lineales de eventos a partir de diferentes interfases del hardware. También maneja el despliegue visual de gráficos y de texto. Una unidad secuenciadora del proceso comprende un conjunto de grupos de acción. Cada evento provoca que la unidad secuenciadora del proceso se mueva desde su grupo de acción actual a otros grupos de acción, dependiendo del carácter del evento, y para ejecutar las acciones del nuevo grupo de acción. La máquina 4008 comprende un cargador de códigos para cargar y descargar las aplicaciones 4056 dentro de la memoria del receptor/descodificador 2028. Solamente se carga el código necesario dentro de la memoria RAM o FLASH, con el objetivo de asegurar el uso óptimo. Los datos que se descargaron se verifican por medio de un mecanismo de autenticación para evitar cualquier modificación de una aplicación 4056 o la ejecución de una aplicación no autorizada. La máquina 4008 comprende además un descompresor. A medida que se comprime el código de la aplicación (una forma de código intermedio) para ahorrar espacio y la descarga rápida desde el flujo de MPEG o por medio de un modo de receptor/descodificador incorporado, se debe descomprimir el código antes de cargarlo en la RAM. La máquina 4008 también comprende un intérprete para interpretar el código de la aplicación para actualizar diferentes valores variables y determinar los cambios de estado, y un verificador de errores . Antes de usar los servicios de cualquier dispositivo 4062, un programa (tal como una secuencia de instrucciones de la aplicación) se tiene que declarar como un 'cliente", esto es, una manera de acceso lógica al dispositivo 4062 o el administrador de dispositivos 4068. El administrador le da al cliente un número de cliente al cual se hace referencia en todos los accesos al dispositivo. Un dispositivo 4062 puede tener varios clientes, siendo especificado el número de clientes para cada dispositivo 4062 dependiendo del tipo de dispositivo 4062. Un cliente se introduce al dispositivo 4062 mediante un procedimiento 'Device: Open Channel" ('Dispositivo: Abrir Canal"). Este procedimiento asigna un número de cliente al cliente. Se puede sacar un cliente de la lista de clientes del administrador de dispositivos 4068 mediante un procedimiento 'Device: Cióse Channel" ('Dispositivo: Cerrar Canal"). El acceso a los dispositivos 4062 que proporciona el administrador de dispositivos 4068 puede ser ya sea sincrónico o asincrónico. Para el acceso sincrónico, se usa un procedimiento 'Device: Cali" ('Dispositivo: Llamar"). Este un medio para obtener acceso a los datos que está disponible de inmediato o una funcionalidad que no incluye esperar por la respuesta deseada. Para el acceso asincrónico, se usa un procedimiento 'Device: I/O" ('Dispositivo: I/O"). Este es un medio para obtener acceso a los datos, el cual incluye esperar por una respuesta, por ejemplo escanear las frecuencias del sintonizador para encontrar un multiplexor u obtener de regreso una tabla del flujo MPEG. Cuando está disponible el resultado que se solicitó, se coloca un evento en la lista lineal de la máquina para señalar su llegada. Un procedimiento adicional 'Device: Event"" ('Dispositivo: Evento" ) proporciona un medio para administrar los eventos inesperados . Como se notó anteriormente, el ciclo principal de la máquina de tiempo de ejecución se acopla a una variedad de unidades secuenciadoras del proceso, y cuando el ciclo principal encuentra un evento apropiado, se transfiere el control de manera temporal a una de las unidades secuenciadoras del proceso. De esta manera, se puede ver que el receptor/ descodificador proporciona una plataforma que tiene flexibilidad considerable para facilitar que una aplicación se comunique con una variedad de dispositivos. Para los propósitos presentes, los dispositivos y los puertos son equivalentes. Los módulos de aplicación necesitan transmitir y recibir información; esa comunicación puede ser con dispositivos (los cuales generalmente son locales y acoplados de manera cercana al sistema de administración de zona de memoria intermedia) , o con puertos (los cuales se acoplan generalmente con fuentes de información que son remotas y/o independientes del sistema) . El término 'puerto" se usará de aquí en adelante para incluir los dispositivos. Con referencia ahora a la Figura 3, el receptor/ descodificador comprende una pluralidad de unidades de puerto 10, 10' , 10' ' que se acoplan por medio de una barra colectora de datos 20 y la barra colectora de control 21 a un módulo de administración del dispositivo 11, el cual se acopla a su vez por medio de una barra colectora de datos 22 y la barra colectora de control 20 a una pluralidad de módulos de aplicación 12, 12', 12''. El módulo de administración de datos 11 también se acopla por medio de una barra colectora de datos 24, una barra colectora de dirección 25, y una barra colectora de control 26, a una memoria 13. Los mensajes que pasan entre los puertos y las aplicaciones, pueden pasar a través ya sea de las zonas de memoria intermedia o las FIFOs (unidades de memoria de primero dentro primero afuera) . La memoria 13 contiene dos áreas de memoria, 13-B y 13-F, para las zonas de memoria intermedia y FIFOs respectivamente, y el módulo de administración del dispositivo 11 contiene dos controladores, 14-B y 14-F, para controlar el paso de los mensajes a través de las zonas de memoria intermedia 13-B y las FIFOs 13-F, respectivamente. Las zonas de memoria intermedia y las FIFOs se instalan y se manejan básicamente de la misma manera. Una zona de memoria intermedia o una FIFO se instala por medio de un comando que define sus características (localización de la memoria, tamaño, etcétera) , y se puede borrar de manera similar. Una vez que se ha establecido la zona de memoria intermedia o una FIFO, se puede usar entonces por los puertc¿s y las aplicaciones mediante el uso de los procedimientos que se describen anteriormente. Considerando primero el manejo de los mensajes que pasan a través de los registros de la zona de memoria intermedia, la memoria de la zona de memoria intermedia 13-B incluye dos áreas de zona de memoria intermedia 30 y 31 (Figura 3A) , las cuales se definen mediante las unidades de registro de la zona de memoria intermedia 32 y 33 respectivas en una unidad de control de dirección de la zona de memoria intermedia 34 en el controlador de la zona de memoria intermedia 14-B en el módulo de administración del dispositivo 11. El controlador de la zona de memoria intermedia en el módulo de administración del dispositivo también contiene una unidad de control 35 la cual controla la unidad de control de dirección de la zona de memoria intermedia 34. Una barra colectora de datos 36 acopla todas las rutas de los datos juntas en el módulo de administración del dispositivo 11. Con referencia a la Figura 4A, cada una de las unidades de registro de la zona de memoria intermedia contiene un número de registros de dirección 32-1, 32-2, ... 32-n. Estos registros incluyen un registro superior 32-1 y un registro inferior 32-n, los cuales se ajustan previamente y definen la parte superior e inferior del área de la zona de memoria intermedia respectiva en la memoria 13, y un registro de puntero 32' el cual señala l punto en el área de la zona de memoria intermedia en el cual se deberán escribir los datos de entrada. (De esta manera el registro del puntero 32' señala al límite, en - el área de la zona de memoria intermedia, entre la parte que contiene los datos y la parte que está vacía) . Las diferentes unidades de puerto 10, 10', 10'' pueden iniciar los mensajes a los diferentes módulos de aplicación 12, 12', 12'', los cuales se pasarán a través de los registros de la zona de memoria intermedia 13-B. Estos mensajes pueden ser de dos tipos básicos, flujos de bits y datagramas. La diferencia entre estos dos tipos de mensaje es que un flujo de bits es un mensaje de longitud indefinida mientras que un datagrama es un mensaje de longitud determinada previamente. El tipo de mensaje se puede determinar mediante la fuente del mensaje (como se indica mediante las señales de control que acompañan al mensaje), o mediante un encabezamiento del mensaje (como se monitorea mediante la unidad de control 35 a partir de la barra colectora de datos 36) . Algunas unidades de puerto pueden iniciar los dos tipos de mensajes; otras pueden iniciar uno u otro tipo. Cuando un puerto 10 desea iniciar un mensaje, el módulo de administración del dispositivo 11 selecciona ese puerto 10 y el módulo de aplicación 12 apropiado de una manera convencional . La unidad de control 35 tiene dos modos de operación, dependiendo de si el mensaje entrante es un flujo de bits o un datagrama. La unidad de control 35 incluye un elemento selector binario o flip-flop 37, el cual selecciona cuál de las dos áreas de la zona de memoria intermedia 30, 31 se usará. Para un flujo de bits, la unidad de control 35 dirige el flujo de bits entrante dentro del área de la zona de memoria intermedia 30 que se seleccionó en ese momento, hasta que se llena. En ese punto, la unidad de control 35 cambia el estado del elemento selector 37 para seleccionar la otra área de la zona de memoria intermedia 31, y dirige el flujo dé bits dentro del área de la zona de memoria intermedia hasta que esa área de la zona de memoria intermedia se llene. Después selecciona la primera área de zona de memoria intermedia 30 nuevamente, y se continúa conmutando o alternando entre las dos áreas de la zona de memoria intermedia, hasta que termina el flujo de bits. Anteriormente se dijo que la unidad de control 35 selecciona una de las áreas de la zona de memoria intermedia 30, 31, dirige el flujo de bits de entrada adentro de esa área de la zona de memoria intermedia 30, y así sucesivamente, pero desde luego se apreciará que el establecimiento está en términos simplificados. En más detalle, la unidad de control 35 selecciona de hecho una de las dos unidades de registro de la zona de memoria intermedia 32, 33, usa el registro del puntero 32' en la unidad seleccionada 32, para seleccionar la dirección en el área de la zona de memoria intermedia dentro de la cual se escriben los datos de entrada, y se alterna entre las dos unidades de registro de dirección de la zona de memoria intermedia 32, 33 según sea apropiado. La unidad de control 35 también informa al módulo de aplicación 12 que se está recibiendo el flujo de bits. Se espera que el módulo de aplicación 12 lea el mensaje, porción por porción, a partir de las dos áreas de la zona de memoria intermedia 30, 31 de manera alternativa, de manera que las áreas de la zona de memoria intermedia no se inunden (esto es, de manera que los datos en las áreas de la zona de memoria intermedia se lean mediante el módulo de aplicación, antes que los datos nuevos que están llegando como parte del flujo de bits sobreescriban los datos antiguos) . El módulo de aplicación 12 puede mantener uno o más registros de dirección para esta lectura, o se puede proporcionar un registro de dirección adicional en cada una de las unidades de registro de dirección de la zona de memoria intermedia 32, 33 para ese propósito. Cuando la lectura del mensaje almacenado está completa, se vuelven a ajustar los registros de dirección del puntero en las unidades de registro de dirección de la zona de memoria intermedia 32, 33. Para un datagrama, la unidad de control 35 determina la longitud del datagrama, e interroga a la unidad de registro de dirección de la zona de memoria intermedia que se seleccionó, para determinar cuánto espacio está disponible en ella. Este valor del espacio libre se obtiene por medio de determinar las diferencias entre los valores en los registros de dirección superior y de puntero. Después, la unidad de control compara el valor del espacio libre con la longitud del datagrama, y si la longitud del datagrama es mayor que el valor del espacio libre, cambia el estado del elemento selector 37 para seleccionar la otra área de la zona de memoria intermedia. Si, en el modo de flujo de bits, el mensaje entrante inunda las áreas de zona de memoria intermedia 30, 31, o si, en el modo de datagrama, ninguna de las áreas de la zona de memoria intermedia tiene suficiente espacio libre para aceptar el mensaje entrante, entonces el sistema introduce un modo de falla en el cual se inhibe o se aborta la recepción del mensaje. Se puede tomar acción de recuperación adecuada, por ejemplo, pidiendo que se vuelva a transmitir el mensaje si es posible, o volviendo a ajustar el sistema al estado en el que estaba antes de que empezara la recepción del mensaje.

De esta manera, para un flujo de bits, él mensaje de entrada se dirige dentro de cualesquiera de las áreas de zona de memoria intermedia que se haya seleccionado en ese momento, y si el mensaje entrante inunda esa área, se conmuta de manera automática dentro de la otra área de la zona de memoria intermedia, repitiéndose la conmutación entre las dos áreas de la zona de memoria intermedia si es necesario. Con un datagrama sin embargo, el mensaje de entrada completo se dirige dentro de una sola área de la zona de memoria intermedia. Esto facilita que los mensajes entrantes de longitudes tanto arbitrarias como conocidas se acepten dé manera exitosa, con una organización relativamente sencilla de los registros de la zona de memoria intermedia. Las zonas de memoria intermedia también se pueden usar de manera más general para la transmisión de mensajes entre las aplicaciones. Volviendo ahora al manejo de los mensajes que pasan a través de las FIFOs, la memoria de la zona de memoria intermedia 13-F incluye un conjunto de FIFOs 40 (Figura 3B) , las cuales se definen mediante las unidades de registro de la FIFO 41 respectivas en el controlador FIFO 14-F en el módulo de administración del dispositivo 11. Los datos pasan hacia y desde las FIFOs 40 sobre la barra colectora de datos 24, la cual se acopla a la barra colectora de datos 36 (Figura 3A) .

El controlador FIFO 14-]? en el módulo de administración del dispositivo también incluye un conjunto de unidades de control FIFO 43, las cuales controlan la escritura de mensajes en las FIFOs 40 y la lectura de esos mensajes desde las FIFOs. Con referencia a la Figura 4B, cada una de las unidades de registro FIFO 41 contiene un número de registros de direcciones 42-1, 42-2, ... 42-n. Estos registros incluyen un registro superior 42-1 y un registro inferior 42-2, los cuales se establecen previamente y definen una parte superior e inferior del área FIFO respectiva en la memoria 13, un registro de puntero de escritura 42-3 el cual señala al punto en el área FIFO en la cual se deberán escribir los datos de entrada, y un registro de puntero de lectura 42-4 el cual señala al punto en el área FIFO desde la cual se deberán leer los datos que ya están almacenados . Considerando en general el administrador del dispositivo, por lo tanto, los mensajes se pueden pasar desde los puertos a las aplicaciones, desde las aplicaciones a los puertos, y entre las aplicaciones, usando ya sea las zonas de memoria intermedia o las FIFOs. El uso de la zona de memoria intermedia se controla mediante las aplicaciones de nivel superior. El sistema se basa en el evento; esto es, cuando se está pasando un mensaje a una aplicación de nivel superior, la aplicación espera la recepción de un mensaje 'zona de memoria intermedia lista" del administrador de la zona de memoria intermedia 14-B, antes de tomar alguna acción para leer el contenido de la zona de memoria intermedia. Con esta configuración, no es posible la comunicación independiente entre los puertos. Además, el sistema puede ser insensible de alguna manera, debido a que la zona de memoria intermedia necesita llenarse por parte de un puerto, antes de que otro puerto pueda leer- su contenido. Con las FIFOs, el uso se controla mediante las unidades de control FIFO 43 en el controlador o manipulador de FIFO 14-F. La información se escribe dentro de una FIFO 40 y se lee de ella bajo el control del manipulador de FIFO 14-F, incluyendo la unidad de control FIFO 43 correspondiente. La transferencia de datos está por lo tanto bajo el control del manipulador de FIFO 14-F, en lugar de ser controlada pqr la aplicación 12. Un flujo de información puede fluir por lo tanto directamente entre dos puertos 10, así como, entre un puerto 10 y una aplicación 12. Los datos se escriben dentro de la FIFO 40 y se leen desde ella usando los punteros de escritura y lectura 42-1 y 42-2. Estos punteros los controla el manipulador dé FIFO 14-F. Esto permite que la lectura y la escritura de la FIFO 40 se realice de manera independiente. Esto es, el puerto 10 o la aplicación 12 no tienen que tener ninguna información con respecto al origen del mensaje que se está leyendo desde la FIFO 40. La lectura de la información desde la FIFO 40 puede empezar antes de que la FIFO 40 esté llena, o antes de que el mensaje se haya recibido por completo y escrito dentro de la FIFO 40. Esto permite que se consiga un flujo sustancialmente continuo de información. La lectura de la información desde la FIFO 40 no necesita ser continua; la lectura se puede detener y volverse a iniciar en cualquier momento . El manipulador de FIFO 14-F verifica que la información que se está escribiendo dentro de la FIFO 40 empiece en la dirección inferior de la FIFO y no vaya más allá de la dirección superior de la FIFO. La manera precis en la cual se opera la FIFO 40 puede depender del uso particular que se haga de ella. De esta manera, se puede operar la FIFO 40 sobre la base de un solo mensaje, escribiéndose el inicio de cada mensaje en la dirección inferior de la FIFO. De manera alternativa, una FIFO 40 se puede operar de manera cíclica, escribiéndose el inicio de cada mensaje nuevo inmediatamente por encima del fin del mensaje anterior, y tratándose la parte superior e inferior de la FIFO como contiguos. Si los mensajes son más largos que la longitud de la FIFO 40 o un mensaje inicia para llegar antes de que se haya leído por completo el mensaje anterior desde la FIFO 40, existe un peligro potencial de conflicto. Las unidades de control de FIFO 43 monitorean estos conflictos. En el caso de que se detecte un conflicto, la unidad de control de FIFO 43 puede desde luego enviar una señal de control adecuada a la fuente del mensaje (por ejemplo, un puerto 10), el destino del mensaje (por ejemplo, una aplicación 12), o ambos. Un conflicto real surge si el registro del puntero de escritura 42-3 alcanza al registro del puntero de lectura 42-4, o si el registro del puntero de lectura 42-4 alcanza al registro del puntero de escritura 42-3. Sin embargo, la unidad de control de FIFO 43 se puede configurar para detectar los conflictos potenciales, esto es, si el registro del puntero de escritura 42-3 se acerca a cierta distancia del registro del puntero de lectura 42-4, o viceversa. El módulo de administración del dispositivo 11 puede ajustar estas distancias (puntos de inicio) para las unidades de control de FIFO 43. Los puntos de inicio de inundación y de flujo bajo para una FIFO 40 no necesitan ser los mismos, y los puntos de inicio para las diferentes FIFOs 40 no necesitan ser los mismos. También es posible que haya dos o más puntos de inicio de inundación y/o flujo bajo, para dar progresivamente advertencias más urgentes a medida que se aproxima una inundación o un flujo bajo real. Además, la unidad de control de FIFO 43 puede contener un indicador que se puede ajustar, en el caso de una inundación, ya sea para permitir la sobreescritura o para suspender la escritura adicional. Lo anterior interrumpe de manera efectiva la información antigua de la FIFO 40. Esta interrupción será deseable de manera frecuente, para permitir el procesamiento continuo del flujo de información. Una unidad de control de FIFO 43 se puede considerar como una aplicación de nivel bajo (o en algunas circunstancias, como un dispositivo) , el cual realiza funciones de transferencia en favor de una aplicación de nivel superior. La aplicación de nivel superior se libera de las funciones de transferencia, y los mensajes que se están transfiriendo se suministran en efecto de manera automática a la aplicación de nivel superior, la cual los puede usar directamente sin tener que preocuparse por obtenerlos. La Figura 5 muestra cómo se pueden usar las FIFOs para generar las señales de video que se combinan con las señales de video del flujo de bits MPEG principal. El sistema que maneja los mensajes de las Figuras 3, 3B, y 4B se usa para hacer fluir los datos que se recibieron desde una fuente del dispositivo MPEG directamente dentro de un dispositivo de video, sin la necesidad de ninguna introducción desde la aplicación de capa superior. Un flujo de bits MPEG (el cual normalmente será el flujo de bits que se recibió desde el sintonizador 4028, Figura 1) se alimenta, sobre la línea 50, a un desmultiplexador 51, el cual se acopla a un dispositivo de Servicio 52. La función ótel dispositivo 52 es para ajustar el video; esto es, para obtener la información acerca de la instalación del video principal y controlar su despliegue visual. El desmultiplexador 51 se controla para extraer la secuencia de video principal (secuencia PID de video) desde el flujo de bits de video MPEG. Esta secuencia de video principal se alimenta sobre la línea 53 a un chip MPEG-2. Además, los flujos de bits MPEG-2 se pueden extraer desde una o más de las FIFOs 40, sobre las líneas 55. Estos flujos de bits se pasan a un dispositivo de Video 56, el cual se acopla a la señal de video principal, sobre la línea 53.

El flujo de bits sobre las líneas 55 se procesa mediante el dispositivo de Video 56 y emerge como secuencias de video auxiliares, sobre las líneas 57, las cuales se alimentan al chip MPEG-2 54. Las secuencias de video se despliegan visualmente solamente dentro de la capa MPEG. Cada secuencia de video de la capa MPEG tiene su propio coeficiente de mezclado alfa, el cual se aplica a cada pixel de la imagen para mezclarse con el pixel correspondiente de la capa de fondo. Las partes de la capa MPEG que no se usan, son completamente transparentes . Los detalles precisos de la implementación de las diferentes funciones que se describen anteriormente, y su distribución entre el hardware y el software, son un asunto de selección para la persona que las implementa y no se describirán con detalle. Se nota, sin embargo, que los circuitos integrados dedicados que pueden realizar las operaciones que se requieren en el receptor/descodificador, están disponibles comercialmente o se pueden diseñar fácilmente, y se pueden usar como la base para un acelerador del hardware, o modificarse de más preferencia para producir un acelerador de hardware dedicado, para implementar varias de las operaciones que se requieren, reduciendo mediante lo mismo la energía de procesamiento que se requiere para ejecutar el software. Sin embargo, las operaciones que se requieren se pueden implementar en el software si hay suficiente energía de procesamiento disponible. Se han descrito los módulos y otros componentes en términos de las características y las funciones que proporciona cada componente, junto con características opcionales y preferibles. Con la información que se da y las especificaciones que se proporcionan, la implementación real de estas características deberá ser franca para alguien experto en la técnica, y los detalles precisos se dejan a la persona que las implemente. Como un ejemplo, se podrían implementar ciertos módulos en software, de preferencia escritos en el lenguaje de programación C y de preferencia compilados para ejecutarse en el procesador que se usa para ejecutar la aplicación; sin embargo, algunos componentes se pueden ejecutar sobre un procesador separado, y algunos o todos los componentes se pueden implementar mediante un hardware dedicado . Los módulos y componentes anteriores son meramente ilustrativos, y la invención se puede implementar en una variedad de maneras y, en particular, se pueden combinar algunos componentes con otros que realizan funciones similares, o algunos se pueden omitir en las implementaciones simplificadas. Se pueden mezclar libremente las implementaciones del hardware y el software de cada una de las funciones, tanto entre los componentes, como dentro de üh solo componente . Se entenderá fácilmente que las funciones que realiza el hardware, el software de la computadora, y similares, se realizan sobre o usando señales eléctricas o similares. Las implementaciones del software se pueden almacenar en la ROM, o se pueden parchar en FLASH. Para resumir la modalidad preferida de la presente invención, se proporciona un módulo de administración del dispositivo 11, particularmente para usarse en un receptor/ descodificador para un sistema de televisión digital de transmisión en el cual las señales que se reciben se pasa "a través de un receptor al receptor/descodificador y de allí a un aparato de televisión. El módulo 11 acopla los' mensajes entrantes desde las unidades de puerto 10, a los módulos de aplicación 12. Una memoria 13 que se acopla al módulo 11 tiene un área de zona de memoria intermedia 13-B y un área FIFO 13-F, que se controla mediante un controlador/ manipulador de zona de memoria intermedia 14-B y un controlador/manipulador de FIFO 14-F, respectivamente. Un mensaje entrante se puede pasar adentro de una zona de memoria intermedia, y recuperarse desde la zona de memoria intermedia mediante la aplicación hacia la cual se dirige^ hay dos modos de operación diferentes para esto. De manera alternativa, este mensaje se puede pasar a una , FIFO; el manipulador de FIFO actúa como una aplicación de bajo nivel, la cual puede pasar el mensaje hacia una aplicación de nivel superior sin que la aplicación tenga que tomar alguna acción y sin tener que esperar a que se reciba el mensaje completo. Los mensajes que pasan a través de la FIFO se pueden combinar dentro de un flujo de señales MPEG. Se entenderá que la presente invención se ha descrito anteriormente simplemente a modo de ejemplo, y que se pueden hacer modificaciones de detalles dentro del alcance de la invención. Cada característica que se describe en la descripción, y (en donde sea apropiado) las reivindicaciones y los dibujos, se puede proporcionar de manera independiente o en cualquier otra combinación apropiada.

Claims (15)

REIVINDICACIONES

1. Un receptor/descodificador que comprende: cuando menos un puerto para recibir mensajes; una memoria que incluye una sección FIFO; cuando menos un módulo de aplicación; y elementos de control de FIFO que se acoplan al, o a cada puerto, la memoria, y el, o cada módulo de aplicación operativo en respuesta a un mensaje que aparece en un puerto para escribir el mensaje dentro de la sección FIFO de la memoria y para leer el mensaje desde la sección FIFO de la memoria hacia un módulo de aplicación o a un puerto adicional. 2. Un receptor/descodificador de conformidad con la reivindicación 1, en donde los elementos de control <4e

FIFO se configuran para iniciar la lectura de un mensaje desde la sección FIFO de la memoria, al módulo de aplicación o al puerto adicional, antes de que la recepción del mensaje esté completa.

3. Un receptor/descodificador de conformidad con la reivindicación 1 ó 2, en donde los elementos dé control de FIFO incluyen elementos detectores de ocupación, para detectar el estado de ocupación de la FIFO.

4. Un receptor/descodificador de conformidad con la reivindicación 3, en donde los elementos detectores de ocupación se adaptan para detectar la inundación y el flujo bajo de la FIFO.

5. Un receptor/descodificador de conformidad con cualesquiera de las reivindicaciones 3 y 4, en donde los elementos detectores de ocupación se adaptan para detectar cuando menos un punto de inicio de la inundación y el flujo bajo inminentes de la FIFO.

6. Un receptor/descodificador de conformidad con cualesquiera de las reivindicaciones precedentes, en donde los elementos de control de FIFO se configuran para interrumpir un mensaje desde la sección FIFO.

7. Un receptor/descodificador de conformidad con cualesquiera de las reivindicaciones precedentes, en donde la sección FIFO comprende una pluralidad de zonas de memoria intermedia FIFO y los elementos de control de FIFO comprenden una pluralidad respectiva de elementos de control de registro de FIFO.

8. Un receptor/descodificador de conformidad con cualesquiera de las reivindicaciones precedentes, eri donde la memoria incluye además una sección de la zona de memoria intermedia, y el receptor/descodificador incluye elementos de control de la zona de memoria intermedia que operan en respuesta a un mensaje que aparece en un puerto,' para escribir el mensaje dentro de la sección de la zona de memoria intermedia de la memoria y en respuesta a una señal de control desde un módulo de aplicación, para, leer el mensaje desde la zona de memoria intermedia al módulo de aplicación.

9. Un receptor/descodificador de conformidad con la reivindicación 8, en donde la sección de la zona de memoria intermedia comprende dos zonas de memoria intermedia que se definen mediante registros de zona de memoria intermedia respectivos, en los elementos de control de la zona de memoria intermedia.

10. Un receptor/descodificador de conformidard con la reivindicación 9, en donde los elementos de control de la zona de memoria intermedia son operables en un modo de flujo de bits en el cual un flujo de bits entrante se dirige adentro de un área de la zona de memoria intermedia que se seleccionó en ese momento y después se conmuta entre las dos áreas de la zona de memoria intermedia, a medida que cada área de la zona de memoria intermedia se llena a su vez.

11. Un receptor/descodificador de conformidad con la reivindicación 9 ó 10, en donde los elementos de control de la zona de memoria intermedia son operables en un modo de datagrama, en el cual se compara la longitud de un mensaje entrante con el espacio libre en el área de la zona de memoria intermedia que se seleccionó en ese momento, y si ese espacio es menor que la longitud del mensaje, se selecciona la otra área de la zona de memoria intermedia.

12. Un rdceptor/descodificador de conformidad con cualesquiera de las reivindicaciones precedentes, caracterizado porque incluye una unidad de aplicación de dispositivo de video que se alimenta desde la sección FIFO y que alimenta una unidad de chip, la cual también se alimenta con un flujo de bits de video.

13. Un sistema de difusión que comprende un receptor/descodificador de conformidad con cualesquiera de las reivindicaciones precedentes y elementos para transmitir mensajes al receptor/descodificador.

14. Un receptor/descodificador sustancialmente como se describe en la presente.

15. Un sistema de difusión sustancialmente como se describe en la presente.