CZ332099A3 - Organizace počítačové paměti - Google Patents

Abstract

Vpaměti počítačového systémuje definováno množství vyrovnávacích zón ve vyrovnávací oblasti (32) uživatelské oblasti (26) prostřednictvímřídícího systému vyrovnávacích stupňů. Příkaz definuje početNP paměťových oblastí vyrovnávacích stupňů ve veřejné vyrovnávací zóně, a pro každou paměťovou oblast velikost PS paměťové oblasti, určující počet vyrovnávacích stupňů v paměťové oblasti, a velikostBS vyrovnávacích stupňů v této paměťové oblasti. Řídící systémvyrovnávacích stupňůje inicializován pro uložení, pro každou vyrovnávací zónu, velikost vyrovnávacích stupňů apro kumulaci a uložení velikosti paměťových oblastí. Pro adresování vyrovnávacího stupně určuje řídící systém vyrovnávacích stupňů adresu začátku vyrovnávacího stupně z požadované paměťové oblasti a čísla vyrovnávacího stupně s použitímuložených informací. Řídící systémvyrovnávacích stupňů rovněž definuje záhlaví na začátku každého vyrovnávacího stupně. Může být rovněž zajištěno ověřování stavů překročení mezních hodnot. Podobně mohou být definovány různé privátní vyrovnávací zóny přidělené odpovídajícímrůznýmklientům.

Description

Oblast techniky

Předkládaný vynález se týká počítačů a zejména rozdělené paměťových oblastí v počítačích pro vyrovnávací účely. Mělo by být zřejmé, že termín počítač je použit v širším smyslu, aby zahrnoval systém, který provádí zpracování a manipulaci s daty bez ohledu na to, zda takové zpracování a manipulace je primárním účelem systému nebo je podřízeno nebo provází určité více specializované funkce, jako jsou přijímače/dekodéry pro digitální televizní systémy. Mělo by ovšem být zároveň zcela zřejmé, že vynález není omezen na takový systém nebo systémy tohoto typu, ale je použitelný obecněji pro velkou šíři různých počítačových systémů. Zde použity termín digitální televizní systém zahrnuje, například, jakýkoliv satelitní, pozemní, kabelový a jiný systém.

Dosavadní stav techniky

Nástup digitálních vysílacích systémů určených primárně pro vysílání televizních signálů, zejména, ale ne výhradně, satelitních televizních systémů, otevřel možnost využití těchto systémů pro další účely. Jedním z těchto účelů je zajištění ínteraktivíty s koncovým uživatelem. Zde použitý termín digitální vysílací systém ” zahrnuje jakýkoliv vysílací systém pro vysílání nebo přenos, například, primárně audio-vizuálních nebo multimediálních digitálních dat.

Ačkoliv předkládaný vynález je zejména využitelný pro přenosové (vzduchem) digitální televizní systémy, může být tento vynález rovněž použitelný pro pevné telekomunikační sítě pro multimediální internetovské aplikace a podobně.

• ·

Předkládaný vynález nalézá zejména uplatnění ve vysílacím digitálním televizním systému, ve kterém jsou přijímané signály předávány do přijímače/dekodéru a tudíž do televizního zařízení. Termín přijímač/dekodér použitý v tomto spisu může zahrnovat přijímač pro příjem bud’ kódovaných nebo nekódovaných signálů, například televizních nebo rádiových signálů. Tento termín může ale rovněž zahrnovat dekodér pro dekódování přijímaných signálů. Provedení takovýchto přijímačů/dekodérů mohou zahrnovat dekodér integrální s přijímačem pro dekódování přijímaných signálů, například, v nastavovací řídící skříni nebo takový dekodér, který pracuje v kombinaci s fyzicky odděleným přijímačem.

Přijímač/dekodér dekóduje komprimovaný signál MPEG typu na televizní signál pro televizní zařízení.

Přijímač/dekodér je řízen prostřednictvím vzdáleného řídícího mikrotelefonu, nebo jinak dálkového ovladače, přes rozhraní v přijímači/dekodéru. Přijímač/dekodér je použit pro zpracování přicházejícího bitového toku a zahrnuje počítačový systém včetně různých aplikačních modulů, které způsobují, že systém provádí různé řídící a jiné funkce.

Takový přijímač/dekodér může mít k sobě připojeno množství zařízení, jako je zařízení pro čtení inteligentních karet uživatele pro předání autorizační karty, prostřednictvím které lze potvrdit, že uživatel je autorizován k použití určitých služeb, ruční řídící snímač TV přijímače, TV zobrazovací jednotka, a druhé zařízení pro čtení karet pro použití s bankovními kartami, aby uživatel mohl provádět funkce domácího bankovnictví. Přijímač/dekodér může mít se sebou spojeno také množství portů, například • · • · ·· ··· ·

modem pro přístup k internetu a pro předávání transakcí domácího bankovnictví, domácí počítač a podobně.

Jedním způsobem pro zajištění interaktivity zmiňované výše je spustit aplikaci na přijímači/dekodéru, kterým je přijímán televizní signál. Je žádoucí umožnit množství aplikací komunikaci s množstvím fyzických zařízení zcela transparentním způsobem. Souběžné patentové přihlášky PCT/EP97/02115 a PCT/EP97/02116 stejného přihlašovatele popisují systémy, ve kterých může být jedna nebo více aplikací staženo přijimačem/dekodérem, přičemž tyto aplikace mohou komunikovat s fyzickými rozhraními v přijímači/dekodéru, jako jsou paralelní a sériová rozhraní a zařízení pro čtení inteligentních karet, prostřednictvím řídícího programu zařízení pro každé zařízení a souhrnného řídícího programu zařízení.

Již bylo navrženo vytvořit možnost pro přijímač/dekodér propojení s různými signálovými kanály, jako je modem, sériový kanál, paralelní kanál, a MPRG (komprimovaný a kódovaný video signálový) kanál, čtecí zařízení ražených karet a podobně. Přijímač/dekodér zahrnuje virtuální počítač, který zahrnuje prováděcí prostředek. Virtuální počítač je spojen s řídícím programem zařízení, který je dále spojen s fyzickými rozhraními různých kanálů přes zařízení a řídící programy zařízení.

V počítačových systémech, zejména v systémech, které jsou začleněny do určitého většího systému, jako je přijímač/dekodér pro digitální televizi a rádio, je velikost paměti často omezená. To znamená, že paměť musí být organizovaná tak, že využití paměťového prostoru různými funkcemi, vyžadovanými systémem, je minimalizováno. Navíc • · • · • · může být rovněž nezbytné minimalizovat dobu požadovanou pro přístup k alespoň některým částem paměti.

Předkládaný vynález se zabývá zejména vytvořením nebo organizací vyrovnávacích stupňů v paměti.

Běžnou technikou pro vytvoření vyrovnávacích stupňů je zajištění dynamického systému pro přidělování požadovaných vyrovnávacích stupňů. V předkládané souvislosti má ale tento standardní způsob určité nevýhody. Za prvé má sklon k tomu, aby jeho důsledkem byla fragmentace (segmentování) paměti, přičemž jeho rychlost je omezena nutností administrativních operací (nad těmito segmenty). Rovněž, pokud je požadováno rozšíření vyrovnávacích stupňů, může tento systém vyžadovat přesunutí bloků pamětí pro vytvoření prostoru pro takovéto rozšíření.

Podstata vynálezu

Předkládaný vynález tedy navrhuje řídící systém vyrovnávacích stupňů pro definování a adresování vyrovnávacích stupňů ve vyrovnávací zóně paměti v počítačovém systému, který zahrnuje: paměťový prostředek velikostí paměťových oblastí pro uložení množství velikostí paměťových oblastí; paměťový prostředek velikostí vyrovnávacích stupňů pro uložení, pro každou paměťovou oblast, velikostí vyrovnávacího stupně; a výpočetní prostředek pro vypočítávání adresy požadovaného vyrovnávacího stupně v požadované paměťové oblasti z uvedených dat.

Předkládaný vynález rovněž navrhuje řídící systém vyrovnávacích stupňů pro definování a adresování vyrovnávacích stupňů v množství vyrovnávacích zón paměti v počítačovém systému, který zahrnuje: pro každou vyrovnávací • · ♦ · • *

zónu: paměťový prostředek velikostí paměťových oblastí pro uložení množství velikostí paměťových oblastí; paměťový prostředek velikostí vyrovnávacích stupňů pro uložení, pro každou paměťovou oblast, velikosti vyrovnávacího stupně; a výpočetní prostředek pro vypočítávání adresy požadovaného vyrovnávacího stupně v požadované paměťové oblasti z • uvedených dat.

Pro účinnou a jednoduchou správu (řízení) je jakákoliv vyrovnávací zóna rozdělena do vyrovnávacích stupňů η _z o různých pevných velikostech, přičemž vyrovnávací stupně stejné velikosti jsou seskupeny do paměťové oblasti vyrovnávacích stupňů. Řídící systém vyrovnávacích stupňů může přidělovat vyrovnávací stupně aplikacím podle požadavků a může zabraňovat kolizím mezi aplikacemi, které vyžadují paměť.

Výhodně jsou začleněny prostředky pro určování velikostí paměťových oblastí v kumulativní formě a pro jejich ukládání v této formě v paměťovém prostředku velikostí paměťových oblastí. Může být definována rezervovaná oblast na začátku každé paměťové oblasti a může být vytvořen prostředek pro zvolení buď kumulativní velikosti paměťové oblasti přímo nebo výstupu z výpočetního prostředku. Může být kontrolováno číslo požadované oblasti paměti, číslo požadovaného vyrovnávacího stupně a požadovaný byte na překročení mezních

5 hodnot.

Výhodně jsou začleněny prostředky pro detekci přesahování různých vyrovnávacích zón.

Systém může dále zahrnovat prostředek pro uložení počátečních adres vyrovnávacích zón a prostředek pro uložení • · • · · · · β

konečných adres vyrovnávacích zón, přičemž prostředek pro detekci přesahu zahrnuje prostředek pro přijetí počátečních a koncových adres každé vyrovnávací zóny z paměťového prostředku a prostředek pro určení, zda počáteční adresa vyrovnávací zóny je větší než koncová adresa předcházející vyrovnávací zóny.

Předkládaný vynález se rovněž týká přijímače/dekodéru zahrnujícího řídící systém vyrovnávacích stupňů podle výše uvedeného popisu.

Tento přijímač/dekodér může zahrnovat prostředek pro uložení množství aplikací, přičemž uvedený systém je uspořádán pro definování a adresování vyrovnávacích stupňů ve vyrovnávací zóně pro přidělení pouze jedné aplikaci a pro definování a adresování vyrovnávacích stupňů v jiné vyrovnávací zóně pro přidělení jiným aplikacím.

Navíc předkládaný vynález navrhuje způsob definování a adresování vyrovnávacích stupňů ve vyrovnávací zóně paměti v počítačovém systému, který zahrnuje kroky:

uložení množství velikostí paměťových oblastí; uložení, pro každou paměťovou oblast, velikosti vyrovnávacích stupňů; a vypočítání adresy požadovaného vyrovnávacího stupně v požadované paměťové oblasti z uvedených dat.

Předkládaný vynález se rovněž týká způsobu definování a adresování vyrovnávacích stupňů v množství vyrovnávacích zón paměti v počítačovém systému, který zahrnuje kroky, pro každou vyrovnávací zónu:

uložení množství velikostí paměťových oblastí; uložení, pro každou paměťovou oblast, velikosti « · · · vyrovnávacích stupňů; a vypočítání adresy požadovaného vyrovnávacího stupně v požadované paměťové oblasti z uvedených dat.

Způsob může dále zahrnovat kroky, pro každou vyrovnávací zónu:

určení velikostí paměťových oblastí v kumulativní formě; a uložení velikostí paměťových oblastí v této formě.

Způsob může dále zahrnovat krok, pro každou vyrovnávací zónu, definování rezervované oblasti na začátku každé paměťové oblasti.

Způsob může dále zahrnovat krok, pro každou vyrovnávací zónu, kontroly překročení mezních hodnot čísla požadované paměťové oblasti, čísla požadovaného vyrovnávacího stupně a požadovaného bytu.

Způsob může dále zahrnovat krok detekce přesahu různých vyrovnávacích zón. Pokud tomu tak je, může způsob dále zahrnovat kroky:

uložení počátečních adres vyrovnávacích zón; uložení koncových adres vyrovnávacích zón; a určení, zda počáteční adresa vyrovnávací zóny je vetší než koncová adresa předcházející vyrovnávací zóny.

Různé funkce řídícího systému vyrovnávacích stupňů mohou být realizovány v hardwaru, například v jednoúčelovém integrovaném obvodu, což může zajistit zvýšenou rychlost provozu. Výhodně ale alespoň některé z funkcí tohoto systému jsou realizovány v softwaru, výhodně spouštěné prostřednictvím zpracovatelského prostředku, který spouští aplikace, což umožňuje větší pružnost, vyžaduje méně • · • · • · • · • · · · komponentů a umožňuje mnohem snazší aktualizací celého systému.

Přijímač/dekodér zahrnující počítačový systém realizující předkládaný vynález bude nyní popsán prostřednictvím příkladu ve spojení s odkazy na připojené výkresy.

Přehled obrázků na výkresech

Obr.l znázorňuje schematický diagram rozhraní přij ímače/dekodéru;

Obr.2 znázorňuje funkční blokové schéma přij ímače/dekodéru;

Obr. 3 znázorňuje zjednodušené schéma vztahu RAM paměti s jinými paměťovými jednotkami přij ímače/dekodéru;

Obr. 4 ilustruje schéma organizace části paměti RAM;

Obr. 5 znázorňuje strukturu příkazu nastavení vyrovnávacích stupňů (Set_Buffer_Outline);

Obr. 6 znázorňuje schéma struktury paměťové řídící j ednotky;

Obr. 7 znázorňuje schéma modifikovaného provedení organizace RAM paměti;

Obr. 8 znázorňuje zjednodušené schéma struktury paměťové řídící jednotky pro organizaci paměti podle obr. 7; a

Obr.9A až obr. 9C ilustrují způsob, který je využití vyrovnávacích stupňů sdruženo s různými klienty a zařízeními.

« 4 • · * · 4 » · · · · « • · · · · « 4 4 4 · •44444· 4 4 44 · φ φ • · 4 4 4 4444 ··· · ·· ···· ·· 44

Příklady provedeni vynálezu

Pro lepší pochopení počítačového systému bude nejprve krátce popsán digitální satelitní přijímač/dekodér.

Na obr. 1 je schematicky znázorněn přijímač/dekodér 2020 nebo nastavovací řídící skříň pro použití v digitální interaktivním televizním systému, ve kterém má být instalován řídící program zařízení v provedení podle vynálezu, detaily vhodného digitálního interaktivního televizního systému je možné nalézt v souběžných patentových přihláškách

PCT/EP97/02106 až 02117 stejného přihlašovatele, jejichž popisy jsou začleněny do tohoto popisu prostřednictvím odkazu. Pro jednoduchost jsou části popisované podrobněji ve shora uvedených patentových přihláškách obecně označeny stejnými vztahovými značkami použitými v těchto patentových přihláškách.

Jak je popsáno mnohem podrobněji ve shora zmiňovaných patentových přihláškách a jak je patrné z obr. 1 a obr. 2, přijímač/dekodér 2020 obsahuje několik portů, například jmenovitě ladič 4028 MPEG signálového toku, sériové rozhraní 4030, paralelní rozhraní 4032, a dvě zařízení 4036 pro čtení inteligentních karet, jedno pro inteligentní kartu tvořící část systému a jedno pro bankovní katy (použité pro provádění plateb, domácího bankovnictví a podobně). Přijímač/dekodér 2020 rovněž zahrnuje rozhraní 4034 pro modemový zpětný kanál 4002 k výrobci televizního signálu, takže uživatel může indikovat preference a podobně zpět pro výrobce televizního signálu (programu). Přijímač rovněž zahrnuje prováděcí prostředek 4008, řídící program 4068 zařízení a množství zařízení 4062 a budičů (řídících programů) zařízení pro spuštění jedné nebo více aplikací 4056.

Pro účely tohoto popisu je aplikace úsek strojového kódu pro řízení vysokoúrovňových funkcí výhodně přijímače/dekodéru 2020. Například, když koncový uživatel namíří ohnisko dálkového ovladače na tlačítkový objekt viděný na obrazovce televizního zařízení 2022 a stlačí potvrzovací klávesu, spustí se sekvence instrukcí, sdružená s tímto tlačítkem.

Interaktivní aplikace nabízí menu a vykonává příkazy na žádost koncového uživatele a poskytuje data týkající se účelu této aplikace. Aplikace mohou být buď rezidentními aplikacemi, to znamená, že jsou uloženy v ROM (nebo FLASH nebo jiné energeticky nezávislé paměti) přijímače/dekodéru 15

2020, nebo mohou být vysílány a stahovány do RAM nebo FLASH tohoto dekodéru 2020.

Aplikace jsou uloženy v paměťových místech přijímače/dekodéru 2020 a jsou reprezentovány jako zdrojové soubory. Zdrojové soubory zahrnují soubory jednotky popisu grafických objektů, soubory jednotky proměnných bloků, soubory instrukčních sekvencí, aplikační soubory a datové soubory, jak je podrobněji popsáno ve shora zmiňovaných patentových přihláškách.

Přijímač/dekodér obsahuje paměť rozdělenou na RAM médium, FLASH médium a ROM médium, ale tato fyzická organizace je odlišná od logické organizace. Paměť může být dále rozdělena na paměťová média nebo objemy sdružené s různými rozhraními. Z jednoho úhlu pohledu může být paměť považována za součást hardwaru; z jiného úhlu pohledu lze • ·

0 »000 · 0 paměť považovat za podporující nebo obsahující celý znázorněný systém, až na hardware.

Počítačový systém lze považovat za soustředěný na prováděcím prostředku 4008 tvořícím část virtuálního počítače 4007. Ten je spojen s aplikacemi na jedné straně (vysokoúrovňová strana) a na druhé straně (nízkoúrovňová strana) přes různé mezilehlé logické jednotky, diskutované níže, s hardwarem 4061 přijímače/dekodéru. Hardware 4061 přijímače/dekodéru lze považovat za prostředky zahrnující různé porty nebo rozhraní, jak bylo diskutováno výše (rozhraní 2030 pro dálkový ovladač (mikrotelefon) 2026, rozhraní ladiče 4028 MPEG toku, sériové rozhraní 4030, paralelní rozhraní 4032, rozhraní čtecích zařízení 4036 pro čtení inteligentních karet, a rozhraní 4034 pro modemový zpětný kanál 4002) .

Jak je patrné zejména z obr. 2, jsou s virtuálním počítačem 4007 spojené různé aplikace 4057, přičemž některé z běžněji používaných aplikací mohou být více či méně trvale rezidentní v systému, jak je naznačeno prostřednictvím aplikace 4057, zatímco jiné budou stahovány do systému, například z MPEG datového toku nebo z jiných portů podle požadavků.

Virtuální počítač 4007 zahrnuje, kromě prováděcího prostředku 4008, určitou funkci rezidentní knihovny 4006, která obsahuje blok 4058 nástrojů. Knihovna 4006 obsahuje nejrůznější funkce v jazyku C, používané prováděcím prostředkem 4008. Tyto funkce zahrnují manipulaci s daty, jako je komprimování, dekomprimování nebo porovnávání datových struktur, kreslení čar a podobně. Knihovna 4006 rovněž zahrnuje informaci o mikroprogramovém vybavení 4060 v • 0

0

přijímači/dekodéru 2020, jako jsou čísla verzí hardwaru a softwaru a dostupný prostor RAM, a funkce použité při stahování nového (logického) zařízení 4062. Funkce mohou být stahovány do knihovny, která je uložena ve FLASH nebo RAM paměti.

Prováděcí prostředek 4008 je spojen s řídícím programem 4068 (logických) zařízení, který je spojen se sadou (logických) zařízení 4064, která jsou spojena s budiči 4060 (logických) zařízení, které jsou dále spojeny s porty nebo rozhraními. V širším smyslu může být budič zařízení považován za prostředek, který definuje logické rozhraní, takže dva různé budiče zařízení mohou být spojeny se společným fyzickým portem. Budič zařízení bude obvykle spojen s více než jen jedním zařízením; pokud je zařízení spojeno s jedním budičem zařízení, bude toto zařízení obvykle konstruováno k tomu, aby bylo plně funkční pro komunikaci, takže potřeba samostatného budiče zařízení je odstraněna. Určitá zařízení mohou komunikovat sama vzájemně mezi sebou.

Jak bude popsáno níže, existují 3 formy komunikace ze zařízení 4064 až k prováděcímu prostředku 4008: prostřednictvím proměnných, vyrovnávacích paměťových stupňů a událostí, které jsou předávány do sad front událostí.

Každá funkce přijímače/dekodéru 2020 je reprezentována jako (logické) zařízení 4062. Zařízení mohou být buď lokální nebo vzdálená. Lokální zařízení 4064 zahrnují inteligentní karty, propojovací signály SCART, modemy, sériová a paralelní rozhraní, přehrávač MPEG video a audio signálů, MPEG úsek a prostředek pro vyjímání (MPEG) tabulek. Vzdálená zařízení 4066, vykonávaná na vzdáleném místě, se liší od lokálních zařízení tím, že port a procedura musí být • · ···· definovány správcem nebo konstruktérem systému, spíše než aby byl definovány zařízením a budičem zařízení a zkonstruovány výrobcem přijímače/dekodéru.

Prováděcí prostředek 4008 pracuje pod řízením mikroprocesorem a společným aplikačním programovacím rozhraním. Tyto prvky jsou nainstalovány v každém přijímači/dekodéru 2020, takže z pohledu aplikací jsou všechny přijímače/dekodéry 2020 naprosto stejné.

Prováděcí prostředek 4008 spouští aplikace 4056 na přijímači/dekodéru 2020 . Prováděcí prostředek 4008 rovněž vykonává interaktivní aplikace 4056 a přijímá události z vnějšku přijímače/dekodéru 2020, zobrazuje, grafiku a texty, volá zařízení pro poskytování služeb a pro specifické výpočty využívá funkce knihovny 4006, která je s prováděcím prostředkem 4008 spojena.

Prováděcí prostředek 4008 je proveditelný kód instalovaný v každém přijímači/dekodéru 2020 a zahrnuje interpreter pro interpretaci a spouštění aplikací. Prováděcí prostředek 4008 je adaptabilní pro jakýkoliv operační systém, včetně operačního systému pracujícího vždy s jednou úlohou (jako je MS-DOS). Prováděcí prostředek 4008 pracuje na bázi jednotek řadiče zpracování (které přebírají různé události, jako je stlačení klávesy, pro provedení různých akcí) a obsahuje svůj vlastní rozvrhující program pro řízení front událostí z různých hardwarových rozhraní. Prováděcí prostředek 4008 rovněž zpracovává zobrazování grafiky a textu. Jednotka řadiče zpracování zahrnuje sadu akcí-skupin. Každá událost způsobuje, že se jednotka řadiče zpracování přesune z její současné akce-skupiny do jiné akce-skupiny v • * ftft · ftftft • ···· ft • « • ♦ft ft ft* ftft • ft · * • · · • · ♦ • ftft • ft ftftftft • ft • · ft · ftftft • ft závislosti na charakteru události a vykoná akce této nové akce-skupiny.

Prováděcí prostředek 4008 zahrnuje zaváděcí program kódu pro zavádění a stahování aplikací 4056 do paměti 2028 přijímače/dekodéru. Pouze potřebný úsek kódu je stahován do RAM média nebo FLASH média, aby se zajistilo optimální využití. Stažená data jsou ověřena prostřednictvím ověřovacího mechanismu pro zabránění jakékoliv modifikace aplikace 4056 nebo vykonání jakékoliv neznámé či neautorizované aplikace. Prováděcí prostředek 4008 dále zahrnuje dekomprimátor. Protože aplikační kód (určitá forma přechodného kódu) je komprimován z důvodů úspor prostoru a kvůli rychlejšímu stahování z MPEG-2 transportního toku nebo přes vestavěný režim přijímače/dekodéru, musí být kód dekomprimován před zavedením do RAM. Prováděcí prostředek 4008 rovněž zahrnuje interpreter pro interpretaci aplikačního kódu pro aktualizaci různých proměnných hodnot a určování změn stavů, a prostředek pro ověřování chyb.

Před využitím služeb jakéhokoliv zařízení 4062 musí být program (jako je instrukční sekvence pro aplikaci) deklarován jako klient, to jest logická přístupová cesta k zařízení 4066 nebo řídícímu programu 4068 zařízení. Řídící program poskytuje klientovi klientské číslo, které je uváděno při všech přístupech k zařízení. Zařízení 4066 může mít několik klientů, přičemž počet klientů pro každé zařízení 4066 je specifikován v závislostí na typu zařízení 4066. Klient je zaveden do zařízení 4066 prostřednictvím procedury Device: Open Channel. Tato procedura přiděluje klientovi klientské číslo. Klient může být vyjmut ze seznamu klientů • φ

·· ·· « φ · φ • * · · • φ ♦ φ φ φ φ φ φφ φφ řídícího programu 4068 prostřednictvím procedury Device: Close Channel.

Přístup k zařízením 4062, zajištěný prostřednictvím řídícího programu 4068 zařízení, může být buď synchronní nebo 5 asynchronní. Pro synchronní přístup je použita procedura

Device: Call. To je prostředek pro přístup k datům, který je bezprostředně dostupný, nebo funkce, která s sebou nenese čekání na požadovanou odezvu. Pro asynchronní přístup je použita procedura Device: 1/0. To je prostředek přístupu k datům, který zahrnuje čekání na odezvu, například sledování frekvencí tuneru pro nalezení multiplexu nebo získání zpět tabulky z MPEG toku. Když je požadovaný výsledek dosažen, je událost vložena do fronty prováděcího prostředku pro signalizování jejího příchodu. Další procedura Device: i 5

Event zajišťuje prostředek pro správu neočekávaných událostí.

Jak je uvedeno výše, je hlavní smyčka prováděcího prostředku spojena s různými jednotkami řadiče zpracování a, když hlavní smyčka zachytí příslušnou událost, je řízení dočasně převedeno na jednu z těchto jednotek řadiče zpracování.

Ze shora uvedeného by mělo být patrné, že počítačový systém poskytuje platformu mající značnou pružnost v umožňování aplikaci komunikovat s různými zařízeními.

Jak je patrné na obr. 3, zahrnuje přijímač/dekodér RAM paměť 4022 spojenou s mikroprocesorem 20., který je přes sběrnici 21 rovněž spojen s FLASH pamětí 4024, EEPROM pamětí 4024', a s ROM pamětí 4026. RAM paměť 4022 je rovněž spojena _s dma (přímý přístup do paměti) jednotkou 22., prostřednictvím *··· • · · • * · ♦ · · · • · · • · « které mohou být data (například z MPEG bitového toku) zadávána přímo do RAM paměti 4022.

Ram paměť 4022 je 256 kbytů dlouhá a je rozdělena do 3 oblastí, kterými jsou: oblast 24, která je rezervována pro použití výrobcem počítačového systému, oblast 25, která je rezervována pro použití virtuálním počítačem (VM) 4007. a uživatelská oblast 26, která je použita k tomu, aby obsahovala množství různých informací, jako jsou vyrovnávací stupně, aplikace 30, 30', 30'', data a podobně. Počítačový systém je definován prostřednictvím funkční specifikace poskytující výrobci značnou volnost při konstruování hardwaru pro realizaci systému. Paměťová oblast 24 je ve skutečnosti použita jako rozhraní mezi funkcemi specifikovanými funkční specifikací a hardwarem. VM 4007 a mikroprocesor 20 mohou být společně považovány za prováděcí prostředek (RTE) 4008. Množství různých aplikací může být staženo do pamětí v různých okamžicích.

Mezi VM 4007 a aplikacemi a mezi různými aplikacemi navzájem je potřebná komunikace. Tato komunikace je zpracovávána primárně prostřednictvím vyrovnávacích stupňů, které jsou společné pro VM a různé aplikace.

V počítačovém systému je definováno množství vyrovnávacích zón ve vyrovnávací oblasti 32 uživatelské oblasti 2 6. Každá vyrovnávací zóna je definována prostřednictvím příkazu, který rovněž definuje rozdělení této vyrovnávací zóny na jednotlivé vyrovnávací stupně. Tento příkaz definuje počet vyrovnávacích paměťových oblastí ve vyrovnávací zóně; a pro každou paměťovou oblast je dána velikost vyrovnávacích stupňů v paměťové oblasti a počet vyrovnávacích stupňů v této paměťové oblasti.

4 4

4·4· · »

Příkaz Set_Outline_Buffers rozděluje veřejnou vyrovnávací zónu. Vyrovnávací stupně ve veřejné vyrovnávací zóně mohou být přiděleny uvolněný prostřednictvím jakéhokoliv klienta. Příkaz Device_Open_Channel_Parttion rozděluje privátní vyrovnávací zónu pro jednoho klienta, za účelem účinného využití paměti. Vyrovnávací stupně v privátní vyrovnávací zóně mohou být přiděleny pouze prostřednictvím klienta, který provádí rozdělení, ale mohou být uvolněny prostřednictvím jakéhokoliv klienta. Může být definována pouze jedna veřejná vyrovnávací zóna, zatímco současně může existovat množství privátních vyrovnávacích zón. Je výhodné, aby každý klient byl schopen rozdělit nejvýše pouze jednu privátní vyrovnávací zónu.

Veřejná vyrovnávací zóna nemůže být modifikována , , , klienty po jejím výtvorem, ale privátní vyrovnávací zóna může být vytvářena a mazána podle požadavků klienta, se kterým je sdružena. Když klient rozdělil privátní vyrovnávací zónu, jsou vyrovnávací stupně přiděleny pro klienta z této privátní vyrovnávací zóny a ne z veřejné vyrovnávací zóny;

O Γ) _z podobně, když tento klient požaduje, aby vyrovnávací stupen byl zajištěn nebo uvolněn po jeho přidělení, je příslušně zajištěn nebo uvolněn vyrovnávací stupeň v této privátní vyrovnávací zóně.

Obr. 5 znázorňuje logický formát příkazu

Set Buffer_Outline pro veřejnou vyrovnávací zónu. Tento formát zahrnuje úvodní vstup 15 definující počet paměťových oblastí NP, po kterém následuje sada vstupů 16, 16' a tak dále, jeden pro každou paměťovou oblast, přičemž každý z těchto vstupů sestává z prvního pod-vstupu 17, definujícího velikost paměťové oblasti PS pro paměťovou oblast (to jest • φ

φ φ · φ • · · · • φ φ ·

ΦΦΦ počet vyrovnávacích stupňů v této paměťové oblasti), a druhého pod-vstupu 18 definujícího velikost vyrovnávacích stupňů BS pro vyrovnávací stupně (to jest počet bytů ve vyrovnávacích stupních) v této paměťové oblasti.

Pro jednoduchost je nyní uveden seznam těchto a dalších parametrů použitých níže:

NP: počet paměťových oblastí na paměťovou oblast PS: velikost paměťové oblasti (počet vyrovnávacích stupňů v této paměťové oblasti)

BS: velikost vyrovnávacích stupňů

PN: číslo paměťové oblasti

BN: číslo vyrovnávacího stupně (v paměťové oblasti)

ByN: číslo bytu (ve vyrovnávacím stupni)

V uživatelské paměťové oblasti 26 jsou paměťové oblasti vyrovnávacích stupňů uspořádány postupně za sebou od začátku této oblasti 26, jak je znázorněno na obr. 4. Vlastní znázorněné rozložení je pro 3 paměťové oblasti, s paměťovou oblastí 1 sestávající z 5 vyrovnávacích stupňů, paměťovou oblastí 2 sestávající ze 6 vyrovnávacích stupňů a paměťovou oblastí 3 sestávající z 1 vyrovnávacího stupně. Je třeba rovněž uvést, že každý vyrovnávací stupeň na svém začátku zahrnuje záhlaví o 16 bytech. Toto záhlaví je rozděleno na 12-bytový úsek, který je dostupný pro uživatele pro použití jako příznaků vyrovnávacího stupně a podobně, a 4-bytový • φ φ · úsek, který je rezervován pro použití virtuálním počítačem 4007 .

Prováděcí prostředek 4008 realizuje správce (řídící program) vyrovnávacích stupňů, který může být považován za vytváření adresové cesty 27 mezi sběrnicí 21 a uživatelskou oblastí 26 Ram paměti 4022. Obr. 6 znázorňuje logickou organizaci tohoto správce vyrovnávacích stupňů pro veřejnou vyrovnávací zónu. Tento správce je nejprve inicializován prostřednictvím příkazu Set_Buffer_Outline pod řízením mikroprocesorem 20., přičemž potom je použit pro adresování jakéhokoliv požadovaného vyrovnávacího stupně.

Jak je patrné na obr. 6 pod-vstupy PS a BS pro každou paměťovou oblast jsou dále vedeny do násobičky 35., která vytváří jejich násobek PS*BS. Střádač 36 je inicializován s hodnotou 64k (která reprezentuje počáteční adresu uživatelské oblasti 26 RAM paměti 4022) z generátoru 42 jedné hodnoty a je plněn posloupností výsledků PS*BS přes sčítačku 37, která přidává 16 do každého výsledku, přičemž těchto 16 reprezentuje velikost rezervovaného úseku na začátku každé paměťové oblasti. Střádač 36 tudíž obsahuje, postupně, počáteční adresy každé z vyrovnávacích paměťových oblastí v dané posloupnosti. Tyto počáteční adresy paměťové oblasti jsou přiváděny do kumulativního adresového registru 38., ve kterém jsou uloženy v dané posloupnosti. Rovněž během inicializace je uložen počet paměťových oblastí NP do registru 39 počtu paměťových oblastí, velikosti paměťových oblastí jsou uloženy v registru 40 velikostí paměťových oblastí, a velikosti vyrovnávacích stupňů BS jsou uloženy ve stejné sekvenci do registru 41 velikostí vyrovnávacích stupňů.

• 4 • 444

4 *4

4 4 4 • 4 4

4 4 4

4 4

4444 »4 • 4 « 4

4 4 4

4 4 4

4 4 4

Následně po inicializaci mohou být vyrovnávací stupně adresovány. Pro adresování vyrovnávacího stupně je definován požadovaný vyrovnávací stupeň prostřednictvím čísla paměťové oblasti PN pro požadovanou paměťovou oblast, čísla vyrovnávacího stupně BN pro požadovaný vyrovnávací stupeň v této paměťové oblasti, a čísla bytu ByN pro požadovaný byte uvnitř tohoto vyrovnávacího stupně.

Číslo paměťové oblasti PN je použito pro zvolení vhodných vstupů pro tuto paměťovou oblast z kumulativního registru 38 a registru 40 velikostí vyrovnávacích stupňů. Velikost vyrovnávacího stupně BS, která má pevnou hodnotu, je přivedena do násobičky 45., kde je vynásobena s číslem vyrovnávacího stupně BN. Výsledná hodnota je přivedena do přičítačky 46, která k tomuto výsledku přidává 16. Výstup z kumulativního registru 38 je přiveden do sčítačky 37, kde je sečten s číslem bytu ByN. Výstup z přičítačky 46 je veden do sčítačky 48, kde je sečten s výstupem ze sčítačky 47 . Výstup ze sčítačky 48 prochází skrz multiplexor 49 jako požadovaná adresa; to znamená adresa požadovaného bytu v požadovaném vyrovnávacím stupni požadované paměťové oblasti.

Správce (řídící program) vyrovnávacích stupňů rovněž zahrnuje obvody pro ověření chyb. Číslo paměťové oblasti PN je přivedeno do komparátoru 53., kam je rovněž přiváděn počet paměťových oblastí NP z registru 39, pro ověření, že zvolené číslo paměťové oblasti není větší, než počet paměťových oblastí; to znamená ověření, že zvolená paměťová oblast je uvnitř vyrovnávací zóny. Číslo vyrovnávacího stupně BN je přivedeno do komparátoru 54., kam je rovněž přiváděn výstup zvoleného vstupu do registru 40 velikostí paměťových oblastí, pro ověření, že zvolené číslo vyrovnávacího stupně není • 4 • 44» ·* • 9 9 9

9 9

9 9

9 9

9999

99

9 9 e

9 9 9 • · 4 4 • 9 9 9 ·« ·» větší, než počet vyrovnávacích stupňů ve zvolené paměťové oblasti; to znamená ověření, že zvolený vyrovnávací stupeň je uvnitř zvolené paměťové oblasti. Zvolené číslo bytu ByN je přivedeno do komparátoru 55., kam je rovněž přivedena velikost vyrovnávacích stupňů ve zvolené paměťové oblasti, pro ověření, že požadované číslo bytu není větší než délka zvoleného vyrovnávacího stupně; to znamená ověření, že zvolený byte je uvnitř zvoleného vyrovnávacího stupně. Tyto komparátory vedou všechny do společného výstupu, který vytváří chybový signál ERR, pokud kterékoliv z ověření (kontrol) selže.

Popis uvedený až doposud předpokládal, že je právě adresován vyrovnávací stupeň (ve veřejné vyrovnávací zóně).

Může být ale žádoucí adresovat 16-bytové záhlaví 15 vyrovnávacího stupně. Volba mezi těmito dvěmi možnostmi je řízena signálem N/C, který volí mezi normálními přístupy do vyrovnávacího stupně a tím, co může být pro jednoduchost označováno jako řídící operace nad vyrovnávacím stupněm. Pro normální přístupy jsou voleny vyrovnávací stupně; záhlaví

0 vyrovnávacího stupně je voleno pouze pro řídicí operace.

Signál N/C je přiváděn do multiplexoru 49. Pro normální přístupy do vyrovnávacích stupňů tento signál volí výstup sčítačky 48, jak bylo popisováno výše. Pro řídící operace na záhlaví vyrovnávacího stupně tento multiplexor 49 2 5 ale namísto toho volí přímo výstup sčítačky 47 . Protože tato cesta z kumulativního registru 38 neprochází skrz přičítačku 46, má toto za následek zvolení požadovaného bytu v záhlaví a ne tedy ve vyrovnávacím stupni, který následuje za tímto záhlavím.

• 9

9999 » 9 9 9 »9 9 »99 » 9 ·

9999

99

9 9 4 • 9 9 I

9 9 «

9 9 ·

99

9

999 t

Pro řídící operace na vyrovnávacím stupni musí být komparátor 55 blokovaný. Tento komparátor 55 je tudíž uvolňován signálem N/C pro normální přístupy do vyrovnávacích stupňů a blokován pro řídící operace. Do dalšího komparátoru 56 je rovněž přiváděno číslo bytu ByN a počet bytů v záhlaví, to jest 16, a tento komparátor 56 je aktivován signálem N/C pro systémové přístupy. Tento komparátor 56 ověřuje, že požadované číslo bytu není větší než 16, to znamená, že ověřuje, zda zvolený byte je uvnitř rezervované oblasti na začátku zvoleného vyrovnávacího stupně. Zjevně může být tato kontrola zjemněna pro rozlišení mezi přístupy do 12-bytového úseku, který je přístupný pro uživatele pro použití jako příznaky vyrovnávacího stupně a podobně, a 4-bytového úseku, který je rezervován pro použití RTE 4008 .

Pokud je to žádoucí může příkaz Set_Buffers_Óutline rovněž zahrnovat parametr 14 konce uživatelské paměti, jak je znázorněno na obr. 5, který definuje konec uživatelské paměťové oblasti 26. Poslední vstup do příkazu by měl být uložen ve vhodném registru a mohl by být použit pro ověření, že tato vyrovnávací oblast nezasahuje za konec uživatelské paměťové oblasti 26. (To je obecně extrémně nepravděpodobné, protože musí být ponechán prostor pro aplikace 30, 30 ' , 30' ', a podobně. Může se to ale stát, pokud systém je konstruován tak, že vyrovnávací zóna může být umístěna někde uprostřed uživatelské oblasti, než aby byla umístěna na jejím začátku, jak bylo popsáno výše.)

V principu může být příkaz Set_Buffers_Outline použit pro inicializaci veřejné vyrovnávací zóny v kterémkoliv okamžiku. Opětovná inicializace vyrovnávací zóny bude mít ale ve skutečnosti za následek ztrátu všech (nebo téměř všech) • · · · · · · * · · · · · •··· ·· ·· informací již uložených ve vyrovnávacích stupních, takže příkaz Set_Buffers_Outline bude obvykle vykonáván pouze při inicializaci systému.

V systému popisovaném až doposud obsahuje vyrovnávací oblast 32 sadu veřejných vyrovnávacích paměťových oblastí, jak je znázorněno na obr. 4. Obr. 7 a obr. 8 znázorňují, jak jsou v přijímači/dekodéru realizovány privátní vyrovnávací zóny. Jak bylo uvedeno výše, je veřejná vyrovnávací zóna doplněna množství privátních vyrovnávacích zón 60., 60 ' , 60' '. a podobně. Každá privátní vyrovnávací zóna je přidělena klientovi; tento klient vytváří privátní vyrovnávací zónu a, pokud je to žádoucí, také ji maže. Privátní vyrovnávací zóna je tedy v určitém smyslu vlastnictvím klienta, který ji vytváří. Jiní klienti ale mohou vstoupit do této zóny pro přenos informace ke klientovi a od klienta, který ji vlastní.

Řídící systém vyrovnávacích stupňů může umožnit, aby privátní vyrovnávací zóny byly umístěny volně uvnitř uživatelské paměťové oblasti 2 6. Tyto zóny jsou ale výhodně všechny obsaženy uvnitř paměťové oblasti 32A oddělené od paměťové oblasti obsahující klienty, jak je znázorněno na obr. 7. To zjednodušuje detekci potenciálně kolizních použití paměťových oblastí.

Privátní vyrovnávací zóny 60., 60', 60.' ', a podobně, mají stejnou strukturu jako veřejná vyrovnávací zóna a jsou definovány příkazem Device_Open_Channel_Partition, který je podobný příkazu Set_Buffers_Outline, znázorněnému na obr. 5. Příkaz Device_Open_Channel_Partition zahrnuje dvě přídavná pole: první přídavné pole obsahuje identifikátor klienta vytvářejícího příkaz, a druhé přídavné pole obsahuje paměťovou adresu začátku vyrovnávací zóny. Je výhodné

vypustit pole konce paměti (znázorněno jako parametr 14 na obr. 5).

Obr. 8 znázorňuje logickou organizaci správce (řídícího programu) 27 vyrovnávacích stupňů. Obvody z obr. 6 jsou znázorněny jako blok 65. Navíc je zde sada dalších bloků 66, z nichž jeden je pro každou jednu z aplikací. Každý z těchto bloků 66 je v podstatě shodný s blokem 65; v každém z bloků 66 je použit registr 42A pro uložení počáteční adresy privátní vyrovnávací zóny pro odpovídající aplikaci. (Jak již bylo zmiňováno výše, formát uvedeného příkazu

Device_Open_Channel_Partition zahrnuje pole pro počáteční adresu vyrovnávacího stupně.) Všechny bloky 65 a 66 mají výstupy vedené do multiplexoru 67., který je použit pro zvolení buď veřejné vyrovnávací zóny nebo požadované jedné z privátních vyrovnávacích zón.

Chybové signály z bloků 65 a 66 mohou být všechny kombinovány dohromady. Navíc je ale vytvořena chybová jednotka 68 pro detekci konfliktů mezi různými vyrovnávacími zónami.

Adresy začátků vyrovnávacích zón jsou přístupné přímo z registru 42 a registrů 42A. Pro koncové adresy jsou obvody z obr. 6 a jejich inicializace mírně modifikovány.

Kumulativní adresový registr 38 obsahuje počáteční adresy různých paměťových oblastí ve vyrovnávací zóně. Tento registr 38 je rozšířen o jedno místo, jak je znázorněno jako rozšíření 38A kumulativního registru. Zároveň inicializační procedura pokračuje po vytvoření počáteční adresy poslední paměťové oblasti vyrovnávací zóny prostřednictvím vynásobení velikosti poslední paměťové oblasti velikostí jejích vyrovnávacích stupňů, přičemž tento výsledek je střádán ve « · • · · · · · 4 4 · 4 4 • 4 4444 44 střádači 36 a výsledek je převáděn do rozšíření 38A registru. Rozšíření 38A registru tudíž obsahuje koncovou adresu vyrovnávací zóny.

Do chybové jednotky 68 jsou přiváděny počáteční adresy a koncové adresy každé vyrovnávací zóny a tato jednotka je zpracovává pro určení, zda zde jsou jakékoliv přesahy. To může být prováděno, například, uspořádáním počátečních adres vyrovnávacích stupňů do posloupnosti a ověřením, zda každá počáteční adresa je větší než koncová adresa předcházející vyrovnávací zóny. Tato chybová jednotka 68 může být rovněž použita, když má být vytvořena nová vyrovnávací zóna, pro vyhledání vhodné paměťové oblasti, nalezení mezery mezi dvěma existujícími vyrovnávacími zónami, která je právě o něco větší než požadovaná nová vyrovnávací zóna.

Ve skutečnosti je zde drobná nesrovnalost. Adresy v rozšíření 38A registru ve skutečnosti nejsou skutečnými koncovými adresami vyrovnávacích stupňů, ale adresami bezprostředně následujícími po těchto koncích vyrovnávacích zón. Tento rozpor je ovšem triviální a může být vyřešen, například, prostřednictvím snížení hodnoty koncových adres o jeden bit mezi loky 65 a 66 a chybovou jednotkou 68.

Obr. 9A až obr. 9C ilustrují způsob, kterým je využití vyrovnávacích stupňů sdruženo s různými klienty a zařízeními. Obr. 9A znázorňuje úvodní situaci, ve které správce (řídící program) použit různé procesy (příkazy) pro přidělení 5 vyrovnávacích stupňů BF1 až BF5.

Vyrovnávací stupeň BF1, který je nezajištěný, byl přidělen (vytvořen) klientem CLI přidělovacím příkazem ALLOC.

Vyrovnávací stupeň BF2 byl rovněž přidělen klientem CLI. Tento vyrovnávací stupeň je právě používán zařízením DVÍ pro 1/0 operaci, která ještě není dokončena, prostřednictvím příkazu I/O; a tudíž nebude akceptovat příkaz uvolňující přidělení (FREE), dokud tato I/O operace nebude dokončena.

Vyrovnávací stupeň BF3 byl zajištěn klientem CLI. Původní přidělení tohoto vyrovnávacího stupně je neznámé; tento stupeň mohl být přidělen klientem CLI, nějakým jiným klientem, zařízením adresovaným klientem CLI, nebo zařízením adresovaným nějakým jiným klientem.

Vyrovnávací stupeň BF4 byl přidělen zařízením DVÍ, aby byl sdružen s neočekávanou událostí adresovanou klientovi CLI. Tato událost ještě nebyla vyslána.

Vyrovnávací stupeň BF5 byl přidělen klientem CLI pro synchronní přístup prováděný se zařízením DV2. Tento vyrovnávací stupeň by rovněž mohl být přidělen zařízením. Vykonání aplikace může pokračovat pouze po této operaci.

Obr. 9 znázorňuje situaci poté, co klient CLI byl vyjmut ze seznamu pro zařízení DVÍ po proběhnutí synchronního přístupu prostřednictvím vyrovnávacího stupně BF5, ale před ukončením I/O asynchronního přístupu prostřednictvím vyrovnávacího stupně BF1.

Vyrovnávací stupně BFl a BF2 budu oba dále existovat; žádný z nich není vázán se zařízením DVÍ.

Vyrovnávací stupeň BF3 bude stále existovat, protože je zajištěn. Ovšem klient CLI nebo nějaký jiný klient by mohl tento stupeň uvolnit.

• · · ·» «* 4 4 • 4··· ····

444444 4 4 44 44 4 • · · · 4 4 4 Ů

4 «4 4 4 4 4 44 44

Vyrovnávací stupeň BF4 byl přidělen zařízením DVÍ adresovaným klientovi CLI a byl tudíž uvolněn, to jest byla ukončena jeho existence. To platí dokonce i když neočekávaná událost ještě nebyla vyslána (to jest vložena do fronty v prováděcím zařízení); a rovněž to platí tehdy, když tato událost byla vyslána bez ohledu na to, zda tento vyrovnávací stupeň byl zajištěn příkazem LOCK ze zařízení DVÍ.

Vyrovnávací stupeň BF5 nebyl uvolněn klientem CLI následně po j-eho použití.

Obr. 9C znázorňuje situaci poté, co klient CLI sám uzavřel seznam řídícího programu zařízení příkazem Device: Close_Channel.

Vyrovnávací stupně BF1, BF2 a BF5 byly uvolněny (vymazány( správcem (řídícím programem) zařízení pro uvolnění paměti.

Vyrovnávací stupeň BF3 nebyl uvolněn, protože je zajištěn. Tento stupeň bude uvolněn jiným klientem.

Přesné detaily realizace různých funkcí popisovaných výše a jejich rozdělení mezi hardwarem a softwarem jsou věcí volby pro příslušné realizátory a nebudou popisovány detailně. Je třeba ovšem uvést, že jednoúčelové integrované obvody schopné provádění požadovaných operací jsou komerčně dostupné nebo mohou být snadno zkonstruovány, přičemž tyto obvody mohou být použity jako základ pro hardwarové urychlení, nebo obzvláště výhodně modifikovány pro vytvoření jednoúčelového hardwarového urychlení, pro realizaci různých z požadovaných operací, což sníží zpracovatelský výkon požadovaný pro spuštění softwaru. Pokud je ale dostupný ·· * · · ·· ·· • · · · · » • · ·· · · · · ···· · · · ·«···* • · · · ·«·· • · · ♦ · · · ·· · · dostatečný zpracovatelský výkon, mohou být požadované operace realizovány v softwaru.

Moduly a další komponenty byly popisovány ve vztahu ke znakům a funkcím zajišťovaným každým komponentem společně 5 s volitelnými a výhodnými znaky. S uvedenými informacemi a danými specifikacemi by vlastní realizace těchto znaků měla být zcela zřejmá pro osobu v oboru znalou, přičemž přesné detaily jsou ponechány na vlastním realizátorovi. Jako příklad lze uvést, že určité moduly mohou být realizovány v softwaru, výhodně napsané v programovacím jazyku C a výhodné přeloženy pro spuštění na procesoru použitém pro spuštění aplikace, určité komponenty ale mohou být spuštěny na odděleném procesoru a některé nebo všechny komponenty mohou být realizovány prostřednictvím jednoúčelového hardwaru.

Shora popisované moduly a komponenty jsou pouze ilustrativními příklady a vynález může být realizován množstvím způsobů, přičemž zejména některé komponenty mohou být kombinovány s jinými, které provádějí podobné funkce, nebo některé komponenty mohou být vypuštěny ve zjednodušených realizacích. Hardwarové a softwarové realizace každé z funkcí mohou být volně kombinovány, jak mezi komponenty tak i uvnitř jednoho komponentu.

Mělo by být zcela zřejmé, že funkce prováděné 25 hardwarem, počítačovým softwarem a podobně jsou prováděny na nebo s použitím elektrických a podobných signálů. Softwarové realizace mohou být uloženy v paměti ROM, nebo mohou být dočasně zaváděny do paměti typu FLASH.

Při stručném shrnutí výhodného provedení 30 předkládaného vynálezu lze uvést, že v paměti počítačového systému je definováno množství vyrovnávacích zón prostřednictvím řídícího systému vyrovnávacích stupňů. Příkaz definuje počet NP paměťových oblastí vyrovnávacích stupňů ve veřejné vyrovnávací zóně, a pro každou paměťovou oblast velikost PS paměťové oblasti, určující počet vyrovnávacích stupňů v paměťové oblasti, a velikost BS vyrovnávacích stupňů v této paměťové oblasti. Řídící systém vyrovnávacích stupňů je inicializován pro uložení, pro každou vyrovnávací zónu, velikostí vyrovnávacích stupňů a pro kumulaci a uložení velikostí paměťových oblastí. Pro adresování vyrovnávacího stupně určuje řídící systém vyrovnávacích stupňů adresu začátku vyrovnávacího stupně z požadované paměťové oblasti a čísla vyrovnávacího stupně s použitím uložených informací. Řídící systém vyrovnávacích stupňů rovněž definuje záhlaví na začátku každého vyrovnávacího stupně. Může být rovněž zajištěno ověřování stavů překročení mezních hodnot. Podobně mohou být definovány různé privátní vyrovnávací zóny přidělené odpovídajícím různým klientům.

Mělo by být zcela zřejmé, že předkládaný vynález byl ? Ω popsán výše čistě prostřednictvím příkladu, a že v rozsahu tohoto vynálezu mohou být provedeny modifikace jednotlivých detailů. Každý znak popisovaný v popisu a (kde je to vhodné) v nárocích a na výkresech může být vytvořen nezávisle nebo v jakékoliv vhodné kombinaci.

Claims (25)

1. PATENTOVÉ NÁROKY

   1. Řídící systém vyrovnávacích stupňů pro definování a adresování vyrovnávacích stupňů ve vyrovnávací zóně paměti v počítačovém systému, vyznačující se tím, že zahrnuj e:

   paměťový prostředek velikostí paměťových oblastí pro uložení množství velikostí paměťových oblastí; paměťový prostředek velikostí vyrovnávacích stupňů pro uložení, pro každou paměťovou oblast, velikosti vyrovnávacího stupně; a výpočetní prostředek pro vypočítávání adresy požadovaného vyrovnávacího stupně v požadované paměťové oblasti z uvedených dat.
2. 2. Řídící systém vyrovnávacích stupňů pro definování a adresování vyrovnávacích stupňů v množství vyrovnávacích zón paměti v počítačovém systému, vyznačující se tím, že zahrnuje: pro každou vyrovnávací zónu:

   paměťový prostředek velikostí paměťových oblastí pro uložení množství velikostí paměťových oblastí; paměťový prostředek velikostí vyrovnávacích stupňů pro uložení, pro každou paměťovou oblast, velikosti vyrovnávacího stupně; a výpočetní prostředek pro vypočítávání adresy požadovaného vyrovnávacího stupně v požadované paměťové oblasti z uvedených dat.
3. 3. Systém podle nároku 2,vyznačující se tím, že zahrnuje prostředek pro detekci přesahu různých vyrovnávacích zón.

   • · · ♦· · · ·· • · · · · «««· ······· · · · 9 ·· 9 • · · · · · « 9 · ··· * ·· «««» 99 99 jící se počátečních adres konečných adres ³¹
4. 4. Systém podle nároku 3, v y z n a č u tím, že zahrnuje prostředek pro uložení vyrovnávacích zón a prostředek pro uložení vyrovnávacích zón, přičemž prostředek pro detekci přesahu zahrnuje prostředek pro přijetí počátečních a koncových adres každé vyrovnávací zóny z paměťového prostředku a prostředek pro určení, zda počáteční adresa vyrovnávací zóny je větší než koncová adresa předcházející vyrovnávací zóny.
5. 5. Systém podle kteréhokoliv z předcházejících nároků, vyznačující se tím, že zahrnuje prostředek, pro jednu nebo každou vyrovnávací zónu, pro určení velikostí paměťových oblastí v kumulativní formě a pro jejich uložení v této formě v paměťovém prostředku velikostí paměťových oblastí.
6. 6. Systém podle kteréhokoliv z předcházejících nároků, vyznačující se tím, že zahrnuje prostředek, pro jednu nebo každou vyrovnávací zónu, pro definování rezervované oblasti na začátku každé paměťové oblasti.
7. 7. Systém podle nároku 5a 6, vyznačující se tím, že zahrnuje prostředek, pro jednu nebo každou vyrovnávací zónu, pro zvolení buď přímo kumulativní velikosti paměťové oblasti nebo výstupu z výpočetního prostředku.
8. 8. Systém podle kteréhokoliv z předcházejících nároků, vyznačující se tím, že zahrnuje prostředek, pro kontrolu mezních hodnot čísla požadované paměťové oblasti, čísla požadovaného vyrovnávacího stupně, a požadovaného bytu.

   • · ·*» ·· ·» •ftft* * * ♦ · * » < · ft · ♦ ftft ft····· • · · «ftft» ft· · · « ft ft· ··
9. 9. Přijímač/dekodér, vyznačující se tím, že zahrnuje řídící systém vyrovnávacích stupňů definovaný podle kterékoliv z předcházejících nároků.
10. 10. Přijímač/dekodér podle nároku 9, vyznačuj ící

    5 „ , se t í m , ze zahrnuje prostředek pro uloženi množství aplikací, přičemž uvedený systém je uspořádán pro definování a adresování vyrovnávacích stupňů ve vyrovnávací zóně pro přidělení pouze jedné aplikaci a pro definování a adresování vyrovnávacích stupňů v jiné vyrovnávací zóně pro přidělení jiným aplikacím.
11. 11. Způsob definování a adresování vyrovnávacích stupňů ve vyrovnávací zóně paměti v počítačovém systému, vyznačující se tím, že zahrnuje 15 kroky:

    uložení množství velikostí paměťových oblastí; uložení, pro každou paměťovou oblast, velikosti vyrovnávacích stupňů; a vypočítání adresy požadovaného vyrovnávacího stupně v 2Q požadované paměťové oblasti z uvedených dat.
12. 12. Způsob definování a adresování vyrovnávacích stupňů v množství vyrovnávacích zón paměti v počítačovém systému, vyznačující se tím, že zahrnuje kroky, pro každou vyrovnávací zónu:

    uložení množství velikostí paměťových oblastí; uložení, pro každou paměťovou oblast, velikosti vyrovnávacích stupňů; a vypočítání adresy požadovaného vyrovnávacího stupně v požadované paměťové oblasti z uvedených dat.

    • · • φ · · φ· · · • φ φ φ · · · ·«* φ φ · φφ φ φ · φ • ··«·«· φ · « « φφ • φ φ · · · ** φφφ φ «· φ · φ♦ · *
13. 13. Způsob podle nároku 12, vyznačující se tím, že dále zahrnuje krok detekce přesahu různých vyrovnávacích zón.
14. 14. Způsob podle nároku 13, vyznačující se 5 tím, že dále zahrnuje kroky:

    uložení počátečních adres vyrovnávacích zón; uložení koncových adres vyrovnávacích zón; a určení, zda počáteční adresa vyrovnávací zóny je větší než koncová adresa předcházející vyrovnávací zóny.
15. 15. Způsob podle kteréhokoliv z nároků 11 až

    14, vyznačující se tím, že dále zahrnuje kroky, pro každou vyrovnávací zónu:

    určení velikostí paměťových oblastí v kumulativní formě; a uložení velikostí paměťových oblastí v této formě.
16. 16. Způsob podle kteréhokoliv z nároků 11 až

    15, vyznačující se tím, že dále zahrnuje krok, pro každou vyrovnávací zónu, definování rezervované oblasti na začátku každé paměťové oblasti.
17. 17. Způsob podle nároku 15 a 16, vyznačuj ící se t í m , že dále zahrnuje krok, pro každou vyrovnávací zónu, zvolení bud’ přímo kumulativní velikosti paměťové oblasti nebo adres vyrovnávacích paměťových oblastí.
18. 18. Způsob podle kteréhokoliv z nároků 11 až 17,vyznačující se tím, že dále zahrnuje krok, pro každou vyrovnávací zónu, kontroly překročení mezních hodnot čísla požadované paměťové oblasti, čísla požadovaného vyrovnávacího stupně a požadovaného bytu.
19. 19. Řídící systém vyrovnávacích stupňů v podstatě podle zde uvedeného popisu a ve spojení s ilustracemi na připojených výkresech.
20. 20. Způsob definování a adresování vyrovnávacích stupňů ve vyrovnávací zóně paměti v počítačovém systému v podstatě podle zde uvedeného popisu a ve spojení s ilustracemi na připojených výkresech.
21. 21. Systém adresování vyrovnávacích stupňů pro vyrovnávací zónu v paměti počítače, přičemž vyrovnávací zóna má množství paměťových oblastí paměti, každá paměťová oblast má alespoň jeden vyrovnávací stupeň paměti, alespoň jedna z paměťových oblastí má množství takových vyrovnávacích stupňů, a každý vyrovnávací stupeň v jedné nebo každé paměťové oblasti s více vyrovnávacími stupni má stejnou velikost jako ostatní vyrovnávací stupně v této paměťové oblasti, vyznačující se tím, že zahrnuje:

    paměťový prostředek (40) velikostí paměťových oblastí pro uložení, pro každou paměťovou oblast, počtu vyrovnávacích stupňů v této paměťové oblasti;

    paměťový prostředek (41) velikostí vyrovnávacích stupňů pro uložení, pro každou paměťovou oblast, velikosti vyrovnávacích stupňů pro tuto paměťovou oblast;

    paměťový prostředek (38) adres paměťových oblastí pro uložení, pro každou paměťovou oblast, indikace o adrese této paměťové oblasti v paměti;

    prostředek pro přijímání, pro místo určené k adresování v paměti, identity (PN) paměťové oblasti pro paměťovou oblast obsahující toto místo, identity (BN) vyrovnávacího stupně pro vyrovnávací stupeň v této paměťové oblasti obsahující uvedené místo, a identitu (ByN) místa tohoto místa v tomto «

    prostředek pro adresování paměťového prostředku velikostí vyrovnávacích stupňů s přijatou identitou vyrovnávacího stupně a pro čtení z něj velikosti vyrovnávacích stupňů pro adresovanou paměťovou oblast;

    vyrovnávacím stupni;

    prostředek pro adresování paměťového prostředku velikostí paměťových oblastí s přijatou identitou paměťové oblasti a pro čtení z něj indikace o adrese paměťové oblasti pro adresovanou paměťovou oblast; a prostředek (45, 47, 48) pro výpočet výstupní adresy (ADD) místa určeného k adresování provedením aritmetického výpočtu na přečtené indikaci o adrese paměťové oblasti, přečtené velikosti vyrovnávacích stupňů, přijaté identitě vyrovnávacího stupně a přijaté identitě místa.
22. 22. Systém podle nároku 21, vyznačující se tím, že výpočetní prostředek je upraven:

    (a) pro provádění součtu přečtené indikace o adrese paměťové oblasti a přijaté identity místa;

    (b) pro provádění vynásobení přečtené velikosti vyrovnávacích stupňů a přijaté identity vyrovnávacího stupně; a (c) pro provádění součtu výsledku součtu a a vynásoben b.
23. 23. Systém podle nároku 21 nebo 22, vyznačuj ící se t i m , že každá paměťová oblast má rezervovanou oblast paměti o předem stanovené velikosti na začátku této paměťové oblasti, a výpočetní prostředek je upraven pro přičtení této předem stanovené velikosti k adrese, která je vypočítávána.

    ··· · «
24. 24. Systém podle nároku 23, vyznačující se tím, že je volitelně provozovatelný v alternativním adresovacím režimu pro adresování rezervovaných oblastí paměťových oblastí, přičemž paměťový prostředek adres paměťových oblastí je adresován s přijatou identitou paměťové oblasti, a je z něj čtena příslušná indikace o adrese paměťové oblasti, která je považována za výstupní adresu.
25. 25. Systém podle kteréhokoliv z nároků 21 až

    24, vyznačující se tím, že dále zahrnuje:

    prostředek pro přijímání, pro každou paměťovou oblast, velikosti této paměťové oblasti ve formě počtu vyrovnávacích stupňů v této paměťové oblasti, a velikosti vyrovnávacích stupňů v této paměťové oblasti; a prostředek (35, 36) pro provádění násobení každé přijaté -velikosti paměťové oblasti a příslušné velikosti vyrovnávacích stupňů, a střádání výsledků těchto násobení;

    přičemž systém je upraven v inicializačním režimu: pro uložení, pro každou přijato velikost vyrovnávacích stupňů, této velikosti vyrovnávacích stupňů na příslušné adrese v paměťovém prostředku velikostí vyrovnávacích stupňů; a pro uložení, pro každou přijato velikost vyrovnávacích stupňů, výsledku příslušného střádání na příslušné adrese v paměťovém prostředku adres paměťových oblastí.

    Zastupuje :