CZ20003564A3 - Přijímař/dekodér a vysílací systém - Google Patents

Abstract

Řídicí modul (11) zařízení,je určen zejména pro použití v přijímači/dekodčru pro přenosový digitální televizní systém, ve kterém jsou přijímané signály předávány skrz přijímač do přijímače/dekodéru a tudíž do televizního zařízení. Modul (11) spojuje příchozí zprávy zjednotek (10) portů do aplikačních modulů (12). Paměť (13), spojená s modulem (II), má oblast (13-B) vyrovnávacích paměťových stupňů a oblast (13-F) FIFO úseků, které jsou řízené řídící jednotkou/Fadíčem (14B) vyrovnávacích paměťových stupňů respektive řídící jednotkou/řadičem (14-F)FlFO úseků. Příchozí zpráva může být předávána do vyrovnávací paměti a vyjímána z této vyrovnávací paměti prostřednictvím aplikace, do které je směrována; přičemžjsou pro tento účel dostupné dva různé režimy provozu. Alternativně může být taková zpráva předávána do FIFO úseků; přičemž řadič FIFO úseků funguje jako nízkoúrovftová aplikace, která může předávat zprávu do vysokoúrovftové aplikace, aniž by tato aplikace musela provádět jakoukoliv činnost a bez nutnosti Čekání na přijetí celé zprávy. Zprávy procházející skrz FIFO úseky mohou být kombinovány do MPEG signálového toku.

Description

Oblast techniky

Předkládaný vynález se týká přijímače/dekodéru, přičemž zejména se týká správy paměti a datového přenosu v přijímači/dekodéru. Vynález nalézá obzvláštní uplatnění při propojování aplikačních programů s fyzickými zařízeními.

Dosavadní stav techniky

Termín přijímač/dekodér používaný v tomto popisu může zahrnovat přijímač pro přijímání buď kódovaných nebo nekódovaných signálů, například televizních a/nebo rádiových signálů, které mohou být přenášeny nebo vysílány nějakým dalším prostředkem. Tento termín může rovněž zahrnovat dekodér pro dekódování přijímaných signálů. Provedení takovýchto přijímačů/dekodérů mohou zahrnovat dekodér integrální s přijímačem pro dekódování přijímaných signálů, například, v nastavovací řídící skříni (STB), nebo takový dekodér, který funguje v kombinaci s fyzicky samostatným přijímačem, nebo takový dekodér, který zahrnuje přídavné funkce, jako je webový prohlížeč, videorekordér nebo televize.

V přenosovém digitálním televizním systému jsou přijímané signály předávány do přijímače/dekodéru a tudíž do televizního zařízení. Zde použitý termín digitální televizní systém zahrnuje, například, jakýkoliv satelitní, pozemní, kabelový nebo jiný systém. Přijímač/dekodér dekóduje komprimovaný signál MPEG typu na televizní signál pro televizní zařízení. Přijímač/dekodér je řízen dálkovým ručním ovládáním přes rozhraní v přijímači/dekodéru.

Přijímač/dekodér je použit pro zpracování příchozího bitového • φ ·· φφφφ ♦ · φ ««·« * toku a obsahuje množství různých aplikačních modulů, které řídí přijímač/dekodér tak, aby prováděl různé řídící a jiné funkce.

Takový přijímač/dekodér může mít se sebou spojeno 5 množství různých zařízení, jako je zařízení pro čteni inteligentních karet, aby uživatel mohl vložit ověřovací kartu pro potvrzení, že je autorizován používat určité služby, snímač pro ruční dálkové ovládání, video zobrazovací jednotku a druhé zařízení pro čtení inteligentních karet pro použití s bankovními kartami, aby uživatel mohl provádět funkce domácího bankovnictví. Přijímač/dekodér může mít k sobě rovněž připojeno množství portů, například modem pro přístup na internet a pro provádění transakcí domácího bankovnictví.

Byla již také navržena funkce pro přijímač/dekodér, umožňující propojení s množstvím různých portů, jako je modem, sériový kanál, paralelní kanál, MPEG (pro komprimovaný a kódovaný video signál) kanál, zařízení pro čtení inteligentních karet, a podobně. Přijímač/dekodér obsahuje virtuální počítač, který obsahuje prováděcí prostředek. Virtuální počítač je spřažen s řídícím program zařízení, který je dále spřažen s fyzickými rozhraními různých kanálů přes zařízení a budiče zařízení.

Předkládaný vynález se zejména zabývá takovým přijímačem/dekodérem, který má jeden nebo více aplikačních modulů, které jsou spřažený s jedním nebo více porty nebo zařízeními, skrz které mohou být předávány informace do a z aplikačních modulů.

9

99·· • 999 9

9«

Obecně mají různé porty různá charakteristiky, například v datových rychlostech od několika bps (bitů za sekundu) pro snímač dálkového ručního ovládání až k mnoha Mbps pro MPEG bitový tok. Je tudíž obvyklé vytvořit ovládací modul zařízení, který vlastně tvoří propojovací rozhraní mezi aplikačními moduly a porty. To umožňuje, aby aplikační moduly byly zjednodušeny.

Když si aplikační modul přeje vysílat informace, bude často schopen řídit vysílací rychlost a další parametry v θ závislosti na podmínkách v přijímači/dekodéru. Pro přijetí informací bude ale vysílací rychlost často stanovena vnějšími podmínkami. Pro zabránění ztrát informací bude tedy řídící modul zařízení obvykle obsahovat uspořádání vyrovnávacích paměťových stupňů, takže příchozí informace jsou ukládány ve vyrovnávací paměti, dokud přijímací aplikační modul není připraven pro jejich přijetí.

Řídící modul zařízení může být výhodně zkonstruován pro definování nebo zkonstruování množství vyrovnávacích paměťových stupňů, aby tak umožňoval flexibilní komunikační uspořádání mezi aplikačními moduly, řídícím modulem zařízení a porty.

Základním principem použití vyrovnávacích paměťových stupňů v přijímači/dekodéru je to, že paměťový úsek v paměti je označen nebo zkonstruován jako vyrovnávací paměťový stupeň. Příchozí data z portu jsou přiváděna do tohoto vyrovnávacího paměťového stupně a aplikační modul čte informace z tohoto vyrovnávacího paměťového stupně. V závislosti na daných okolnostech může být velikost q vyrovnávacího paměťového stupně volena dostatečně velká tak, aby mohl pojmout většinu nebo všechny příchozí zprávy, nebo ···· · ·« ···· může být vyrovnávací stupeň ovládán cyklicky se dvěma ukazateli, jedním pro místo, do kterého jsou zapisována čerstvá příchozí data do vyrovnávacího paměťového stupně, a s druhým pro místo, ze kterého jsou z vyrovnávacího paměťového stupně čtena uložená data. Nezávislá komunikace mezi zařízeními není možná a systém může být poněkud těžkopádně reagujícím nebo nereagujícím, protože vyrovnávací paměťové stupně musí být naplněny jedním portem předtím, než data mohou být z tohoto vyrovnávacího paměťového stupně čtena do dalšího portu.

Hlavním cílem předkládaného vynálezu je navrhnout a vytvořit zlepšená uspořádání pro manipulaci se zprávami v systémech výše uvedeného typu.

Podstata vynálezu

Předkládaný vynález tedy navrhuje přijímač/dekodér zahrnuj ící:

alespoň jeden port pro příjem zpráv;

paměť zahrnující FIFO (první-dovnitř-první-ven) úsek;

alespoň jeden aplikační modul; a řídící prostředek FIFO spřažený s uvedeným alespoň jedním nebo s každým portem, pamětí a s uvedeným alespoň jedním nebo každým aplikačním modulem a pracující v odezvě na zprávu objevující se v portu pro zápis této zprávy do FIFO úseku paměti a pro čtení této zprávy z FIFO úseku paměti do aplikačního modulu nebo do dalšího portu.

To může umožnit účinné předávání příchozí zprávy do aplikačního modulu s minimálním rušením s činností aplikačního modulu. Oproti dřívějším systémům vyrovnávacích 30 paměťových stupňů je zde datový přenos realizován pod řízením ·

·· ···♦ • · · ···· * řídícího prostředku FIFO nebo FIFO řadiče a ne pod řízením aplikace.

Řídící prostředek FIFO je výhodně uspořádán pro inicializování čtení zprávy z FIFO úseku paměti do uvedené 5 aplikace nebo do uvedeneho dalšího portu předtím, nez je přijetí zprávy úplné. Tímto způsobem může být udržován kontinuální tok dat z jednoho portu nebo zařízení do dalšího portu nebo zařízení. Například data přijímaná z MPEG zdrojového zařízení mohou být vedena přímo do video zařízení bez jakéhokoliv vstupu z aplikace.

Řídící prostředek FIFO může být uspořádán pro vymazání zprávy z FIFO úseku. To může umožnit, že bude udrženo zpracování informačního toku v případě přeplnění FIFO úseku.

Řídící prostředek FIFO výhodně obsahuje detekční prostředek obsazení, nebo detektor obsazení, pro detekci stavu obsazení FIFO. Detekční prostředek obsazení může detekovat přeplnění a vyprázdnění FIFO a může dále detekovat alespoň jednu prahovou hodnotu upozorňující na přeplnění nebo vyprázdnění FIFO. To může umožnit FIFO řadiči, aby vysílal vhodné řídící zprávy do zdroje zprávy přijímané FIFO úsekem a/nebo do cílového místa zprávy přijímané FIFO úsekem.

FIFO úsek může zahrnovat množství FIFO vyrovnávacích paměťových stupňů a řídící prostředek FIFO může zahrnovat příslušné množství řídících prostředků FIFO registrů nebo řadičů FIFO registrů.

Paměť může dále obsahovat vyrovnávací úsek a přijímač/dekodér dále může obsahovat řídící prostředek vyrovnávacího úseku, nebo řadič vyrovnávacího úseku, • * «· ···· • * · ···· · pracující v odezvě na zprávu objevující se v portu pro zápis zprávy do vyrovnávacího úseku paměti a v odezvě na řídící signál z aplikačního modulu pro čtení zprávy z vyrovnávacího úseku do aplikačního modulu. To může umožnit, například, aplikaci, aby určila, zda přijatá zpráva má být uložena bud’ do FIFO úseku nebo vyrovnávacího úseku v závislosti na povaze zprávy.

Vyrovnávací úsek může zahrnovat dvě vyrovnávací oblasti definované příslušnými vyrovnávacími registry v θ řídícím prostředku vyrovnávacího úseku. To může umožnit řadiči vyrovnávacího úseku, aby přepínal zprávy mezi těmito dvěma vyrovnávacími oblastmi.

Řídící prostředek vyrovnávacího úseku může být provozován v režimu bitového toku, ve kterém je příchozí 5 bitový tok směrován do aktuálně zvolené vyrovnávací oblasti a je potom přepojen mezi těmito dvěma vyrovnávacími oblastmi, jak se dále každá vyrovnávací oblast zaplňuje. Řídící prostředek vyrovnávací oblasti může být dále provozován v datagramovém (přepojování paketů) režimu, ve kterém je délka příchozí zprávy porovnána s volným prostorem aktuálně zvolené vyrovnávací oblasti, a pokud je tento prostor menší, než je délka zprávy, je zvolena druhá vyrovnávací oblast.

Přijímač/čekodér může dále obsahovat aplikační 5 jednotku video zařízení, plněnou z FIFO úseku a plnící video čipovou jednotku, která je rovněž plněna video bitovým tokem.

Předkládaný vynález se rovněž týká přenosového systému zahrnujícího přijímač/dekodér podle výše uvedeného popisu a prostředek pro vysílání zpráv do přijímače/dekodéru.

·

Různé funkce přijímače/dekodéru mohou být realizovány v hardwaru, například v jednoúčelovém integrovaném obvodu; což může zajistit zvýšenou rychlost činnosti zařízení.

Výhodně jsou ale alespoň některé z funkcí realizovány v softwaru, výhodně spouštěného zpracovatelským prostředkem, který spouští aplikace; což umožňuje větší pružnost, vyžaduje méně součástek, a umožňuje přijímači/dekodéru, aby byla snáze aktualizován.

V následujícím popisu bude nyní popsán, prostřednictvím příkladu a ve spojení s odkazy na připojené výkresy, přijímač/dekodér realizující předkládaný vynález.

Přehled obrázků na výkresech

Obr.l znázorňuje schéma propojovacích rozhraní přijímače/dekodéru;

Obr. 2 znázorňuje funkční blokové schéma přij ímače/dekodéru;

Obr. 3 znázorňuje zjednodušené blokové schéma systému pro správu zpráv v přij ímači/dekodéru;

Obr.3A znázorňuje detailní blokové schéma systému pro správu zpráv, ilustrující podsystém vyrovnávacích paměťových stupňů;

Obr.3B znázorňuje detailní blokové schéma systému pro správu zpráv, ilustrující podsystém FIFO úseků;

0br.4A znázorňuje zjednodušené schéma jednotky vyrovnávacích registrů;

• · ·· ··*· ···· · • · · • · ··

Obr.4B znázorňuje zjednodušené schéma jednotky EIFO registrů; a

Obr. 5 znázorňuje blokové schéma ilustrující jak může systém pro zpracování zpráv interagovat s hlavním MPEG bitovým tokem.

Příklady provedení vynálezu

Na obr. 1 je schematicky znázorněn přijímač/dekodér 2020 nebo řídící nastavovací skříň (set top box - STB) pro použití v digitálním interaktivním televizním systému.

Detaily o vhodném digitálním interaktivním televizním systému mohou být nalezeny v souběžných patentových přihláškách PCT/EP97/02106 až 02117 stejného přihlašovatele, na které je zde takto uveden odkaz a jejichž obsahy jsou tímto odkazem začleněny do tohoto popisu. Pro snadnou orientaci jsou podrobněji popisované části ve shora uvedených patentových přihláškách obecně označeny stejnými vztahovými značkami, jako jsou použité značky v tomto popisu.

Jak je podrobněji popsáno ve shora zmiňovaných přihláškách vynálezů a jak je patrné na obr. 1 a obr. 2, přijímač/dekodér 2020 obsahuje několik portů nebo rozhraní, například jmenovitě ladič 4028 MPEG signálového toku, sériové rozhraní 4030, paralelní rozhraní 4032, a dvě zařízení 4036 pro čtení inteligentních karet, jedno pro inteligentní kartu tvořící část systému a jedno pro bankovní katy nebo jiné inteligentní karty (použité pro provádění plateb, domácího bankovnictví a podobně). Přijímač/dekodér 2020 rovněž zahrnuje rozhraní 4034 pro modemový zpětný kanál 4002 k výrobci televizního signálu, takže uživatel může indikovat preference a podobně zpět pro výrobce televizního signálu • · • · · · φ φφφ g Φ··· * ΦΦ ΦΦΦΦ «Φ Φφφ (programu). Přijímač/dekodér rovněž zahrnuje prováděcí prostředek 4008, správce nebo řídící program 4068 zařízení a množství zařízení 4062 a ovladačů 4060 zařízení pro spuštění jedné nebo více aplikací 4056.

Pro účely tohoto popisu je aplikace úsek strojového kódu pro řízení vysokoúrovňových funkcí výhodně přijímače/dekodéru 2020. Například, když koncový uživatel namíří ohnisko dálkového ovladače na tlačítkový objekt viděný na obrazovce televizního zařízení 2022 a stlačí potvrzovací klávesu, spustí se sekvence instrukcí, sdružená s tímto tlačítkem.

Interaktivní aplikace nabízí menu a vykonává příkazy na žádost koncového uživatele a poskytuje data týkající se účelu této aplikace. Aplikace mohou být buď rezidentními 15 aplikacemi, to znamená, že jsou uloženy v ROM (nebo FLASH nebo jiné energeticky nezávislé paměti) přijímače/dekodéru 2020, nebo mohou být vysílány a stahovány do RAM nebo FLASH paměti tohoto přijímače/dekodéru 2020.

Aplikace jsou uloženy v paměťových místech přijímače/dekodéru 2020 a jsou reprezentovány jako zdrojové soubory. Zdrojové soubory zahrnují soubory jednotky popisu grafických objektů, soubory jednotky proměnných bloků, soubory instrukčních sekvencí, aplikační soubory a datové soubory, jak je podrobněji popsáno ve shora zmiňovaných patentových přihláškách.

Přijímač/dekodér obsahuje paměť rozdělenou na RAM médium, FLASH médium a ROM médium, ale tato fyzická organizace je odlišná od logické organizace. Paměť může být dále rozdělena na paměťová média nebo objemy sdružené s • · • ·

9

9999 9

9 9 9 9 9

9 9 9 9 9 9 9

9 9 9 9 9 • Φ «· ·· ·♦ ··· různými rozhraními. Z jednoho úhlu pohledu může být paměť považována za součást hardwaru; z jiného úhlu pohledu lze paměť považovat za podporující nebo obsahující celý znázorněný systém, až na hardware.

Přijímač/dekodér lze považovat za soustředěný na prováděcím prostředku 4008 tvořícím část virtuálního počítače 4007. Ten je spojen s aplikacemi na jedné straně (vysokoúrovňové strana) a na druhé straně (nízkoúrovňová strana) přes různé mezilehlé logické jednotky, diskutované níže, s hardwarem 4061 přijímače/dekodéru. Hardware 4061 přijímače/dekodéru lze považovat za prostředky zahrnující různé porty nebo rozhraní, jak bylo diskutováno výše (rozhraní 2030 pro dálkový ovladač (mikrotelefon) 2026, rozhraní ladiče 4028 MPEG toku, sériové rozhraní 4030, paralelní rozhraní 4032, rozhraní čtecích zařízení 4036 pro čtení inteligentních karet, a rozhraní 4034 pro modemový zpětný kanál 4002) .

Jak je patrné zejména z obr. 2, jsou s virtuálním 20 počítačem 4007 spojené různé aplikace 4056, přičemž některé z běžněji používaných aplikací mohou být více či méně trvale rezidentní v systému, jak je naznačeno prostřednictvím aplikace 4057, zatímco jiné budou stahovány do systému, například z MPEG datového toku nebo z jiných portů podle požadavků.

Virtuální počítač 4007 zahrnuje, kromě prováděcího prostředku 4008, určitou funkci rezidentní knihovny 4006, která obsahuje blok 4058 nástrojů. Knihovna 4006 obsahuje nej různější funkce v jazyku C, používané prováděcím prostředkem 4008. Tyto funkce zahrnují manipulaci s daty, jako je komprimování, dekomprimování nebo porovnávání • · ·· ···· «*·« · *«· datových struktur, kreslení čar a podobně. Knihovna 4006 rovněž zahrnuje informaci o mikroprogramovém vybavení v přijímači/dekodéru 2020, jako jsou čísla verzí hardwaru a softwaru a dostupný prostor RAM, a funkce použité při stahování nového (logického) zařízení 4062. Funkce mohou být stahovány do knihovny, která je uložena ve FLASH nebo RAM paměti.

Prováděcí prostředek 4008 je spojen se správcem nebo s řídícím programem 4068 (logických) zařízení, který je θ spojen se sadou (logických) zařízení 4062, která jsou spojena s řídícími programy (ovladači) 4060 (logických) zařízení, které jsou dále spojeny s porty nebo rozhraními. V širším smyslu může být ovladač (řídící program) zařízení považován za prostředek, který definuje logické rozhraní, takže dva různé řídící programy zařízení mohou být spojeny se společným fyzickým portem. Řídící program zařízení bude obvykle spojen s více než jen jedním zařízením; pokud je zařízení spojeno s jedním řídícím programem (ovladačem) zařízeni, bude toto zařízení obvykle konstruováno k tomu, aby bylo plně funkční θ pro komunikaci, takže potřeba samostatného řídícího programu zařízení je odstraněna. Určitá zařízení mohou komunikovat sama vzájemně mezi sebou.

Jak bude popsáno níže, existují 3 formy komunikace ze zařízení 4062 až k prováděcímu prostředku 4008: prostřednictvím proměnných, vyrovnávacích paměťových stupňů a událostí, které jsou předávány do sad front událostí.

Každá funkce přijímače/dekodéru 2020 je reprezentována jako (logické) zařízení 4062. Zařízení mohou n být buď lokální nebo vzdálená. Lokální zařízení 4064 zahrnují inteligentní karty, propojovací signály SCART, modemy, • fe • fe fefe fefe • · fefefe fefe·· fe • · fe · fefefe • fefefe · fefe fefefe· fefe fefefe sériová a paralelní rozhraní, přehrávač MPEG video a audio signálů, MPEG úsek a prostředek pro vyjímání (MPEG) tabulek. Vzdálená zařízení 4066, vykonávaná na vzdáleném místě, se liší od lokálních zařízení tím, že port a procedura musí být definovány správcem nebo konstruktérem systému, spíše než aby byl definovány zařízením a řídícím programem zařízení a zkonstruovány výrobcem přijímače/dekodéru.

Prováděcí prostředek 4008 pracuje pod řízením mikroprocesorem a společným aplikačním programovacím rozhraním. Tyto prvky jsou nainstalovány v každém přijímači/dekodéru 2020, takže z pohledu aplikací jsou všechny přijímače/dekodéry 2020 naprosto stejné.

Prováděcí prostředek 4008 spouští aplikace 4056 na přijímači/dekodéru 2020. Prováděcí prostředek 4008 rovněž vykonává interaktivní aplikace 4056 a přijímá události z vnějšku přijímače/dekodéru 2020, zobrazuje grafiku a texty, volá zařízení pro poskytování služeb a pro specifické výpočty využívá funkce knihovny 4006, která je s prováděcím prostředkem 4008 spojena.

Prováděcí prostředek 4008 je proveditelný kód instalovaný v každém přijímači/dekodéru 2020 a zahrnuje interpreter pro interpretaci a spouštění aplikací. Prováděcí prostředek 4008 je adaptabilní pro jakýkoliv operační systém, včetně operačního systému pracujícího vždy s jednou úlohou (jako je MS-DOS). Prováděcí prostředek 4008 pracuje na bázi jednotek řadiče zpracování (které přebírají různé události, jako je stlačení klávesy, pro provedení různých akcí) a obsahuje svůj vlastní rozvrhující program pro řízení front událostí z různých hardwarových rozhraní. Prováděcí prostředek 4008 rovněž zpracovává zobrazování grafiky a • · ·« ···· ·*·· · »« ··· textu. Jednotka řadiče zpracování zahrnuje sadu akcí-skupin. Každá událost způsobuje, že se jednotka řadiče zpracování přesune z její současné akce-skupiny do jiné akce-skupiny v závislosti na charakteru události a vykoná akce této nové akce-skupiny.

Prováděcí prostředek 4008 zahrnuje zaváděcí program kódu pro zavádění a stahování aplikací 4056 do paměti 2028 přijímače/dekodéru. Pouze potřebný úsek kódu je stahován do RAM média nebo FLASH média, aby se zajistilo optimální využití. Stažená data jsou ověřena prostřednictvím ověřovacího mechanismu pro zabránění jakékoliv modifikace aplikace 4056 nebo vykonání jakékoliv neznámé či neautorizované aplikace. Prováděcí prostředek 4008 dále zahrnuje dekomprimátor. Protože aplikační kód (určitá forma přechodného kódu) je komprimován z důvodů úspor prostoru a kvůli rychlejšímu stahování z MPEG-2 přenosového toku nebo přes vestavěný režim přijímače/dekodéru, musí být kód dekomprimován před zavedením do RAM. Prováděcí prostředek 4008 rovněž zahrnuje interpreter pro interpretaci aplikačního kódu pro aktualizaci různých proměnných hodnot a určování změn stavů, a prostředek pro ověřování chyb.

Před využitím služeb jakéhokoliv zařízení 4062 musí být program (jako je instrukční sekvence pro aplikaci) deklarován jako klient, to jest logická přístupová cesta k zařízení 4066 nebo správci 4068 zařízení. Řídící program poskytuje klientovi klientské číslo, které je uváděno při všech přístupech k zařízení. Zařízení 4062 může mít několik klientů, přičemž počet klientů pro každé zařízení 4062 je specifikován v závislosti na typu zařízení 4062. Klient je zaveden do zařízení 4062 prostřednictvím procedury Device:

A · »· ··*· · • · · φ ♦ ·· A··*

Open Channel. Tato procedura přiděluje klientovi klientské číslo. Klient může být vyjmut ze seznamu klientů správce 4068 prostřednictvím procedury Device: Close Channel.

Přístup k zařízením 4062, zajištěný prostřednictvím správce 4068 zařízení, může být buď synchronní nebo asynchronní. Pro synchronní přístup je použita procedura Device: Call, To je prostředek pro přístup k datům, který je bezprostředně dostupný, nebo funkce, která s sebou nenese čekání na požadovanou odezvu. Pro asynchronní přístup je použita procedura Device: I/O. To je prostředek přístupu k datům, který zahrnuje čekání na odezvu, například sledování frekvencí tuneru pro nalezení multiplexu nebo získání zpět tabulky z MPEG toku. Když je požadovaný výsledek dosažen, je událost vložena do fronty prováděcího prostředku pro signalizování jejího příchodu. Další procedura Device:

Event zajišťuje prostředek pro správu neočekávaných událostí.

Jak je uvedeno výše, je hlavní smyčka prováděcího prostředku spojena s různými jednotkami řadiče zpracování a, když hlavní smyčka zachytí příslušnou událost, je řízení dočasně převedeno na jednu z těchto jednotek řadiče zpracování.

Může být tedy patrné, že přijímač/dekodér vytváří platformu mající značnou pružnost při umožňování aplikaci, aby komunikovala s různými zařízeními.

Pro účely předkládaného vynálezu jsou zařízení a porty považovány za ekvivalentní. Aplikační moduly musí vysílat a přijímat informace; tato komunikace může být realizována se zařízeními (která jsou obecně lokální a úzce φφφφ · φφ · • φ φφ φφφφ spřažena se systémem správy vyrovnávacích paměťových stupňů), nebo s porty (které jsou obecně spřažený se zdroji informaci, které jsou vzdálené a/nebo nezávislé na systému). Od tohoto místa popisu bude termín port používán tak, že zahrnuje i zařízení.

Jak je nyní patrné z obr. 3, přijímač/dekodér zahrnuje množství jednotek 10, 10.', 10.'' portů, spojených přes datovou sběrnici 20 a řídící sběrnici 21 s řídícím modulem 11 zařízení, který je dále spojen přes datovou sběrnici 22 a řídící sběrnici 23 s množstvím aplikačních modulů 12, 12', 12''. Datový řídící modul 11 je rovněž spřažen přes datovou sběrnici 24., adresovou sběrnici 25 a řídící sběrnici 26 s pamětí 13.

Zprávy procházející mezi porty a aplikacemi mohou 15 procházet skrz buď vyrovnávací paměťové stupně nebo úseky FIFO (paměťové jednotky typu první dovnitř - první ven).

Paměť 13 obsahuje dvě paměťové oblasti 13-B a 13-F pro vyrovnávací paměťové stupně respektive pro FIFO, a řídící modul 11 zařízení obsahuje dva řadiče 14-B a 14-F pro řízení

0 průchodu zpráv skrz vyrovnávací stupně 13-B respektive skrz úseky FIFO 13-F.

Vyrovnávací paměťové stupně a úseky FIFO jsou nastavovány a je s nimi manipulována v zásadě stejným způsobem. Vyrovnávací paměťový stupeň nebo úsek FIFO je nastaven prostřednictvím příkazu, který definuje jeho vlastnosti (paměťové místo, velikost, a podobně), a podobným způsobem může být zrušen. Jakmile již byl vyrovnávací paměťový stupeň nebo úsek FIFO nastaven, může být potom

5Q použit porty a aplikacemi s využitím procedur popisovaných výše.

• 9

9999 • ••9 ·

9 9

9

Uvažuje-li se nejprve zpracování zpráv procházejících skrz registry vyrovnávacích paměťových stupňů, obsahuje vyrovnávací paměťová oblast 13-B dvě vyrovnávací oblasti 30 a 31 (viz obr. 3A), které jsou definovány příslušnými jednotkami 32 a 33 registrů vyrovnávacích stupňů v adresové řídící jednotce 34 vyrovnávacích stupňů v řadiči 14-B vyrovnávacích stupňů v řídícím modulu 11 zařízení. Řadič vyrovnávacích stupňů v řídícím modulu zařízení rovněž obsahuje řídící jednotku 35, která řídí adresovou řídící jednotku 34 vyrovnávacích stupňů. Datová sběrnice 36 přitom spojuje všechny datové cesty dohromady v řídícím modulu 11 zařízení.

Jak je nyní patrné z obr. 4A, obsahuje každá z jednotek registrů vyrovnávacích stupňů množství adresových registrů 32-1, 32-2, ..., 32-n. Tyto registry obsahují horní registr 32-1 a spodní registr 32-n, které jsou předem nastaveny a definují vršek a spodek příslušné vyrovnávací oblasti v paměti 13., a registr 32' ukazatele, který ukazuje na místo ve vyrovnávací paměti, do kterého mají být zapisována přicházející data. (Tento registr 32' ukazatele tedy ukazuje na hranici ve vyrovnávací oblasti paměti mezi částí, která obsahuje data, a částí, která je prázdná.)

Různé jednotky 10., 10 ', 10.' ' portů mohou inicializovat zprávy do různých aplikačních modulů 12., 12',

12'', které mají být předávány skrz registry paměťové oblasti 13-B vyrovnávacích stupňů. Tyto zprávy mohou být dvou základních typů, v bitovém toku a v datagramech. Rozdíl mezi těmito dvěma typy zpráv spočívá v tom, že bitový tok je zpráva nedefinované délky, zatímco datagram je zpráva s předem stanovenou délkou. Typ zprávy může být určen zdrojem v · · ···· této zprávy (jak je indikováno prostřednictvím řídících signálů provázejících zprávu) nebo prostřednictvím záhlaví zprávy (které je monitorováno řídící jednotkou 35 z datové sběrnice 36).

Některé jednotky portů mohou být schopné inicializovat oba typy zpráv; jiné mohou být schopné inicializovat pouze jeden nebo druhý typ zprávy. Když port 10 chce inicializovat zprávu, zvolí řídící modul 11 zařízení tento port 10 a vhodný aplikační modul 12 zcela běžným způsobem.

Řídící jednotka 35 má dva režimy činností v závislosti na to, zda přicházející zpráva je bitovým tokem nebo datagramem.

Řídící jednotka 32 obsahuje bistabilní selekční prvek nebo klopný obvod 37, který volí která ze dvou vyrovnávacích oblastí 30., 31 má být použita. Pro bitový tok řídící jednotka 35 směřuje příchozí bitový tok do aktuálně zvolené vyrovnávací oblasti 30, dokud tato oblast není naplněna. V tomto okamžiku řídící jednotka 35 změní stav klopného obvodu 37 pro zvolení druhé vyrovnávací oblasti 31 a směruje bitový tok do této vyrovnávací oblasti, dokud není naplněna také tato vyrovnávací oblast. Potom zvolí opět první vyrovnávací oblast 30 a pokračuje v přepínání nebo překlápění mezi dvěma vyrovnávacími oblastmi, dokud neskončí bitový tok zprávy.

Výše bylo uvedeno, že řídící jednotka 35 volí jednu z vyrovnávacích oblastí 30., 31, vede příchozí bitový tok do této vyrovnávací oblasti a tak dále, samozřejmě že ale bude snadno nahlédnuto, že to lze popsat nebo spíše definovat jednodušším způsobem. Přesněji tedy, řídící jednotka volí ♦ · * * *««« • · * * 9 · * · · « • · · · · t · · ···· · ·· ···* ·· ··« jednu ze dvou jednotek 32, 33 adresových registrů vyrovnávacích stupňů, používá registr 32' ukazatele ve zvolené jednotce 32 pro zvolení adres ve vyrovnávací oblasti, do kterých jsou příchozí data zapisována, a přepíná mezi dvěma jednotkami 32, 33 adresových registrů vyrovnávacích stupňů podle toho, jak je to vhodné.

Řídící jednotka 35 rovněž informuje aplikační modul 12., že bitový tok je přijímán. Očekává se, že aplikační modul 12 přečte zprávu, část po části, ze dvou vyrovnávacích oblastí 31 střídavě tak, že se tyto vyrovnávací oblasti nepřeplní (to jest tak, že data již z paměťových oblastí přečtená aplikačním modulem před příchodem čerstvých dat jako součásti bitového toku jsou přepsána jako starší data). Aplikační modul 12 může udržovat jeden nebo více adresových *5 registrů pro toto čtení, nebo pro tento účel může být v každé z jednotek 32, 33 adresových registrů vyrovnávacích stupňů vytvořen přídavný adresový registr. Když je čtení uložené zprávy dokončeno, adresové registry ukazatelů v jednotkách adresových jsou resetovány.

Pro datagram řídící jednotka 35 určuje délku tohoto datagramu a dotazuje s aktuálně zvolené jednotky adresových registrů vyrovnávacích paměťových stupňů, aby určila kolik prostoru je v ní dostupného. Tato hodnota volného prostoru je získána určením rozdílů mezi hodnotami v horním adresovém ²⁵ registru a registru ukazatele. Řídící jednotka potom porovná tuto hodnotu volného prostoru s délkou datagramu, a pokud je délka datagramu větší, než je hodnota volného prostoru, změní stav klopného obvodu 37 pro zvolení druhé vyrovnávací oblasti.

ΦΦΦΦ * φφ ΦΦΦΦ • φ • Φ φ

Pokud v režimu bitového toku příchozí zpráva přeplní vyrovnávací oblasti 30, 31, nebo pokud v režimu datagramů žádná z vyrovnávacích oblastí nemá postačující volný prostor pro přijetí příchozí zprávy, pak systém vstupuje do chybového režimu, ve kterém je příjem zprávy zakázán nebo zrušen. Potom mohou být provedeny vhodné obnovovací akce, například výzva pro opětovné vyslání zprávy, pokud je to možné, nebo resetování systému do stavu, který předcházel začátku přijímání zprávy.

Pro bitový tok je tedy příchozí zpráva vedena do kterékoliv vyrovnávací paměti, která je aktuálně zvolena, a pokud příchozí zpráva přeplní tuto oblast, je automaticky přepnuta do druhé vyrovnávací oblasti, přičemž přepínání mezi těmito dvěma vyrovnávacími oblastmi se opakuje, pokud je to 15 potřebné. S datagramem je ale celá příchozí zpráva vedena do jedné vyrovnávací oblasti.

To umožňuje, aby byly úspěšně přijímány příchozí zprávy jak s libovolnou tak i se známou délkou, s relativně jednoduchou organizací vyrovnávacích registrů.

Vyrovnávací paměťové registry mohou být rovněž použity zcela obecně pro vysílání zpráv mezi aplikacemi.

Pro zpracování zpráv procházejících skrz úseky FIFO vyrovnávací oblast 13-F paměti obsahuje sadu úseků FIFO 4£ (viz obr. 3B), které jsou definovány odpovídajícími jednotkami 41 registrů FIFO úseků v řadiči 14-F FIFO úseků v řídícím modulu 11 zařízení. Data procházejí z a do úseků FIFO 40 přes datovou sběrnici 24, která je spřažena s datovou sběrnicí 36 (viz obr. 3A). Řadič 14-F FIFO úseků v řídícím modulu zařízení rovněž obsahuje sadu řídících jednotek 43 ··*· 9

444 • 49 99

9944 44

FIFO úseků, které řídí zápis zpráv do úseků FIFO 40 a čtení těchto zpráv z úseků FIFO.

Jak je patrné z obr. 4B, každá z jednotek 41 registrů

FIFO úseků obsahuje množství adresových registrů 42-1, 42-2,

..., 42-n. Tyto registry obsahují horní registr 42-1 a spodní registr 42-2, které jsou nastaveny předem a definují vršek a spodek příslušné FIFO oblasti v paměti 13, registr 42-3 ukazatele zápisu, který ukazuje na místo ve FIFO oblasti, do kterého přicházející data mají být zapisována, a registr 42-4 ukazatele Čtení, který ukazuje na místo ve FIFO oblasti, ze kterého mají být čtena již uložená data.

Z hlediska řídícího programu nebo správce zařízení mohou být tedy obecně zprávy předávány z portů do aplikací, z aplikací do portů a mezi aplikacemi s použitím bud’ vyrovnávacích paměťových stupňů nebo úseků FIFO.

Použití vyrovnávací paměti je řízeno prostřednictvím vysokoúrovňových aplikací. Systém je založen na událostech, to znamená, že při předávání zprávy do vysokoúrovňové

2o aplikace tato aplikace očekává přijetí zprávy vyrovnávací paměť připravena z řadiče 14B vyrovnávacích paměťových stupňů před provedením jakýchkoliv akcí pro čtení obsahů vyrovnávací paměti. S tímto uspořádáním není možná nezávislá komunikace mezi porty. Navíc takový systém může být poněkud bez reakce, protože vyrovnávací paměť musí být naplněna jedním portem předtím, než jiný port může číst její obsah.

Použití úseků FIFO je řízeno řídící jednotkou 43 FIFO úseků v řadiči 14F úseků FIFO. Informace se zapisují do úseku FIFO 40 a čtou se pod řízením řadiče 14-F úseků FIFO, který obsahuje odpovídající řídící jednotku 43 úseků FIFO. Datový • · tftf·· · tf · • tftf • tf * tftftf •tf · tftf · ·· tftftf přenos je tedy realizován prostřednictvím řízení řadičem 14-F FIFO úseků namísto toho, aby byl· řízen aplikací 12. Tok informací může tedy procházet přímo mezi dvěma porty 10 a rovněž mezi portem 10 a aplikací 12.

Data jsou zapisována do FIFO úseku 40 a čtena z něj s použitím registrů 42-3 a 42-4 ukazatelů zápisu a čtení. Tyto ukazatele jsou řízeny prostřednictvím řadiče 14-F FIFO úseků.

To umožňuje, aby čtení a zápis FIFO úseku 40 bylo prováděno nezávisle. To znamená, že port IQ nebo aplikace 12 nemusí mít jakoukoliv informaci týkající se původu zprávy, která je čtena z úseku FIFO 40. Čtení informace z úseku FIFO 40 může začít předtím, než je FIFO úsek 40 zcela naplněn, nebo předtím, než zpráva byla zcela přijata a zapsána do FIFO úseku 40. To umožňuje dosažení v podstatě kontinuálního toku 15 informací. Ctění informací z úseku FIFO 40 nemusí být kontinuální; toto čtení může být v kterémkoliv okamžiku zastaveno a opětovně započato.

Řadič 14-F FIFO úseků ověřuje, že informace, která je zapisována do úseku FIFO 40, začíná na spodní adrese FIFO a nepřechází za horní adresu FIFO. Přesný způsob, jakým je FIFO úsek 40 provozován, může záviset na daném určitém použití, pro které je vytvořen. FIFO úsek 40 tedy může být ovládán na bázi jedné zprávy, přičemž začátek každé zprávy se zapisuje do spodní adresy FIFO. Alternativně může být FIFO úsek 40 25 ^— provozován cyklicky, přičemž začátek nové zprávy se zapisuje bezprostředně nad konec předcházející zprávy a vršek a spodek FIFO úseku se ošetřuje jako kontinuální pokračování.

Pokud zprávy jsou delší, než je délka úseku FIFO 40, 3Q nebo zpráva začíná přicházet před předcházející zprávu, která ještě nebyla zcela přečtena z úseku FIFO 40, existuje zde • · • · ·«·· • · «· ···· · ·« · potenciální riziko konfliktu. Řídící jednotka 43 FIFO úseků monitoruje takový konflikt. V případě, že je konflikt detekován, může samozřejmě řídící jednotka 43 FIFO úseků vyslat vhodný řídící signál do zdroje zprávy (kterým je například port 10) . cílového místa určení zprávy (kterým je například aplikace 12), nebo do obou těchto míst.

Vlastní konflikt vzniká, když registr 42-3 ukazatele zápisu dohání registr 42-4 ukazatele čtení, nebo když registr 42-4 ukazatele čtení dohání registr 42-3 ukazatele zápisu. Řídicí jednotka 43 úseků FIFO ale může být uspořádána pro detekování potenciálních konfliktů, to znamená, pokud se registr 42-3 ukazatele zápisu přibližuje do určité vzdálenosti k registru 42-4 ukazatele čtení nebo obráceně. Řídící modul 11 zařízení může nastavovat tyto vzdálenosti (prahové hodnoty) pro řídící jednotky 43 FIFO úseků. Prahové hodnoty překročení nebo nedosažení pro úsek FIFO 40 nemusejí být stejné a prahové hodnoty pro různé úseky FIFO 40 rovněž nemusejí být stejné. Je rovněž možné, aby byly nastaveny dvě nebo více prahových hodnot pro překročení nebo nedosažení, aby byly poskytovány postupně naléhavější výstrahy, jak se blíží skutečné přeplnění nebo vyprázdnění.

Navíc může řídící jednotka 43 FIFO úseků příznak, který je nastavitelný v případě přeplnění bud’ pro umožnění přepsání nebo pro zastavení dalšího zápisu. Umožnění přepsání vlastně vymazává staré informace z úseku FIFO 40. Takové vymazání bude často žádoucí pro umožnění pokračujícího zpracování informačního toku.

Řídící jednotka může být považována za nízkoúrovňovou aplikaci (nebo v některých případech za zařízení), která provádí přenosové funkce pro vysokoúrovňové aplikace.

···· · • * • · ···*

Vysokoúrovňová aplikace je osvobozena od přenosových funkcí a zprávy, které jsou přenášené, jsou vlastně dodávány automaticky do vysokoúrovňové aplikace, které je může přímo používat, aniž by se přitom sama musela zabývat jejich získáváním.

Obr. 5 znázorňuje jak úseky FIFO mohou být použity pro generování video signálů, které jsou kombinovány s video signály hlavního MPEG bitového toku. Systém pro zpracování zpráv podle obr. 3, obr. 3B a obr. 4B je použit pro vedení dat přijatých z MPEG zdrojového zařízení přímo do video zařízení, bez nutnosti jakéhokoliv vstupu z aplikace ve vyšší vrstvě.

MPEG bitový tok (který obvykle bude bitovým tokem přijímaným z ladiče (tuneru) 4028 podle obr. 1) je přiváděn 15 přes linku 50 do demultiplexoru 51, který je spojen s obslužným zařízením 52. Funkcí obslužného zařízení 52 je nastavovat video, to jest získávat informace o hlavním nastavení videa a řídit jeho obrazovku. Demultiplexor 51 je řízen pro vyjímání hlavní video sekvence (video PID sekvence) z MPEG video bitového toku. Tato hlavní video sekvence je přiváděna na linku 53 a do MPEG-2 čipu 54.

Navíc mohou být MPEG-2 bitové toky vyjímány z jednoho nebo více úseků FIFO 40 na linkách 55. Tyto bitové toky jsou předávány do video zařízení 56, které je spojeno s hlavním video signálem na lince 53. Bitové toky na linkách 55 jsou zpracovávány video zařízením 56 a vystupují jako pomocné video sekvence na linkách 57., které jsou přiváděny do MPEG-2 čipu. Video sekvence jsou zobrazovány pouze do MPEG vrstvy.

• φ

A · ·· * · · • · ·· ΦΦΦ· • Φφ

Každá video sekvence MPEG vrstvy má svůj vlastní alfa směšovací koeficient, který je aplikován na každý obrazový prvek obrazu pro směšování s odpovídajícím obrazovým prvkem základní vrstvy na pozadí. Části MPEG vrstvy, které nejsou použity, jsou zcela průhledné.

Přesné detaily realizace různých funkcí popisovaných výše a jejich rozložení mezi hardwarem a softwarem jsou věcí volby konstruktéra a nebudou v tomto popisu dopodrobna rozebírány. Je ale třeba uvést, že jednoúčelové integrované obvody schopné provádění požadovaných operací v přijímači/dekodéru jsou komerčně dostupné nebo mohou být snadno zkonstruovány a že takovéto obvody mohou být použity jako základ pro hardwarový urychlovač, nebo zvláště výhodně mohou být modifikovány pro vytvoření jednoúčelového hardwarového urychlovače, pro realizaci různých z požadovaných operací, což sníží požadovaný zpracovatelský výkon pro spuštění softwaru. Požadované operace ale mohou být rovněž realizovány v softwaru, pokud je dostupný postačující zpracovatelský výkon.

Moduly a další komponenty byly popsány ve spojení se znaky a funkcemi zajišťovanými každým komponentem, společně s případnými a výhodnými znaky. S poskytnutými informacemi a podle uvedeného popisu by vlastní realizace těchto znaků měla být zcela zřejmá pro osobu v oboru znalou a přesné detaily jsou ponechány na konstruktérovi. Jako příklad lze uvést, že určité moduly by mohly být realizovány v softwaru, výhodně napsaném v programovacím jazyku C a výhodně přeloženým pro spuštění na procesoru použitém pro spouštění aplikace; některé komponenty ale mohou být spouštěny na samostatném φ φ * φ φφφ

Φ φφ · * ► φ φφ φφφφ procesoru, a některé nebo všechny komponenty mohou být realizovány jednoúčelovým hardwarem.

Shora popsané moduly a komponenty jsou pouze ilustrativní, přičemž vynález může být realizován množství způsobů a zejména některé komponenty mohou být kombinovány s jinými, které provádějí podobné funkce, nebo ve zjednodušených realizacích mohou být některé komponenty vypuštěny. Hardwarové a softwarové realizace každé z funkcí mohou být volně kombinovány, jak mezi komponenty tak i uvnitř jednoho komponentu.

Mělo by být zcela zřejmé, že funkce, prováděné hardwarem, počítačovým softwarem a podobně, jsou prováděny na nebo s použitím elektrických nebo podobných signálů. Softwarové realizace mohou být uloženy v paměti ROM, nebo mohu být dočasně uloženy v paměti FLASH.

Podle výhodného provedení předkládaného vynálezu je tedy vytvořen řídící modul 11 zařízení, zejména pro použití v přijímači/dekodéru pro přenosový digitální televizní systém, ve kterém jsou přijímané signály předávány skrz přijímač do přijímače/dekodéru a tudíž do televizního zařízení. Modul 11 spojuje příchozí zprávy z jednotek 10 portů do aplikačních modulů 12. Paměť 13, spojená s modulem 11, má oblast 13-B vyrovnávacích paměťových stupňů a oblast 13-F FIFO úseků, které jsou řízené řídící jednotkou/řadičem 14.-B vyrovnávacích paměťových stupňů respektive řídící jednotkou/řadičem 14-F FIFO úseků. Příchozí zpráva může být předávána do vyrovnávací paměti a vyjímána z této vyrovnávací paměti prostřednictvím aplikace, do které je směrována; přičemž jsou pro tento účel dostupné dva různé režimy provozu. Alternativně může být taková zpráva předávána do FIFO úseků; přičemž řadič FIFO *

Φ· ···· 9

9

9999

999 úseků funguje jako nizkoúrovňová aplikace, která může předávat zprávu do vysokoúrovňové aplikace, aniž by tato aplikace musela provádět jakoukoliv činnost a bez nutnosti čekání na přijetí celé zprávy. Zprávy procházející skrz FIFO úseky mohou být kombinovány do MPEG signálového toku.

Mělo by být zcela zřejmé, že předkládaný vynález byl popsán čistě prostřednictvím příkladu a v rozsahu vynálezu mohou být prováděny modifikace jednotlivých detailů. Každý znak popsaný v popisu a (kde je to vhodné) nárocích a znázorněný na výkresech může být zajištěn nezávisle nebo v jakékoliv vhodné kombinaci.

Claims (12)

1. PATENTOVÉ NÁROKY

   1. Přijímač/dekodér, vyznačující se tím, že zahrnuje:

   alespoň jeden port pro příjem zpráv;

   paměť zahrnující FIFO úsek;

   alespoň jeden aplikační modul; a řídící prostředek FIFO spřažený s uvedeným alespoň jedním nebo s každým portem, pamětí a s uvedeným alespoň jedním nebo každým aplikačním modulem a pracující v odezvě na zprávu objevující se v portu pro zápis této zprávy do FIFO úseku paměti a pro čteni teto zprávy z FIFO useku paměti do aplikačního modulu nebo do dalšího portu.
2. 2. Přijímač/dekodér podle nároku 1, vyznačující se tím, že řídící prostředek FIFO je uspořádán pro inicializaci čtení

   15 zprávy z FIFO úseku paměti do uvedeného aplikačního modulu nebo do uvedeného dalšího portu před dokončením přijetí zprávy.
3. 3. Přijímač/dekodér podle nároku 1 nebo 2, vyznačující se tím, že řídící prostředek FIFO obsahuje detekční prostředek

   2 0 obsazení pro detekci stavu obsazení FIFO useku.
4. 4. Přijímač/dekodér podle nároku 3, vyznačující se tím, že detekční prostředek obsazení je upraven pro detekci přeplnění nebo vyprázdnění FIFO úseku.

   25 5. Přijímač/dekodér podle kteréhokoliv z nároků 3 a 4, vyznačující se tím, že detekční prostředek obsazení je upraven pro detekci alespoň jedné prahové hodnoty pro zabránění přeplnění nebo vyprázdnění FIFO úseku.

   ··* *

   4 · • · ··»· ···

   6. Přijímač/dekodér podle kteréhokoliv τ předcházejících nároků, vyznačující se tím, že řídící prostředek FIFO je uspořádán pro vymazání zprávy z FIFO úseku.

   7. Přijímač/dekodér podle kteréhokoliv z předcházejících
5. 5 _y „ nároků, vyznačující se tím, že FIFO úsek zahrnuje množství FIFO vyrovnávacích paměťových stupňů a řídící prostředek FIFO zahrnuje odpovídající množství řídících prostředků registrů FIFO.

   20 8. Přijímač/dekodér podle kteréhokoliv z předcházejících nároků, vyznačující se tím, že paměť dále obsahuje vyrovnávací úsek, a přijímač/dekodér obsahuje řídící prostředek vyrovnávacího úseku pracující v odezvě na zprávu objevující se v portu pro zápis této zprávy do vyrovnávacího

   25 úseku paměti a v odezvě na řídící signál z aplikačního modulu pro čtení této zprávy z vyrovnávací oblasti do aplikačního modulu.
6. 9. Přijímač/dekodér podle nároku 8, vyznačující se tím, že vyrovnávací úsek zahrnuje dvě vyrovnávací oblasti definované

   2 0 odpovídajícími registry vyrovnávacích paměťových stupňů v řídícím prostředku vyrovnávacího úseku.
7. 10. Přijímač/dekodér podle nároku 9, vyznačující se tím, že řídící prostředek vyrovnávacího úseku je provozován v režimu bitového toku, ve kterém je příchozí bitový tok směrován do aktuálně zvolené vyrovnávací oblasti a je potom přepojen mezi těmito dvěma vyrovnávacími oblastmi, jak se dále každá vyrovnávací oblast zaplňuje.
8. 11. Přijímač/dekodér podle nároku 9 nebo 10, vyznačující se

   30 tím, že řídící prostředek vyrovnávací oblasti je dále • · · · · ··· 29 ·*·· · ·· *........

   provozován v datagramovém režimu, ve kterém je délka příchozí zprávy porovnána s volným prostorem aktuálně zvolené vyrovnávací oblasti, a pokud je tento prostor menší, než je délka zprávy, je zvolena druhá vyrovnávací oblast.
9. 12. Přijimač/dekodér podle kteréhokoliv z předcházejících nároků, vyznačující se tím, že dále obsahuje aplikační jednotku video zařízení, plněnou z FIFO úseku a plnící video čipovou jednotku, která je rovněž plněna video bitovým tokem.
10. 13. Přenosový systém zahrnující přijimač/dekodér podle kteréhokoliv z předcházejících nároků a prostředek pro vysílání zpráv do přijímače/dekodéru.
11. 14. Přijimač/dekodér v podstatě podle zde uvedeného popisu.
12. 15. Přenosový systém v podstatě podle zde uvedeného popisu.