MX2008002840A

MX2008002840A - Multi-decodificador y metodo.

Info

Publication number: MX2008002840A
Application number: MX2008002840A
Authority: MX
Inventors: Kenshi Dachiku
Original assignee: Toshiba Kk
Priority date: 2007-03-19
Filing date: 2008-02-28
Publication date: 2009-02-25
Also published as: US20080232461A1; JP2008236188A; CA2622100A1; BRPI0800475A; CN101272493A; US8594181B2; JP4398987B2; CA2622100C; CN101272493B

Abstract

Un multi-decodificador incluye una pluralidad de decodificadores para diferentes tipos de codificación, un compensador de salida que almacena y proporciona como salida la señal de salida decodificada de los decodificadores, un conmutador de salida que proporciona como salida de manera selectiva la señal de salida decodificada del compensador de salida, y un controlador que determina un esquema de codificación del flujo con base en los datos del área de encabezamiento de un flujo ingresada a cada uno de los decodificadores, y proporciona como salida el flujo al decodificador correspondiente con base en el resultado de determinación, y controla el conmutador de salida para conmutar una señal de salida decodificada de un remitente a otra señal de salida decodificada, cuando se introduce una señal de conmutación de flujo.

Description

MULTI-DECODIFICADOR Y MÉTODO CAMPO DE LA INVENCIÓN La presente invención se refiere a un multi-decodificador , que conmuta de manera selectiva una pluralidad de flujos que tienen mutuamente codificación diferente para efectuar la decodificación, y a un método de codificación. ANTECEDENTES DE LA INVENCIÓN En los últimos años, ha comenzado la difusión en base digital, y por consiguiente, las estaciones de difusión manejan varias señales de video de codificación por compresión, tales como MPEG2 (Moving Picture Experts Group 2), MPEG4 y M-JPEG. Tales estaciones de difusión requieren confirmación de un flujo de material de difusión por un operador. Por esta razón, se necesita un decodificador para decodificar el flujo de material de difusión a la señal de video original. En la estación de difusión, varios tipos de decodificadores , asi como también un multi-decodificador, el cual es capaz de conmutar entre varios flujos de codificación por compresión, se utilizan para reproducir el flujo de material de difusión.

En tal un ambiente, el retraso de decodificación entre los decodificadores difiere. Por esta razón, cuando se conmuta un flujo de entrada, se detiene instantáneamente una imagen de video, y ocurre la supresión de la transmisión, lo cual conduce también a la confusión de sincronización. Convencionalmente, se ha propuesto un registrador de información digital que logra suavemente la conmutación del flujo entre diferentes técnicas de codificación (por ejemplo, Publicación de Solicitud KOKAI de Patente Japonesa No. 2005-11453) . Sin embargo, el registrador anterior sólo maneja la tempori zación entre las técnicas de codificación cuando el flujo está codificado, y no conmuta entre los diversos flujos de codificación por compresión al decodificarios . BREVE DESCRIPCIÓN DE LA INVENCIÓN Un objeto de la invención es proporcionar un multi-decodificador, el cual puede conmutar suavemente entre una pluralidad de flujos de codificación diferentes sin disturbar una imagen de video, y proporcionar un método de decodificación . De acuerdo a un aspecto de la invención, se proporciona un multi-decodificador que conmuta de manera selectiva una pluralidad de flujos para efectuar la decodificación, los flujos incluyen mutuamente codificación diferente, y los flujos siendo una estructura de trama que incluye un área de encabezamiento y un área de información, que comprende: una pluralidad de decodificadores para los diferentes tipos de codificación; un compensador de salida que almacena y proporciona como salida la salida de señal de salida decodificada de los decodificadores ; un conmutador de salida que proporciona como salida de manera selectiva la señal de salida decodificada del compensador de salida; y un controlador que determina un esquema de codificación del flujo con base en los datos del área de encabezamiento de un flujo ingresado a cada uno de los decodificadores , y proporciona como salida el flujo al decodificador correspondiente con base en el resultado de determinación, y controla el conmutador de salida para conmutar una señal de salida decodificada de un remitente a otra señal de salida decodificada, cuando se introduce una señal de conmutación de flujo. De acuerdo con otro aspecto de la invención, se proporciona un multi-decodificador que conmuta de manera selectiva una pluralidad de flujos para efectuar la decodificación, los flujos incluyen mutuamente codificación diferente, y los flujos siendo una estructura de trama que incluye un área de encabezamiento y un área de información, que comprende: una pluralidad de decodificadores para el tipo diferente de codificación; un compensador de entrada que mantiene temporalmente una flujo de entrada; un controlador de entrada que determina un esquema de codificación de un flujo con base en los datos de un área de encabezamiento del flujo mantenida en el compensador de entrada, y lee el flujo del compensador de entrada con base en el resultado de determinación para proporcionar como salida el flujo al decodificador correspondiente; un compensador de salida que almacena y proporciona como salida una salida de señal de salida decodificada de los decodificadores ; un conmutador de salida que proporciona como salida de manera selectiva cada señal de salida decodificada del compensador de salida; y un controlador de salida que controla el conmutador de salida para conmutar una señal de salida decodificada de un remitente a otra señal de salida decodificada, cuando se introduce una señal de instrucción de conmutación de flujo. De acuerdo con otro aspecto de la invención, se proporciona un método para efectuar la decodificación utilizando una pluralidad de decodificadores diferentes cada codificación, el cual conmuta de manera selectiva una pluralidad de flujos, los flujos incluyen mutuamente codificación diferente, y los flujos siendo una estructura de trama que incluye un área de encabezamiento y un área de información, que comprende: determinar un esquema de codificación de un flujo con base en los datos de un área de encabezamiento de un flujo ingresado a cada uno de los decodificadores ; proporcionar como salida el flujo al decodificador correspondiente con base en el resultado de determinación; determinar si o no, una diferencia de retraso de decodificación es más que una trama, cuando se ingresa una señal de instrucción de conmutación de flujo; proporcionar como salida el flujo de destino de conmutación al decodificador correspondiente, antes de un equivalente de tiempo para la diferencia de retraso de decodificación del tiempo de conmutación de flujo en un estado de proporcionar como salida el flujo original de conmutación a un decodificador , cuando la diferencia de retraso de decodificación es más que una trama; y conmutar una señal de una señal de salida decodificada original de conmutación a una señal de salida decodificada de destino de conmutación, y proporcionarla como salida. De acuerdo con otro aspecto de la invención, se proporciona un método para efectuar la decodificación utilizando una pluralidad de decodificadores diferentes cada codificación, el cual conmuta de manera selectiva una pluralidad de flujos, los flujos incluyen mutuamente codificación diferente, y las flujos siendo una estructura de trama que incluye un área de encabezamiento y un área de información, que comprende: determinar un esquema de codificación de un flujo con base en los datos de un área de encabezamiento de un flujo ingresada a cada uno de los decodificadores ; proporcionar como salida el flujo al decodificador correspondiente con base en el resultado de determinación; determinar si o no, una diferencia de retraso de decodificación es más que una trama, cuando se ingresa una señal de instrucción de conmutación de flujo; y conmutar y proporcionar como salida la señal de salida decodificada de destino de conmutación de la señal de salida decodificada original de conmutación retrasada por un equivalente de tiempo a la diferencia de retraso de decodificación, cuando la diferencia de retraso de decodificación es más que una trama.

Los objetos y ventajas adicionales de la invención se establecerán en la descripción que sigue, y en parte serán obvios a partir de la descripción, o puede aprenderse por la práctica de la invención. Los objetos y ventajas de la invención pueden lograrse y obtenerse por medio de la mediación y combinaciones particularmente señaladas de aqui en adelante. BREVE DESCRIPCIÓN DE LAS VARIAS VISTAS DEL DIBUJO Los dibujos acompañantes, los cuales se incorporan y constituyen una parte de la especificación, ilustran las modalidades de la invención, y conjuntamente con la descripción general proporcionada anteriormente y con la descripción detallada de las modalidades proporcionada a continuación, sirven para explicar los principios de la invención . La FIGURA 1 es un diagrama de bloques que muestra la configuración de un multi-decodificador de acuerdo con una primera modalidad de la invención; La FIGURA 2A es una vista para explicar una operación de un flujo original de conmutación en la primera modalidad; La FIGURA 2B es una vista para explicar una operación de un flujo de destino de conmutación en la primera modalidad; La FIGURA 2C es una vista para explicar una operación de salida de decodificación del flujo original de conmutación en la primera modalidad; La FIGURA 2D es una vista para explicar una operación de salida de decodificación del flujo de destino de conmutación en la primera modalidad; La FIGURA 2E es una vista para explicar una señal de salida de un compensador de salida en la primera modalidad; La FIGURA 3 es un diagrama de flujo para explicar una operación por un controlador de entrada en la primera modalidad; La FIGURA 4A es una vista para explicar una operación de un flujo original de conmutación de acuerdo a una segunda modalidad; La FIGURA 4B es una vista para explicar una operación de un flujo de destino de conmutación en la segunda modalidad. La FIGURA 4C es una vista para explicar una operación de salida de decodificación del flujo original de conmutación en la segunda modalidad; La FIGURA 4D es una vista para explicar una operación de salida de decodificación del flujo de destino de conmutación en la segunda modalidad. La FIGURA 4E es una vista para explicar una señal de salida de un compensador de salida en la segunda modalidad y La FIGURA 5 es un diagrama de flujo para explicar una operación por un controlador de salida en la segunda modalidad . DESCRIPCIÓN DETALLADA DE LA INVENCIÓN Varias modalidades de la invención se describirán de aquí en adelante con referencia a los dibujos acompañantes. (Primera modalidad) La FIGURA 1 es un diagrama de bloques que muestra la configuración de un multi-decodificador de acuerdo a una primera modalidad de la invención. El multi-decodificador ingresa un flujo que tiene una estructura de trama que incluye una salida de datos y encabezamiento de un almacenamiento 1. El flujo se mantiene temporalmente en los compensadores 111 y 112 de entrada. El flujo mantenido en estos compensadores 111 y 112 de entrada se decodifica de la siguiente manera. Específicamente, un controlador 12 de entrada analiza los datos del encabezamiento para determinar el esquema de codificación, y posteriormente, lee los datos del encabezamiento o cabecera para decodificarios utilizando los decodificadores 131 a 13n de esquema de código correspondientes. La señal de salida de estos compensadores 111 y 112 de entrada se decodifican por los decodificadores de esquema de código 131 a 13n correspondientes. Las señales de salida decodificadas de estos decodificadores 131 a 13n se almacenan en los compensadores 151 a 15n de. salida. Las señales de salida decodificadas de estos compensadores 151 a 15n de salida se proporcionan como salida de manera selectiva por un conmutador 14 de salida. Un controlador 16 de salida controla la conmutación del conmutador 14 de salida anterior en unidades de tramas. El controlador 12 de entrada analiza los datos del encabezamiento del flujo mantenida en los compensadores 111 y 112 de entrada para determinar el tipo del flujo. Posteriormente, el controlador 12 de entrada envía un flujo mostrada en la FIGURA 2A al decodificador 131 correspondiente. En este caso si el operador conmuta manualmente el flujo sin conmutarla automáticamente, el operador convierte un conmutador en el decodificador correspondiente para el flujo utilizando el conmutador 17 de entrada. El controlador 12 de entrada determina que la diferencia de retraso de decodificación es varias tramas de los datos del encabezamiento de un flujo original de conmutación de los compensadores 111 de entrada y que de un flujo de destino de conmutación almacenada en el compensador 112 de entrada o en el almacenamiento 1. En este caso, al recibir un disparador de conmutación de un sistema superior, el controlador 12 de entrada lee un flujo mostrada en la FIGURA' 2B del compensador. 112 de entrada o del almacenamiento 1 en un periodo de tiempo que es más corto que aquel del retardo de decodificación del tiempo cuando el conmutador 14 de salida conmuta el flujo. Posteriormente, el controlador de entrada proporciona como salida el flujo al decodificador 132 correspondiente. En este caso, el compensador 111 de entrada está en un estado de proporcionar como salida el flujo original de conmutación al decodificador 131 correspondiente. Cada salida de los decodificadores 131 y 132 es como se muestra en la FIGURA 2C y en la FIGURA 2D, la cual posteriormente se ingresa a los compensadores 151 y 152 de salida. Al recibir una señal (disparador de conmutación) tal que se conmuta un flujo de entrada, el controlador 16 de salida conmuta el conmutador 14 de salida para proporcionar como salida de manera selectiva cada señal de salida decodificada del compensador 151 y 152 de salida. El compensador 15 de salida que tiene temporización de salida para leer el flujo, y como se muestra en la FIGURA 2E, la diferencia de retraso se absorbe y sincroniza dentro de una trama . La FIGURA 3 es un diagrama de flujo para explicar los procedimientos realizados por el controlador 12 de entrada. El controlador 12 de entrada determina si o no, se establece el modo auto (etapa ST3a) . Si se establece el modo auto (Si) , el controlador 12 de entrada determina el tipo de flujo del encabezamiento de los flujos mantenidos en los compensadores 111 y 112 de entrada (etapa ST3b) . El controlador 12 de entrada determina si o no, un disparador de conmutación es la entrada desde un sistema flujo arriba (etapa ST3c) . Si el disparador de conmutación es la entrada (Si) , el controlador 12 determina la diferencia de retraso de decodificación con base en el encabezamiento del flujo original de conmutación mantenido en el compensador 111 de entrada y aquella del flujo de destino de conmutación mantenido en el compensador 112 de entrada (etapa ST3d) . Por ejemplo, el controlador 12 determina si o no, la diferencia es más que una trama (etapa ST3e) . Si la diferencia es menos que una trama (No) , el controlador 12 de entrada proporciona como salida de manera intacta el flujo de destino de conmutación al decodificador 132 correspondiente. Inversamente, si la diferencia es más que una trama (Si), el controlador 12 de entrada previamente lee el flujo de destino de conmutación en un periodo de tiempo que es más corto que aquel del retraso de decodificación del tiempo cuando el conmutador 14 de salida conmuta el flujo. Posteriormente, el controlador 12 proporciona como salida el flujo al decodificador 132 correspondiente (etapa ST3f ) . Al recibir el disparador de conmutación, el controlador 16 de salida conmuta el conmutador 14 de salida para proporcionar como salida de manera selectiva cada señal de salida decodificada de los compensadores 151 y 152 de salida. Como se describe anteriormente, de acuerdo a la primera modalidad, la diferencia de retraso de decodificación dentro de una trama entre los decodificadores 131 a 13n se absorbe utilizando los compensadores 111 a lln y 15 de entrada y salida como las etapas de entrada y salida de los decodificadores 131 a 13n. El controlador 12 de entrada determina la diferencia de retraso de decodificación utilizando los datos del encabezamiento del flujo original de conmutación mantenido en los compensadores 111 a lln de entrada y aquellos del flujo de destino de conmutación mantenido en el compensador 111 a lln de entrada o suministrado separadamente por un sistema corriente arriba. Si la diferencia de retraso es más que una trama, el controlador 16 de salida controla la conmutación del conmutador 14 de salida de la siguiente manera. Específicamente, en un estado en que se lee el flujo original de conmutación del compensador 111 a lln de entrada, los compensadores 111 a lln de entrada o el remitente de flujo lee el flujo de destino de conmutación en un periodo de tiempo que es más corto que aquel de la diferencia de retardo de decodificación cuando se conmuta la flujo. El flujo de destino de conmutación se proporciona como salida al decodificador 132 correspondiente de modo que la temporización de entrada para el conmutador 14 de salida se sincroniza entre el flujo original de conmutación y el flujo de destino de conmutación. Por consiguiente, el controlador 16 de salida fácilmente controla la temporización de conmutación del conmutador 14 de salida. De este modo, es posible conmutar suavemente una pluralidad de flujos que tienen codificación diferente para reproducir una imagen de video ininterrumpida. (Segunda modalidad) . La FIGURA 4 muestra la temporización de conmutación del flujo de acuerdo a una segunda modalidad de la invención. El controlador 12 de entrada analiza los datos del encabezamiento de un flujo mantenido en el compensador 11 de entrada para determinar el tipo del flujo. El controlador envía un flujo mostrado en la FIGURA 4A al decodificador 131 correspondiente . Un flujo mostrado en la FIGURA 4B es la entrada para el decodificador 132. Las señales de salida decodificadas de los decodificadores son como se muestra en la FIGURA 4C y en la FIGURA 4D. Estas señales se ingresan posteriormente al conmutador 14 de salida. Al recibir un disparador de conmutación, el controlador 16 de salida determina si o no, la diferencia de retraso de decodificación del decodificador es varias tramas de los datos desde el encabezamiento del flujo original de conmutación del compensador 111 de entrada y aquel del flujo de destino de conmutación en el compensador 112 de entrada o salida del almacenamiento 1. Si la diferencia de retraso de decodificación es varias tramas, el conmutador 14 de salida se conmuta, retrasado por el retraso de decodificación del decodificador , para proporcionar como salida de manera selectiva cada señal de salida decodificada de los compensadores 151 y 152 de salida. Como se muestra en la FIGURA 4E, el compensador 15 de salida lee las tramas en sincronía con la temporización de salida, y controla la diferencia entre la dirección de escritura y la dirección de lectura de modo que la cantidad del retraso del decodificador y el retraso del compensador 15 de salida se vuelve constante. La FIGURA 5 es un diagrama de flujo para explicar el procedimiento realizado por el controlador 16 de salida.

El controlador 16 de salida determina si o no, se establece el modo auto (etapa ST5a) . Si se establece el modo auto (Si) , el controlador 1 de salida determina si o no, un disparador de conmutación es la entrada del sistema superior (etapa ST5b) . Si el disparador de conmutación es la entrada (Si), el controlador 16 de salida determina la diferencia de retraso de decodificación con base en el encabezamiento del flujo original de conmutación mantenida en el compensador 111 de entrada y aquella del flujo de destino de conmutación mantenida en el compensador 112 de entrada (etapa ST5c) . Por ejemplo, el controlador 16 determina si o no, la diferencia es más que una trama (etapa ST5d) . Si la diferencia es menos que una trama (No) , el controlador 16 de salida conmuta de manera intacta el conmutador 14 de salida de una señal de salida decodificada original de conmutación a una señal de salida decodificada de destino de conmutación (etapa ST5e) . Inversamente, si la diferencia es más que una trama (Si), el controlador 16 de salida conmuta el conmutador 14 de salida retardado por el retraso de decodificación del decodificador para proporcionar como salida de manera selectiva cada señal de salida decodificada de los compensadores 151 y 152 de salida .

Como se describe anteriormente, de acuerdo a la segunda modalidad, incluso si el flujo se ingresa a los decodificadores 131 a 13n en un estado en que la temporización no se sincroniza entre los decodificadores 131 a 13n, el controlador 16 de salida controla la temporización. Asi, se obtiene el mismo efecto como en la primera modalidad. La presente invención no está limitada a las modalidades anteriores. En este caso, la configuración del multi-decodificador y los procedimientos de conmutación de flujo pueden modificarse de distinto modo partiendo de la materia objeto de la invención. Ventajas y modificaciones adicionales fácilmente se le ocurrirán a aquellos expertos en el arte. Por consiguiente, la invención en sus aspectos más amplios no está limitada a los detalles específicos y a las modalidades representativas mostradas y descritas aquí. De acuerdo con esto, pueden realizarse varias modificaciones sin apartarse del espíritu o alcance del concepto inventivo general como se define por las reivindicaciones anexas y sus equivalentes.

Claims

REIVINDICACIONES 1. Un multi-decodificador que conmuta de manera selectiva una pluralidad de flujos para efectuar la decodificación, los flujos incluyen mutuamente codificación diferente, y los flujos siendo una estructura de trama que incluye un área de encabezamiento y un área de información, caracterizado en que comprende : una pluralidad de decodificadores para los diferentes tipos de codificación; un compensador de salida que almacena y proporciona como salida la señal de salida decodificada de los decodificadores ; un conmutador de salida que proporciona como salida de manera selectiva la señal de salida decodificada del compensador de salida; y un controlador que determina un esquema de codificación del flujo con base en los datos del área de encabezamiento de un flujo ingresado a cada uno de los decodificadores , y proporciona como salida el flujo al decodificador correspondiente con base en el resultado de determinación, y controla el conmutador de salida para conmutar una señal de salida decodificada de un remitente a otra señal de salida decodificada, cuando se ingresa una señal de conmutación de fluj o .
2. El multi-decodificador de acuerdo a la reivindicación 1, caracterizado en que comprende además: un compensador de entrada que mantiene temporalmente una entrada de flujo para cada uno de los decodificadores .
3. El multi-decodificador de acuerdo a la reivindicación 1, caracterizado en que el controlador incluye: un controlador de entrada que determina un esquema de codificación del flujo con base en los datos del área de encabezamiento de una entrada de flujo para cada uno de los decodificadores , y proporciona como salida el flujo al decodificador correspondiente con base en el resultado de determinación; y un controlador de salida que controla el conmutador de salida para conmutar una señal de salida decodificada de un remitente a otra señal de salida decodificada, cuando se ingresa una señal de conmutación de flujo.
4. El multi-decodificador de acuerdo a la reivindicación 1, caracterizado en que el controlador incluye; una unidad para determinar si o no, una diferencia de retraso de decodificación es más que una trama con base en los datos de un área de encabezamiento de un flujo original de conmutación y en los datos de un área de encabezamiento de un área de encabezamiento de un flujo de destino de conmutación, y para generar un resultado, cuando la diferencia de retraso de decodificación es más que una trama, y una unidad para proporcionar como salida el flujo de destino de conmutación al decodificador correspondiente antes de un equivalente de tiempo a la diferencia de retraso de decodificación del tiempo de conmutación de flujo en un estado de proporcionar como salida el flujo original de conmutación a un decodificador , en respuesta al resultado.
5. El multi-decodificador de acuerdo a la reivindicación 1, caracterizado en que el controlador incluye una unidad para determinar si o no, una diferencia de retraso de decodificación es más que una trama con base en los datos de un área de encabezamiento de un flujo original de conmutación y en los datos de un área de encabezamiento de un flujo de destino de conmutación, y para generar un resultado, cuando la diferencia de retraso de decodificación es más que una trama, y una unidad para la conmutación de retraso de una señal de salida decodificada por el conmutador de salida por el equivalente de tiempo a la diferencia de retraso de decodificación, en respuesta al resultado.
6. Un multi-decodificador que conmuta de manera selectiva una pluralidad de flujos para efectuar la decodificación, los flujos incluyen mutuamente codificación diferente, y los flujos siendo una estructura de trama que incluye un área de encabezamiento y un área de información, caracterizado en que comprende: una pluralidad de decodificadores para el tipo diferente de codificación; un compensador de entrada que mantiene temporalmente un flujo de entrada; un controlador de entrada que determina un esquema de codificación de un flujo con base en los datos de un área de encabezamiento del flujo mantenida en el compensador de entrada, y lee la flujo del compensador de entrada con base en el resultado de determinación para proporcionar como salida la flujo al decodificador correspondiente; un compensador de salida que almacena y proporciona como salida una señal de salida decodificada de los decodificadores; un conmutador de salida que proporciona como salida de manera selectiva cada señal de salida decodificada del compensador de salida; y un controlador de salida que controla el conmutador de salida para conmutar una señal de salida decodificada de un remitente a otra señal de salida decodificada, cuando se ingresa una señal de instrucción de conmutación de flujo.
7. El multi-decodificador de acuerdo a la reivindicación 6, caracterizado en que el controlador de entrada incluye; una unidad para determinar si o no, una diferencia de retraso de decodificación es más que una trama con base en los datos de un área de encabezamiento de un flujo original de conmutación del compensador de entrada y en los datos de un área de encabezamiento de un flujo de destino de conmutación del compensador de entrada o suministrada separadamente, y para generar un resultado, cuando la diferencia de retraso de decodificación es más que una trama, y una unidad para leer el flujo de destino de conmutación desde el compensador de entrada o un remitente de flujo para proporcionar como salida el flujo al decodificador correspondiente, antes de un equivalente de tiempo a la diferencia de retraso de decodificación del tiempo de conmutación de flujo en un estado de leer el flujo de destino de conmutación, en respuesta al resultado.
8. El multi-decodificador de acuerdo a la reivindicación 6, caracterizado en que el controlador de entrada incluye; una unidad para determinar si o no, una diferencia de retraso de decodificación es más que una trama con base en los datos de un área de encabezamiento de un flujo original de conmutación del compensador de entrada y en los datos de un área de encabezamiento de un flujo de destino de conmutación del compensador de entrada o suministrada separadamente, y para generar un resultado, cuando la diferencia de retraso de decodificación es más que una trama, y, una unidad para la conmutación de retraso de una señal de salida decodificada por el conmutador de salida por el equivalente de tiempo a la diferencia de retraso de decodificación, en respuesta al resultado.
9. Un método para efectuar la decodificación utilizando una pluralidad de decodificadores diferentes cada codificación, el cual conmuta de manera selectiva una pluralidad de flujos, los flujos incluyen mutuamente codificación diferente, y los flujos siendo una estructura de trama que incluye un área de encabezamiento y un área de información, caracterizado en que comprende: determinar un esquema de codificación de un flujo con base en los datos de un área de encabezamiento de un flujo ingresada a cada uno de los decodificadores ; proporcionar como salida el flujo al decodificador correspondiente con base en el resultado de determinación; determinar si o no, una diferencia de retraso de decodificación es más que una trama, cuando se ingresa una señal de instrucción de conmutación de flujo; proporcionar como salida el flujo de destino de conmutación al decodificador correspondiente, antes de un equivalente de tiempo a la diferencia de retraso de decodificación del tiempo de conmutación de flujo en un estado de proporcionar como salida el flujo original de conmutación a un decodificador , cuando la diferencia de retraso de decodificación es más que una trama; y conmutar una señal a partir de una señal de salida decodificada original de conmutación a una señal de salida decodificada de destino de conmutación, y proporcionarla como salida.
10. Un método para efectuar la decodificación utilizando una pluralidad de decodificadores diferentes cada codificación, el cual conmuta de manera selectiva una pluralidad de flujos, las flujos incluyen mutuamente codificación diferente, y los flujos siendo una estructura de trama que incluye un área de encabezamiento y un área de información, caracterizado en que comprende: determinar un esquema de codificación de un flujo con base en los datos de un área de encabezamiento de un flujo ingresada a cada uno de los decodificadores ; proporcionar como salida el flujo al decodificador correspondiente con base en el resultado de determinación; determinar si o no, una diferencia de retraso de decodificación es más que una trama, cuando se ingresa una señal de instrucción de conmutación de flujo; y conmutar y proporcionar como salida la señal de salida decodificada de destino de conmutación a partir de la señal de salida decodificada original de conmutación retrasada por un equivalente de tiempo a la diferencia de retraso de decodificación, cuando la diferencia de retraso de decodificación es más que una trama. RESUMEN DE LA INVENCIÓN. Un multi-decodificador incluye una pluralidad de decodificadores para diferentes tipos de codificación, un compensador de salida que almacena y proporciona como salida la señal de salida decodificada de los decodificadores , un conmutador de salida que proporciona como salida de manera selectiva la señal de salida decodificada del compensador de salida, y un controlador que determina un esquema de codificación del flujo con base en los datos del área de encabezamiento de un flujo ingresada a cada uno de los decodificadores, y proporciona como salida el flujo al decodificador correspondiente con base en el resultado de determinación, y controla el conmutador de salida para conmutar una señal de salida decodificada de un remitente a otra señal de salida decodificada, cuando se introduce una señal de conmutación de flujo.