KR980013565A - C-4 피로 수명 개선용 삼원 솔더 - Google Patents

C-4 피로 수명 개선용 삼원 솔더 Download PDF

Info

Publication number
KR980013565A
KR980013565A KR1019970021583A KR19970021583A KR980013565A KR 980013565 A KR980013565 A KR 980013565A KR 1019970021583 A KR1019970021583 A KR 1019970021583A KR 19970021583 A KR19970021583 A KR 19970021583A KR 980013565 A KR980013565 A KR 980013565A
Authority
KR
South Korea
Prior art keywords
solder
tin
silver
substrate
lead
Prior art date
Application number
KR1019970021583A
Other languages
English (en)
Other versions
KR100255916B1 (ko
Inventor
디 지아코모 기울리오
Original Assignee
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포맨
Publication of KR980013565A publication Critical patent/KR980013565A/ko
Application granted granted Critical
Publication of KR100255916B1 publication Critical patent/KR100255916B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/268—Pb as the principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

중량으로 약 1 내지 3%의 주석, 약 1 내지 3%의 은 및 잔량의 납으로 이루어져서 피로 수명이 향상된 솔더가 제공된다. 솔더는 전자 부품 접속용으로 특히 유용하고, 특히 C-4 상호 접속에 유용하다. 전기 부품을 만들기 위한 솔더를 사용하는 방법이 마련된다.

Description

C-4 피로 수명 개선용 삼원 솔더
본 발명은 피로 수명 특성이 향상된 솔더에 관한 것이고, 특히 전자 부품에 C-4 접속부를 만들기 위한 솔더의 사용에 관한 것이다. 솔더는 또한 접속 파괴 분포에 대한 낮은 표준 편차를 나타내서 솔더 접합의 조기 파괴에 이른 시간을 지연시킨다.
전자 구조체의 부품과 같은 재료를 접합시키기 위한 솔더의 사용은 기술 분야에 널리 공지된다. 전자 영역에는, 다른 유사한 구조체 또는 다른 레벨의 패키지에 접속하는 많은 구조체가 있다. 그 예로는 금속 기판에 대하여 집적 회로 칩을 장착시키고, 상호 접속 회로를 제공하는 기판에 다수 칩이 장착될 수 있는 카드를 장착시키는 것 등이 있다. 본 발명의 설명을 간명하고 일관성있게 하기 위하여, 명세서에는 붕괴 제어 칩 접속(Controlled Collapse Chip Connection: 이하 "C-4"라 칭함) 기술을 사용하여 제조된 전자 부품에 관해서 언급하기로 한다.
C-4 기술은 와이어 본딩의 대체로서 IBM에 의해 개발된 상호 접속 기술이다. 개략적으로 설명하면, 하나 이상의 집적 회로 칩들이 단층 또는 다층 기판 위에 장착되고 칩 상의 플로우는 솔더 범프로서 공지된 다수의 전기 접속부에 의하여 기판 상의 대응 패드에 전지 접속된다. 면배열 C-4 형상의 한 예는 10 mil 중심 상에 세로로 11개의 C-4 패드 및 가로로 11개의 C-4 패드가 배치되는 정사각형 격자 배열이다. 5 mil 솔더 범프는 배향 목적으로 특별히 변경한 교차점을 제외하고, 격자 내의 모든 교차점에 위치된다. 널리 사용되는 칩은 29×29 면배열에 762개의 C-4 솔더 범프를 갖는 "컴퓨터 온 칩"(computer-on-a-chip) 회로이다.
C-4 기술은 다른 용도에도 채택되고 있으며, 최근에는 하이브리드 모듈러용 박막 저항기 및 복합 칩에도 사용된다. 이러한 용도에 적합한 솔더 패드는 직경이 약 25mil 정도로 상당히 크다. 다른 분야에서, C-4는 GaAs 전파 유도의 접합시 정확한 배치(registration) 및 정렬에 적합하게 사용된다. 기존의 최고밀도 면배열로는 약 2 mil 중심 상에 1 mil 범프의 128×128 배열을 가져서 16000개 패드를 형성하는 것도 있다.
C-4 기술은 칩 상의 습윤성 금속 단자 상에 부착된 솔더 범퍼와 기판 상의 솔더 습윤성 단자의 정합 족적(matching foot print)을 사용한다. 기판에는 거꾸로 된 칩(플립 침)이 정렬되고, 모든 접점은 솔더 범프를 리플로우시킴으로써 동시 형성딘다. 칩 상의 플로우는 솔더 범프용의 솔더가능한 도전성 베이스를 제공하는 크롬, 구리 및 금과 같은 기화된 박막 금속의 원형 패드인 볼 리미팅 야금(BLM) 패드에 의해 제한된다. 기화된 솔더가 매우 두껍게 증착되면 칩과 기판 사이에 주 전도 및 접합 재료로 작용한다.
융점은 다수의 C-4에 접합한 솔더 합금의 선택시 고려 사항이다. 납 솔더 특히 95 Pb/5 Sn은 약 315℃의 고융점을 갖기 때문에 알루미나 세라믹 기판에 널리 사용된다. 칩 접속에 이 솔더를 사용하게 되면 다른 저융점 속더를 칩의 C-4들을 재용융시킴이 없이 모듈 대 칩 또는 카드 대 기판 사이의 패키징에 사용할 수 있게 된다. 유텍틱 63 Sn/37 Pb(융점 183℃) 및 약 220℃ 융점의 5p Pb/50 In과 같은 중간 융점 솔더가 사용된다. 반 노스트랜드 라인홀드 출판사의 알, 알, 투말라 및 리마스체프스키에 의해서 1989년 간행된 "마이크로일렉트로닉스 패키징 핸드묵" 제하의 361쪽 내지 391쪽에, 상호 접속 패키지용 C-4 칩과 C-4 기술에 사용된 전형적인 솔더가 제안된 바 있으며, 이 참고 문헌은 본 명세서에 참조용으로 언급된다.
패드 및 솔더 범프를 형성하기 위하여 사용될 수 있는 기술은 몇가지가 있지만, 금속 마스크 기술이 현재 가장 널리 사용되고 있다. BLM 및 솔더는 금속 마스크 내 구멍들을 통해서 증발되고 웨이퍼 표면 상에 패드 어레이로서 증착된다. 대표적인 BLM의 전형적인 다층 구조는 Cr-Cu-Au를 사용하고 있으며, 이를 예로 들기로 한다. 전형적인 증발기는 저항, 유도 또는 전자 비임에 의해 공급된 열 에너지를 갖춘 다양한 금속 충전물을 구비한다. 크롬은 먼저 증발되어서 보호층에 부착될 뿐만 아니라 알루미늄에 솔더 반응 장벽을 형성시킨다. 다음에 Cr 및 Cu의 결정상 층은 동일하게 증발되어서 다중 리플로우에 내성을 제공한다. 이 후에, 순수 구리층의 가용성 야금술이 수행된다. 그리고, 일단의 금이 산화 방지층으로서 마련된다. 납과 주석이 보통 동일한 양(단일 용융 풀)으로 충전되지만, 리드의 상단에는 증기압이 높은 성분, 즉 납이 먼저 증착한 후 주석이 증착한다. 약 350℃의 H2분위기 로에서 리플로우는 패드를 용융시키고 균질화시키며 솔더 범프를 구상으로 형성시킨다. 단자 제작에 있어서, 사진 식각 공정과 사진 식각 및 금속 마스크의 조합이 점점 자주 이용되고 있다. 일단 BLM, TSM(점합할 기판의 상단면 야금)이 이루어지고 솔더가 제위치에 배치되면, C-4 기술을 이용한 기판에 대한 칩의 접합은 상당히 진전한다. 플럭스 즉, 저농도 납에 적합한 수용성 플럭스를 갖는 고농도 납 솔더와 기타 저융점 솔더를 위한 무색 투명한 로진은 칩을 적절하게 유지시키기 위하여 보통 보조 접착제로서 기판 상에 위치된다. 이 후, 이러한 조립체는 칩 상의 패드와 기판이 솔더의 고 표면 장력에 기인하여 리플로우 열 싸이클을 받아서 자체 정렬하여 조립체를 완성하게 된다. 일단 칩 접합 작업이 수행되면, 플럭스 잔류물의 세척이 염화 솔벤트 또는 크실렌(xylene)과 같은 솔벤트로 수행된다. 이 후, 조립체는 전기적으로 테스트된다.
상술된 바와 같이, 신규 기술들은 장치당 C-4 상호 접속 수 및/또는 칩 크기를 지속적으로 증가시키고 이들은 솔더 상호 접속부 상에 응력을 작용시킨다. 칩이 조밀해질수록, 단자의 면배열은 2㎜ 칩 상에 155,000 패드 정도의 높은 I/O 카운트가 유도된다. 이것은 패드 크기 및 간격은 감소한 반면에 패드 수를 증가시킨다. 신규 기술들은 솔더 접합에 대한 큰 변형을 유도하게 되고 신규 솔더들은 이들 형태의 상호 접속부의 피로 요구를 만족시킬 필요가 있다.
본 발명은 상기 종래 기술의 문제점 및 결합을 고려하여 향상된 피로 수명을 갖는 솔더를 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 본 발명의 특정 솔더를 사용하여 솔더 상호 접속부 특히 C-4 상호 접속부를 만들기 위한 방법을 제공하는 것이다.
본 발명의 다른 목적은 본 발명의 목적을 사용하여 제작된 전자 구조체 특히 C-4 보유 구조체를 제공하는 것이다.
본 발명의 다른 목적 및 장점은 본 명세서로부터 부분적으로 명확하고 부분적으로 명백해 질 것이다.
기술 분야에 숙련된 당업자들에게는 명백하지만, 상기 및 다른 목적들은 중량으로 약 1 내지 3 %, 바람직하게는 1 내지 2%의 주석과, 약 1 내지 3%, 바람직하게는 1 내지 2%의 은과, 잔량의 납으로 이루어진 전자부품 접합용으로 유용한 피로 내성이 향상된 솔더에 관한 본 발명에 의해 이루어진다. 바람직하게, 솔더는 약 1.25% 내지 1.75%, 바람직하게는 1.4 % 내지 1.6%, 예를 들어 1.5% 정도의 주석과 약 1.25% 내지 1.75% 바람직하게는 약 1.4% 내지 1.6% 예를 들어 1.5% 정도의 은으로 이루어진다.
본 발명의 다른 특징에서는, 전자 부품 내 솔더 전기 상호 접속부 특히 C-4 상호 접속부를 만들기 위한 방법에 있어서, 중량으로 약 1 내지 3%, 바람직하게는 1 내지 2%의 주석과, 약 1 내지 3%, 바람직하게는 1 내지 2%의 은과, 잔량의 납으로 이루어진 솔더를 전자 부품의 제1 기판의 일면에 도포하는 단계와, 제1 기판에 접합할 전자 부품의 제2 기판의 표면을 솔더에 접촉시키는 단계와, 접촉된 기판을 기판들 사이에 솔더 상호 접속부를 형성시키기에 충분한 온도로 가열시키는 단계로 이루어진다.
본 발명의 다른 특징에서, 접합할 전자 부품은 다층 세라믹 기판 및 반도체 칩이다.
본 발명의 또 다른 특징에서, 상기 방법에 의해서 제조된 전자 부품이 마련된다.
신규하다고 믿어지는 본 발명의 특징 및 본 발명의 요소 특징은 첨부된 도면에 특히 개시된다. 도면들은 예시를 위한 것이며 그 전부는 아니다. 그러나, 본 발명 자체는, 즉 구성 및 작업 방법은 첨부된 도면을 참조하여 하기에 기재된 상세한 설명을 참조하여 이해될 것이다.
도1은 본 바령의 합금과 종래 기술의 합금을 대비하기 위해 C-4 기초 상의 피로 싸이클과 피로 누적율 사이의 관계를 나타내는 로그-정규 그래프.
도2은 본 발명의 합금과 종래 기술의 합금을 대비하기 위해 17×17 착점 칩 내 C-4 접합용 C-4 기초 상의 피로 싸이클과 피로 누적율 사이의 관계를 나타내는 로그-정규 그래프.
도3은 본 발명의 합금과 종래 기술의 합금을 대비하기 위해 칩당 피로 누적율과 필드 싸이클 사이의관계를 나타내는 로그-선형 그래프.
본 발명의 바람직한 실시예를 기재할 때, 도1 내지 도3에 있어서, 본 발명의 동일 특징을 언급하는 참조 부호는 동일한 것을 사용한다. 본 발명의 특징들은 도면에서 반드시 축척대로 도시한 것은 아니다.
본 발명의 솔더는 중량으로 약 1 내지 3%, 바람직하게는 1 내지 2%의 주석과, 약 1 내지 3%, 바람직하게는 1 내지 2%의 은과, 통상의 불순물을 포함하는 잔량의 납으로 이루어진다. 바람직하게는, 순수 납이 사용된다. 약 1.25 % 내지 1.75% 정도의 주석과 약 1.25% 내지 1.75% 정도의 은과 잔량의 납으로 이루어진 합금을 사용하는 것이 바람직하고 1.4% 내지 1.6 % 정도의 주석과 1.4% 내지 1.6% 정도의 은과 잔량의 납으로 이루어진 솔더가 특히 바람직하다. 탁월한 효과 때문에 바람직한 특정 합금으로는 1.5%의 주석과 1.5%의 은과 잔량의 납으로 이루어진 솔더가 이용된다.
본 발명의 합금은 성분들을 함께 용융시키고 혼합물을 냉각시켜 고상의 솔더를 형성할 수 있다. 고상에서, 합금은 전자 회절 분석에 의해 살펴보면 매트릭스를 통해 분포된 미세 분산 Ag3Sn 석출물을 포함하는 균질 구조이다. 석출물들은 전자 현미경으로 살펴보면 두께가 100㎚이고 직경이 250㎚인 작은 판상이다. 은은 AgSn 상을 형성시키는 데 완전히 소모되거나 반응된다는 것을 알 수 있고, 고상화 과정에서 자유 은이 고상 솔더에 잔존하지 않도록, Ag3Sn 석출상의 은 반응 및 균질 분포는 상대적으로 빨리 발생된다고 생각된다. 주석 잔류물은 납과 함께 용제에 잔존한다.
합금이 용융 상태에 있을 때, 각각의 은, 주석 및 납은 자체의 요소 형태로 존재한다. 본 발명의 합금은 일반적으로 사용되는 증발 기술에 의하여 용융 상태로부터 접합할 전자 부품의 패드에 적용된다. 증발은 합금의 단일 금속 충전물로부터 몰리브덴 마스크를 통해 수행될 수 있지만 패드 표면 상에 세가지 금속을 모두 도금할 수도 있다. 증발 후, 세가지 금속은 패드 표면 상의 납층과 중간의 주석층과 겹쳐지는 은층의 층을 이룰 수 있다는 것을 안다. 이들 층들은 요소의 상대적 증기 압력에 기인하여 형성된다. 솔더가 350℃ 정도의 기화 온도에서 리플로우될 때, 미세 분산 Ag3Sn 석출물을 포함하는 균질 구조가 삼원 합금에 형성되고 솔더는 반구상을 형성한다. 리플로우 골정의 결과로서 패드 표면 상에 금속화반응하는 요소들이 금속간 화합물로 형성될 수 있다. 금속간 화합물들은 금속화 표면에 부착되지만 금속간 화합물들의 궤적은 솔더 매트릭스에 용해될 수 있다. 예를 들어, 구리 및 금이 패드 금속화중이면, 구리 주석 및/또는 금 주석 금속간 화합물이 형성될 수 있다. 또한, 니켈과 같은 다른 금속 요소들이 니켈 주석 금속간 화합물을 형성시킬 수 있고 솔더상에 존재할 수 있다. 이들 금속간 화합물은 특성 상에 중대한 효과를 예를 들어, 솔더 접합부의 피로를 갖지 않는다. 그러나, 리플로우 및 접합 작업에 기인하여 금속화 패드 상에 존재하는 요소에 따라서 초기 증발 삼원 합금은 복잡한 합금이 된다.
본 발명의 솔더 사용은 종래 기술의 솔더로 제조된 솔더 접합부와 비교하여 피로 수명이 향상된 C-4 접합부와 같은 납땜된 접합부를 제공한다. 파단 허용 레벨의 피로 수명의 관점에서 피로 향상은 솔더 접합부에 보통 사용되는 종래 기술 합금의 2 내지 3배 이상이다. 본 발명의 솔더를 사용함으로써 마련된 다른 장점은 낮은 시그마 값(파단 시간의 표준 편차)이다. 이것은 초기 C-4 파단이 2000 싸이클 후에 발생되는 대신 6000싸이클 후에 발생하고 하나의 C-4만 파괴되더라도 허용 한계치를 기술적으로 초과해 버리게 된다. 그러므로, 시그마 한계치의 엄격함(낮은 값)은 전자 부품의 파괴를 최소화시키는 중요 요소이다. Ag3Sn 석출물은 솔더 고상화 동안에 솔더의 입자 크기 구조를 조절하는 핵생성 자리로 작용하고 파단 매카니즘상 율속 조절인 크랙 진행에 대한 방해물로 작용한다. Ag3Sn 석출물은 솔더 접합부에서 클랙 진행을 상당히 저하시켜서 엄격한 시그마 한계치를 발생시킨다.
본 발명 솔더의 다른 장점은 부식, 금속 이탈 및 전자 이탈과 같이 부작용을 받는 솔더의 다른 요구 특성이 없다는 것이다. 입계와 결합된 미세 석출물들은 결함의 진행을 더욱 어렵게 하여 그들의 피로 파단이 최소 스캐터와 함께 타이트한 분포 내에 수렴되게 한다. C-4 솔더 범프 내 석출물의 농도은 은과 주석의 완전 반응 성분의 베이스 상에 약 2 중량%으로 산출된다.
수중하에서 다양한 전압하에 칩 C-4를 바이어스시킴으로써 본 발명의 솔더 및 종래 기술의 납-3% 주석 조절 솔더의 금속 이탈을 시험하였다. 두 개 솔더에서, 이탈된 금속은 납이다. 물 침지에 적합한 물 낙하에 의한 이 테스트는 전자 산업에서 어떤 금속이 최악의 조건하에서 이탈하기 쉽거나 또는 이탈하려는 경향을 갖는지 결정하는데 사용된다. 그 결과, 금속 이탈은, 물이 결함 또는 반응 잔류물에 응축되는 극도 조건에 기인하여 발생된다하더라도 납 이탈이었다. 이들 결과는 합금 요소 즉, 은 및 주석의 금속 이탈은 화합물 형태 또는 매트릭스를 갖춘 고용체 또는 작은 미세 분산상에서는 예상되거나 가능하지 않다. 수지상 돌기의 전자 현미경 분석에서 은 또는 주석의 흔적은 나타나지 않았다. 어쨋든, 금속 이탈 테스트 및 전기 바이어스 하에서의 T/H(온도/습도)는 85℃/80% RH(상대 습도)의 조건과 5 볼트의 인가 전압하에서 TCM's(열전도 모듈)으로 수행된다. 삼원 및 조절의 결과는 관심 분야에서 낮은 백분율의 장점을 갖는 삼원과 비교가능하다.
본 발명의 다른 장점은 솔더 접합부의 향상된 피로 수명이 모듈 밀봉 필요 여부 및/또는 에폭시 언더필(underfill) 여부에 달렸다는 것이다. 모듈의 밀봉 및/또는 에폭시 언더필 사용은 부품의 수명을 증가시키도록 사용되고 피로 수명이 신장되고 낮은 시그마 특성을 갖는 삼원 솔더를 사용하게 되면 전자 부품의 수명을 증가시키기 위한 기술이 필요없다. 물론, 이러한 기술들이 사용된다면, 본 발명의 솔더 사용은 부품 성능 특성을 향상된다.
[실시예]
1% 주석, 3% 주석 및 0.5% 주석을 포함하는 종래 기술의 납 솔더들과 0.2% 주석 및 2% 비스무스를 포함하는 납 솔더를 본 발명의 솔더와 비교하였다. 솔더는 약 6㎜의 DNP(중립점까지의 거리)를 갖는 칩 상에서 테스트하였다.
비교 결과는 도1에 도시된 바와 같이 본 발명의 합금이 종래 기술 합금에 비해 파괴까지의 싸이클 수가 상당히 높았다. 또한, 본 발명의 솔더용 시그마 한계는 다른 솔더보다 상당히 낮아서 더 유용한 솔더임을 입증한다.
피로 테스트이외 습윤성 테스트, 부식 테스트 및 금속 이탈과 같은 다른 테스트 결과 종래 기술의 솔더에 비해 본 발명의 솔더가 상업적으로 만족스러운 결과를 나타내었다. 상기 실시예에서와 같은 유사한 피로 테스트는 60 내지 100 mil 이상의 DNP를 갖는 칩 상에서 수행된다. 4 포인트 프로브는 30 mohm의 파단 기준과 함께 C-4 내성 측정용으로 사용된다. 측정된 내성은 접촉 저항 및 회로 부품을 제외한 C-4 만의 것이다. 검사된 모든 솔더 범프중 약 40%(가장 높은 DNP's)의 솔더 범프가 파단될 때 테스트는 30,000 싸이클에서 종료되었다. 합금당 약 100개의 칩 및 약 6000개의 C-4를 매 1,500 싸이클마다 전지 저항 측정을 반복하면서 테스트하였다. 도2에 도시된 결과는 파괴까지의 싸이클 수 및 낮은 시그마 한계와 관련하여 본 발명의 솔더의 명백한 우수성을 나타낸다.
피로와 관련하여 종래 기술의 3% 주석 납 솔더를 본 발명의 솔더와 비교한다. 각 합금의 33개의 칩들은 1000 시간동안 질소 분위기에 보관한 후 각각의 기판에 접합하였다. 기판은 0℃에서부터 100℃까지 싸이클되고, 매일 48 싸이클, 총 30,000 싸이클 처리하였다. 1500 싸이클 간격으로 4 포인트 저항 측정을 실시하였다. 결과는 도3에 도시하였는 데, 삼원 솔더가 납-3% 주석 합금의 것보다 배이상의 피로 수명을 갖는 것을 나타낸다. 시그마 한계는 이원 조절 절반 정도이다. 5,000 시간 동안 85℃/81% RH에서 부식 테스트는 삼원이 적어도 납-3% 주석 솔더의 내식성과 같은 정도임을 나타낸다.
본 발명은 특정 바람직한 실시예와 관련하여 특별히 기재되었지만, 많은 변형, 수정 및 변경이 상술된 기재의 관점에서 당업자들에게 명백해진다. 그러므로, 첨부된 청구범위가 본 발명의 요지 및 사상 범주 내에서 이러한 변형, 수정 및 변경을 포함할 것이다.
따라서, 본 발명에 따르면, 기판에 대한 칩 패드 접합부의 피로 특성이 향상된다.

Claims (12)

  1. 전자 부품들을 접합시키기 위한 피로 내성이 향상된 솔더로서, 중량으로 1 내지 3%의 주석, 1 내지 3%의 은 및 잔량의 납으로 이루어진 솔더.
  2. 제1항에 있어서, 주석이 1 내지 2%이고 은이 1 내지 2%인 솔더.
  3. 제2항에 있어서, 주석이 1.25 내지 1.75%이고 은이 1.25 내지 1.75%인 솔더.
  4. 제3항에 있어서, 주석이 1.4 내지 1.6%이고 은이 1.4 내지 1.6인 솔더.
  5. 전자 부품의 솔더 전기 상호 접속부 형성 방법에 있어서, 중량??,로 1 내지 3%의 주석과, 1 내지 3%의 은과 잔량의 납으로 이루어진 솔더를 전자 부품의 제1 기판의 일면에 도포하는 단계, 제1 기판에 접합할 전자부품의 제2 기판의 표면을 솔더에 접촉시키는 단계, 및 기판들 사이에 솔더 상호 접속부를 형성시키기에 충분한 온도로 접촉된 기판을 가열시키는 단계로 이루어진 방법.
  6. 제5항에 있어서, 제1 기판은 반도체 칩이고 제2 기판은 다층 세라믹인 방법.
  7. 제6항에 있어서, 주석이 1 내지 2%이고 은이 1 내지 2%인 방법.
  8. 제7항에 있어서, 주석이 1.25 내지 1.75%이고 은이 1.25 내지 1.75%인 방법.
  9. 제7항에 있어서, 주석이 1.4 내지 1.6%이고 은이 1.4 내지 1.6%인 방법.
  10. 제5항에 있어서, 솔더 상호 접속부는 C-4 상호 접속부인 방법.
  11. 제5항의 방법에 의해 제조된 전자 부품.
  12. 제11항에 있어서, 반도체 칩은 C-4 상호 접속부에 의해 다층 세라믹 기판에 부착되는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970021583A 1996-07-25 1997-05-29 C-4 피로 수명 개선용 삼원 솔더 KR100255916B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/687,272 1996-07-25
US08/687,272 1996-07-25
US08/687,272 US5831336A (en) 1996-07-25 1996-07-25 Ternary solder for the enhancement of C-4 fatigue life

Publications (2)

Publication Number Publication Date
KR980013565A true KR980013565A (ko) 1998-04-30
KR100255916B1 KR100255916B1 (ko) 2000-05-01

Family

ID=24759765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970021583A KR100255916B1 (ko) 1996-07-25 1997-05-29 C-4 피로 수명 개선용 삼원 솔더

Country Status (4)

Country Link
US (2) US5831336A (ko)
JP (1) JPH1080788A (ko)
KR (1) KR100255916B1 (ko)
TW (1) TW386048B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342442B1 (en) * 1998-11-20 2002-01-29 Agere Systems Guardian Corp. Kinetically controlled solder bonding
FR2786656B1 (fr) * 1998-11-27 2001-01-26 Alstom Technology Composant electronique de puissance comportant des moyens de refroidissement
JP2003518743A (ja) * 1999-12-21 2003-06-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ
US6229207B1 (en) 2000-01-13 2001-05-08 Advanced Micro Devices, Inc. Organic pin grid array flip chip carrier package
US6974330B2 (en) 2002-08-08 2005-12-13 Micron Technology, Inc. Electronic devices incorporating electrical interconnections with improved reliability and methods of fabricating same
US7294220B2 (en) * 2003-10-16 2007-11-13 Toyota Motor Sales, U.S.A., Inc. Methods of stabilizing and/or sealing core material and stabilized and/or sealed core material

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5060844A (en) * 1990-07-18 1991-10-29 International Business Machines Corporation Interconnection structure and test method
CA2072377A1 (en) * 1991-07-12 1993-01-13 Masanori Nishiguchi Semiconductor chip module and method of manufacturing the same
US5520752A (en) * 1994-06-20 1996-05-28 The United States Of America As Represented By The Secretary Of The Army Composite solders

Also Published As

Publication number Publication date
KR100255916B1 (ko) 2000-05-01
US5950907A (en) 1999-09-14
JPH1080788A (ja) 1998-03-31
TW386048B (en) 2000-04-01
US5831336A (en) 1998-11-03

Similar Documents

Publication Publication Date Title
US6025649A (en) Pb-In-Sn tall C-4 for fatigue enhancement
JP3262497B2 (ja) チップ実装回路カード構造
US5075965A (en) Low temperature controlled collapse chip attach process
US5874043A (en) Lead-free, high tin ternary solder alloy of tin, silver, and indium
JP3300839B2 (ja) 半導体素子ならびにその製造および使用方法
JP3320979B2 (ja) デバイスをデバイス・キャリヤ上に直接実装する方法
US6307160B1 (en) High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method
KR101317019B1 (ko) 전자 디바이스 및 납땜 방법
JP3393755B2 (ja) 低融点金属キャップを有するリフローはんだボールによる相互接続構造
EP1391261A1 (en) Lead-based solder alloys containing copper
KR840000477B1 (ko) 회로 패키지들의 제조방법
JPH10509278A (ja) フリップ・チップ技術のコアメタルのハンダ・ノブ
JPH10256315A (ja) 半導体チップ付着パッドおよび形成方法
US6917113B2 (en) Lead-free alloys for column/ball grid arrays, organic interposers and passive component assembly
Mannan et al. Materials and processes for implementing high-temperature liquid interconnects
US5631447A (en) Uses of uniaxially electrically conductive articles
US20020076910A1 (en) High density electronic interconnection
EP0329314A1 (en) Uses of uniaxially electrically conductive articles
KR100255916B1 (ko) C-4 피로 수명 개선용 삼원 솔더
US6619536B2 (en) Solder process and solder alloy therefor
JP2002076605A (ja) 半導体モジュール及び半導体装置を接続した回路基板
JP5630060B2 (ja) はんだ接合方法、半導体装置及びその製造方法
Zakel et al. Fluxless flip chip assembly on rigid and flexible polymer substrates using the Au-Sn metallurgy
Jung et al. Alternative solders for flip chip applications in the automotive environment
JP3469093B2 (ja) 印刷回路基板および実装回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee