KR980013159A - 자기 저장 채널을 위한 뉴럴 네트워크 신호 처리기 - Google Patents

자기 저장 채널을 위한 뉴럴 네트워크 신호 처리기 Download PDF

Info

Publication number
KR980013159A
KR980013159A KR1019970031245A KR19970031245A KR980013159A KR 980013159 A KR980013159 A KR 980013159A KR 1019970031245 A KR1019970031245 A KR 1019970031245A KR 19970031245 A KR19970031245 A KR 19970031245A KR 980013159 A KR980013159 A KR 980013159A
Authority
KR
South Korea
Prior art keywords
data signal
signal
neural network
signals
data
Prior art date
Application number
KR1019970031245A
Other languages
English (en)
Other versions
KR100265501B1 (ko
Inventor
윌리암 쉴즈 닐리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of KR980013159A publication Critical patent/KR980013159A/ko
Application granted granted Critical
Publication of KR100265501B1 publication Critical patent/KR100265501B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10481—Improvement or modification of read or write signals optimisation methods
    • G11B20/10518—Improvement or modification of read or write signals optimisation methods using neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03464—Neural networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biomedical Technology (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

컴퓨터를 위한 자기 디스크 드라이브와 같은 자기 저장 채널을 위한 뉴럴 네트워크 기반 신호 처리기는 다층 인식자 뉴럴 네트워크를 자기 저장 매개체로부터 회복된 정보 신호에 대해 심볼 시퀀싱 검출, 등화 및 디코딩을 실행하는 데 사용된다.

Description

자기 저장 채널을 위한 뉴럴 네트워크 신호 처리기
본 발명은 자기 저장 매개체로부터 회복된 정보 신호를 처리하는 신호 처리기에 관한 것으로, 특히, 부분응답 최대 가능성(PRML) 판독채널을 위한 뉴럴 네트워크 기반 신호 처리기에 관한 것이다.
도 1을 참조로 하여, 자기 디스크를 사용한 종래 데이터 저장 및 회복 시스템은 기입 채널 및 판독 채널을 포함한다. 기입 채널 내에서, 사용자 데이터 (9)는 데이터 인코더 (10) 에 의해서 인코드된다 (즉, 제한된 실행 길이 코드의 몇 가지 형태). 인코드된 데이터(11)는 데이터 시퀀서(12)에 의해서 데이터 심볼 시퀀스로 변환된다(논리 0비트에서 1비트로, 논리 1비트에서 0비트로 변환된다). 결과적인 데이터 시퀀스(13) 는 디스크 판독/기입 전자회로(14a), 액츄에이트 암(14b) 및 판독/기입 헤드(14c)를 통해 자기 디스크 (14d) 상에 저장된다.
판독 채널내에서, 디스크로부터 (판독/기입 헤드(14c), 액츄에이터 암(14b) 및 판독/기입 회로 (14a)를 통해서) 회복된 정보 신호(15)는 필터(16)에 의해서 필터되고 필터된 신호(17)는 이득 제어된 버퍼 증폭기(18)에 의해서 버퍼된다. 버퍼된 아날로그 신호(19)는 아날로그 디지털 변환기, 또는 샘플러 (20)에 의해서 디지털 신호로 변환되고, 등화 필터(22)에 의해서 필터된다. 등화된 샘플 시퀀스(23)는 이득 제어 신호(25a)를 통해 버퍼 증폭기(18)의 이득을 제어하도록 이득 및 타이밍 제어 회로(24)에 사용된다.
등화된 샘플 시퀀스(23)는 정확한 데이터 시퀀스를 설정하도록 비터비(viterbi) 검출기(26)에 의해서 처리된다. 이 검출된 신호(27)는 사용자 데이터(29)를 제공하기 위한 데이터 디코더(28)에 의해서 디코드된다.
이러한 종래 PRML 판독 채널에서, 데이터에 대한 높은 샘플링 속도는 신호 샘플을 포착하는 것이 요구되어진다. 따라서, 이러한 고속 데이터 샘플링을 지속시키기 위해, 일반적으로 고속 하드 배선된 디지털 신호 처리기(DSP)가 사용된다.
따라서, 고속 샘플러 및 DSP에 대한 필요성을 회피하는 데이터 판독 채널을 구비하는 것이 바람직하다.
도 1은 자기 디스크 및 PRML 판독 채널을 사용한 종래 데이터 저장 및 회복 시스템의 기능적 블록을 도시한 도면.
도 2는 본 발명의 제 1 실시예에 따라 뉴럴 네트워크 기반 판독 채널 신호 처리기의 기능 블럭도를 도시한 도면.
도 3은 본 발명에 따라 뉴럴 네트워크 기반 판독 채널 신호 처리기에서 뉴럴 네트워크로서 사용하기에 타당한 다층 인식자의 예를 기능 블록도로 도시한 도면,
도 4는 본 발명 다른 실시예에 따른 뉴럴 네트워크 기반 판독 채널 신호를 트레인시키는 시스템의 기능 블록도를 도시한 도면.
도 5는 도 4의 시스템내의 변화 신호에 대한 예시적인 신호파형을 표시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
114a : 판독/기입 전자회로 114b : 액츄에이트 암
114c : 판독 기입 헤드 114d : 자기 디스크
115 : 회복된 정보 신호 116 : 버퍼 증폭기
117 : 아날로그 입력 130 : 사전 처리기
132 : 뉴럴 네트워크 136 : 아날로그 디지털 변환기
137 : 디지털 신호
본 발명의 일 실시예에 따라, 자기 저장 매개체로부터 회복된 정보 신호를 심볼 시퀀싱 검출, 등화 및 디코딩하는 뉴럴 네트워크 기반 처리기는 가지 신호 수신기 및 뉴럴 네트워크 신호 처리기를 포함한다. 자기 신호 수신기는 자기 저장 매개체로부터 발생한 정보 신호를 수신하고 이에 따라 이 자기 저장 매개체에 저장된 복수개의 제1데이터를 나타내는 회복된 데이터를 제공하도록 구성된다. 복수개의 제1데이터는 인코딩 및 심볼 시퀀싱을 포함한다. 또한, 회복된 데이터 신호는 인코딩, 심볼 시퀀싱 및 복수개의 비직선성을 포함한다. 복수개의 비직선성은 자기 저장 매개체로부터 정보 신호의 발생에 대응한다. 뉴럴 네트워크 신호 처리기는 자기 신호 수신기에 결합되고, 회복된 데이터 신호를 수신 및 심볼 시퀀싱 검출, 등화 및 디코딩을 실행하도록 구성된다. 회복된 데이터 신호는 검출된 심볼 시퀀싱, 디코드된 인코딩 및 거의 등화된 복수개의 비직선성을 갖는 복수개의 제1데이터에 대응한 복수개의 제2데이터를 나타낸다.
본 발명의 다른 실시예에 따르면, 뉴럴 네트워크 기반 신호 처리기를 갖고 자기 저장 매개체로부터 회복된 정보 신호를 심볼 시퀀싱 검출, 등화 및 디코딩하는 뉴럴 네트워크 기반 신호처리기를 트레인(train) 하도록 구성된 뉴럴 네트워크 시스템은 데이터 소오스, 자기 저장 매개체 모델, 첨부 잡음 소오스, 뉴럴 네트워크 신호 처리기 및 에러 검출 회로를 포함한다. 데이터 소오스는 인코딩 및 심볼 시퀀싱을 포함한 복수개의 제1데이터를 제공하도록 구성된다. 자기 저장 매개체 모델은 데이터 소오스에 결합되고, 참조 자기 저장 매개체를 나타내고 복수개의 제1데이터를 수신 및 처리하고 이에 따라 제1 복수개의 데이터를 나타내는 제1 데이터 신호를 제공하도록 구성된다. 제1데이터 신호는 인코딩, 심볼 시퀀싱 및 복수개의 비직선성을 포함한다. 첨부 잡음 소오스는 자기 저장 매개체 모델에 결합되고, 제1 데이터 신호를 수신하고 이에 잡음을 첨부하고 이에따라 제2데이터 신호에 제공하도록 구성된다. 제2데이터 신호는 인코딩, 심볼 시퀀싱, 복수개의 비직선성 및 첨부된 잡음을 포함한다. 뉴럴 네트워크 신호 처리기는 첨부 잡음 소오스에 결합되고, 에러 신호를 수신 및 역전송시키고 이에따라 제2데이터 신호를 수신 및 심볼 시퀀싱 검출, 등화 및 디코딩을 실행하고 이에 따라 제3데이터 신호를 제공하도록 구성된다. 제3데이터 신호는 검출된 심볼 시퀀싱, 디코드된 인코딩, 거의 등화된 복수개의 직선성 및 거의 제거된 첨부 잡음을 갖는 복수개의 제1데이터에 대응한 복수개의 제2데이터를 나타낸다. 에러 검출회로는 자기 저장 매개체 모델 및 뉴럴 네트워크 신호 처리기에 결합되고 제1 및 제3데이터 신호를 수신 및 처리하고 이에 따라 에러 신호를 검출하도록 구성된다.
본 발명의 이들 및 다른 형태 및 이점은 발명의 상세한 부분과 첨부된 도면을 참조로 하여 이해되어질 것이다.
도 2를 참조하여, 본 발명의 일 실시예에 따라 뉴럴 네트워크 기반 판독 채널 신호 처리기는 사전처리기(130) 및 뉴럴 네트워크(즉, 다층 인식자)(132)를 포함한다. 자기 저장 매개체(즉, 자기디스크(114d)로부터 회복된 정보 신호(115)는 버퍼 증폭기(116)에 의해서 버퍼된다. 사전처리기(130)는 입력 신호(177)의 일연의 이산샘플(131)을 제조하기 위해 버퍼된 아날로그 신호(177)를 회복하고 순차적으로 시간 지연시키는 일연의 단위 시간 지연 소자(134)를 포함한다. 본 발명의 일 실시예에 따르면, 사전처리기 (130)는 탭 지연선 (tapped delay line)을 포함한다. 다른 실시예에 따르면, 사전처리기(130)는 아날로그 입력(117)을 디지털화하는 아날로그 디지털 변환기(136) 및 샘플 시퀀스 신호(131)를 생성하기 위해 디지털화된 신호(137)를 시간 시프트시키는 개별 레지스터 소자(134)를 구비한 시프트 레지스터를 포함한다.
뉴럴 네트워크(132)(이하 상세하게 설명됨)는 샘플 시퀀스 신호(131)를 수신하고 사용자 데이터 출력(129)을 생성하도록 샘플 시퀀스 신호(131)를 처리한다.
도3을 참조하여, 뉴럴 네트워크(132)로서 사용하기에 적당한 다층 인식자(MLP)(multiple layer perceptron)의 예는 분배 노드(132a)의 입력층, 2 개의 가려진 뉴런 층(132b , 132c) 및 뉴런 출력층 (132d)을 포함한다. 종래 뉴럴 네트워크 기술에 따르면, 인접층(132a, 133b, 132c 및 132d)은 개별 노드와 뉴런을 내부 접속시키는 개별 내부 뉴럴 웨이트(132b, 132c 및 132d)를 통해 완전하게 내부 접속된다. 각 뉴런(133b, 132c 및 132d)은 각 출력을 생성하도록 비선형 함수(즉, 시그모이드(sigmoid)로 각 웨이트 입력의 합을 실행한다.
도4를 참조하여, 2의 뉴럴 네트워크 기반 신호처리기를 트레인하도록 구성된 시스템을 설명한다. 데이터 소오스 140)는 데이터 인코더(142)에 의해서 인코드된 데이터(141)를 제공한다. 인코드된 데이터(143)는 데이터 시퀀서(144)에 의해서 타당한 데이터 심볼 시퀀스(즉, -1 / +1)로 변환된다. 결과적인 데이터 심볼 시퀀스(145)는 자기 저장 매개체상에 데이터를 저장 및 회복하기 위한 장치의 기입 및 판독 채널을 에뮬레이트하도록 구성된 채널 모델(146)을 통해 통과된다. 자기 저장 매개체로부터 회복된 정보 신호를 에뮬레이트하는 출력 신호(147)는 잡음 소오스(150)에 의해서 제공된 코릴레이션되지 않은(화이트 가우시안) 잡음(151)과 신호 결합기(148)내에서 함께 합산된다. 결과적으로 결합된 신호(149)는 사전 처리기(130)내에 단위 시간 지연 소자(134)에 의해서 수신되고 순차적으로 지연된다. 데이터 출력 신호 (129)를 제공하기 위해 샘플 시퀀스 신호(131)는 뉴럴 네트워크(132)에 의해서 처리된다.
채널 모델(146)로부터 정보 신호(147)는 사전 처리기(130) 내의 단위 시간 지연 수(N)의 1/2 과 동일한 단위 시간 지연 수(N/2)에 의해서 이러한 신호(147)를 지연시키는 다른 시간 지연 소자(152)에 의해서 수신된다. 단위 시간 지연의 수(N/2)는 사전 처리기(130) 내의 단위 시간 지연 소자(134)에 의해서 생성된 시간 윈도우의 중간내에서 데이터를 나타내는 보조 시간 지연 정보 신호(153)를 제공하도록 사전 처리기 (130) 내에서 사용되는 단위 시간 지연의 수의 1/2 과 동일하다.
이 보조 지연 신호(153)는 뉴럴 네트워크(132)로부터 출력(129)과 신호 결합기(154) 내에서 상이하게 합산된다. 결과적으로 상이한 신호(155)는 사전 처리기(130)에 대한 입력을 근거로 하여 뉴럴 네트워크 (122)의 액츄얼 출력(129)과 희망하는 액츄얼 출력 사이의 에러를 나타낸다. 에러 신호(155)에 의해서 나타낸도 에러 정보는 종래에 잘알려진 역 전송 기술에 따라, 내부 웨이트(133a, 133b 및 133c)(도 3)를 타당하게 조절하도록 뉴럴 네트워크(132)를 통해 역전송된다. 이 처리는 차등 신호(155)에 의해서 나타낸 바와 같이 뉴럴 네트워크(132)로부터 출력(129)내의 에러가 희망하는 한계내에 있을 때까지 데이터 소오스(140)로부터 타당한 트레인 데이터로 반복된다.
에러 신호(155)는 수신될 수 있고, 배타적 OR 게이트(158) 내의 보조 시간 지연 정보 신호(153)와 비교하기 위한 디지털 출력(157)을 생성하도록 문턱 회로(156)에 의해서 처리된다. 이 출력(159)은 판독 채널의 비트 에러율(BER)을 나타낸다.
도 5를 참조하면, 파형은 도 4의 트레이닝(training)시스템 내에서 선택된 신호를 나타낸다. 파형 A는 코릴레이션되지 않은 잡음(151)과 합하는 것에 우선하여 채널 모델(146)에 의해서 제공된 정보 신호 (147)의 예를 나타낸다. 파형 B는 데이터 소오스(140)로부터 데이터(141)를 나타낸다. 파형 C는 에러 신호(155)를 생성하는데 사용되는 시간 지연 정보 신호(153)를 나타낸다. 파형 D는 채널 모델(146)에 의해서 모델된(이론적으로 또는 경험적으로) 자기 저장 매개체내의 플러스 극성을 나타낸다.
본 발명의 구조 및 구동 방법에서의 다양한 다른 변경 및 개조는 본 발명의 범부 및 취지에서 벗어나지 않고 당해 기술 분야에서 숙련된자에게 명백하다. 비록 발명을 특정 바람직한 실시예를 참조로 설명하지만, 이 특정 실시예에 한정되지 않는 것으로 이해되어져야 한다. 이하 청구항은 본 발명의 범주 및 이들 청구항내의 구조 및 방법과 청구항에 의해서 커버되는 동등한 것을 규정한다.
이상에서 설명한 본 발명에 따르면, 고속 샘플러 및 DSP에 대한 필요성을 회피하는 데이터 판독 채널을 구비하는 것이 가능하다.

Claims (30)

  1. 자기 저장 매개체로부터 수신된 정보 신호를 심볼 시퀀스 검출, 등화 및 보호하기 위한 뉴럴 네트워크기반 처리기를 포함하는 장치에 있어서, 자기 저장 매개체로부터 발생하는 정보 신호를 수신하고 이에 따라서 상기 자기 저장 매개체 상에 저장된 복수개의 제1 데이터를 나타내는 수신된 데이터 신호를 제공하도록 구성된 자기 신호 수신기로서, 복수개의 상기 제1데이터가 인코딩 및 심볼 시퀀싱을 포함하며, 상기 수신된 데이터 신호가 상기 인코딩, 상기 심볼 시퀀싱 및 복수개의 비선형성을 포함하며, 또한, 상기 복수개의 비선형성은 상기 자기 저장 매개체로부터의 상기 정보 신호의 상기 발생에 대응하는 자기 신호 수신기 및 상기 자기 신호 수신기에 결합되어 있으며, 상기 수신된 데이터 신호를 수신하고, 심볼 시퀀싱 검출, 등화 및 디코딩하며 이에 따라 회복된 데이터 신호를 제공하는 뉴럴 네트워크 신호 처리기로서, 상기 회복된 데이터 신호는 검출된 상기 심볼 시퀀싱, 디코딩된 상기 인코딩 및 거의 등화된 복수개의 비직선성을 갖는 복수개의 제2데이터를 나타내는 뉴럴 네트워크 신호 처리기로 이루어지는 것을 특징으로 하는 장치.
  2. 제1항에 있어서, 상기 자기 신호 수신기는 필터 및 상기 정보 신호를 필터 및 증폭하도록 구성된 증폭기로 이루어지는 것을 특징으로 하는 장치.
  3. 제1항에 있어서, 상기 뉴럴 네트워크 신호 처리기는, 상기 회복된 데이터 신호를 수신하고 이에 따라 일시적으로 관련된 복수개의 신호를 제공하도록 구성된 사전 처리기 및 상기 사전 처리기에 결합되고, 상기 일시적으로 관련된 복수개의 신호를 함께 동시에 수신 및 처리하고 이에 따라 상기 회복된 데이터신호를 제공하도록 구성된 뉴럴 네트워크로 이루어지는 것을 특징으로 하는 장치.
  4. 제3항에 있어서, 상기 사전 처리기는 상기 수신된 데이터신호를 수신하고 순차적으로 시간 지연시키고 이에 따라서 상기 일시적으로 관련된 복수개의 신호로서 순차적으로 시간 지연된 복수개의 신호를 제공하도록 구성된 탭 지연선으로 이루어지는 것을 특징으로 하는 장치.
  5. 제3항에 있어서, 상기 사전 처리기는 상기 회복된 데이터 신호를 수신 및 선택적으로 시프트시키고 이에 따라서 상기 일시적으로 관련된 복수개의 신호로서 순차적으로 시간 시프트된 복수개의 신호를 제공하도록 구성된 시프트 레지스터로 이루어지는 것을 특징으로 하는 장치.
  6. 제3항에 있어서, 상기 뉴럴 네트워크는 상기 일시적으로 관련된 복수개의 신호를 수신하도록 구성된 복수개의 입력 및 상기 회복된 데이터 신호를 제공하도록 구성된 출력을 포함한 다층 인식자로 이루어지는 것을 특징으로하는 장치.
  7. 제1에 있어서, 상기 뉴럴 네트워크 신호 처리기는 다층 인식자로 이루어지는 것을 특징으로 하는 장치.
  8. 제1에 있어서, 상기 자기 신호 수신기에 결합되고, 상기 자기 저장 매개체와 상호 작용하고 이에 따라 상기 정보 신호를 발생시키도록 구성된 전자(電磁) 장치를 더 구비하는 것을 특징으로 하는 장치.
  9. 뉴럴 네트워크 기반 신호 처리기를 포함하고 자기 저장 매개체로부터 수신된 정보 신호를 심볼 시퀀스 검출, 등화 및 디코딩하기 위한 상기 뉴럴 네트워크 기반 신호 처리기를 트레인시키도록 구성된 뉴럴 네트워크 시스템에 있어서, 인코딩 및 심볼 시퀀스를 포함한 복수개의 제1데이터를 제공하도록 구성된 데이터 소오스, 상기 데이터 소오스에 결합되고, 참조 자기 저장 매개체를 나타내고, 상기 복수개의 제 1 데이터를 처리하고, 이에 따라, 복수개의 상기 제1데이터를 나타내는 제1데이터신호를 제공하고, 상기 제1데이터 신호는 상기 인코딩, 상기 심볼 시퀀싱 및 복수개의 비선형성을 포함하고, 상기 복수개의 비선형성은 상기 참조 자기 저장 매개체로부터 상기 제1데이터 신호의 생성에 대응하는 자기 저장 매개체 모델, 상기 자기 저장 매개체 모델에 접속되고 상기 제1데이터 신호를 수신하고 이에 잡음을 첨부하고 이에 따라 제2데이터 신호를 제공하도록 구성되며, 상기 제2데이터 신호는 상기 인코딩, 상기 심볼 시퀀싱, 상기 복수개의 비선형성 및 상기 첨부된 잡음을 포함하는 첨부 잡음 소오스, 상기 첨부 잡음 소오스에 결합되고, 에러 신호를 수신하고 역전송하고 이에따라 제2데이터 신호를 수신 및 상기 심볼 시퀀싱 검출, 등화 및 디코딩을 실행하며, 상기 제3데이터 신호는 검출된 상기 심볼 시퀀싱, 디코드된 상기 인코딩, 거의 등화된 상기 복수개의 비선형성 및 순차적으로 제거된 상기 첨부 잡음을 갖는 복수개의 상기 제1데이터에 대응하는 복수개의 제2데이터를 나타낸 뉴럴 네트워크 신호 처리기 및 상기 자기 저장 매개체 모델 및 상기 뉴럴 네트워크 신호 처리기에 결합되고, 상기 제1 및 제3데이터 신호를 수신 및 처리하고, 이에 따라 상기 에러 신호를 제공하도록 구성된 에러 검출 회로로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 스시템.
  10. 제9항에 있어서, 상기 뉴럴 네트워크 신호 처리기는, 상기 제2데이터 신호를 수신하고 이에 따라 일시적으로 관련된 복수개의 신호를 제공하도록 구성된 사전 처리기, 및 상기 사전 처리기에 결합되고, 상기 에러 신호를 수신 및 역전송하고 이에 따라 일시적으로 관련된 복수개의 상기 신호를 함께 동시에 수신 및 처리하고 상기 제3데이터 신호를 제공함으로써 상기 제2데이터 신호를 수신하고 심볼 시퀀싱 검출, 등화 및 디코딩을 실행하도록 구성된 뉴럴 네트워크로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 시스템.
  11. 제10항에 있어서, 상기 사전 처리기는 상기 제2데이터 신호를 수신 및 순차적으로 시간 지연시키고 이에 따라 일시적으로 관련된 상기 복수개의 신호로서 순차적으로 시간 지연된 복수개의 신호를 제공하도록 구성된 탭 지연선으로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 시스템.
  12. 제10항에 있어서, 상기 사전 처리기는 상기 제2데이터 신호를 수신 및 선택적으로 시프트하고 이에 따라 일시적으로 관련된 복수개의 신호로서 순차적으로 시간 시프트한 복수개의 신호를 제공하도록 구성된 시프트레지스터로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 시스템.
  13. 제10항에 있어서, 상기 뉴럴 네트워크는 일시적으로 관련된 복수개의 신호를 수신하도록 구성된 복수개의 입력 및 상기 제3데이터 신호를 제공하도록 구성된 출력을 포함한 다층 인식자로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 시스템.
  14. 제9항에 있어서, 상기 뉴럴 네트워크 신호 처리기는 다층 인식자로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 시스템.
  15. 제9항에 있어서, 상기 에러 검출 회로는, 상기 자기 저장 매개체 모델에 결합되고, 상기 제 1 데이터 신호를 수신 및 지연시키고 이에 따라 제 4 데이터 신호를 제공하도록 구성된 신호 지연 회로 및 상기 신호 지연 회로 및 상기 뉴럴 네트워크 신호 처리기에 결합되고, 상기 제3 및 제4데이터 신호를 수신 및 결합하고 이에 따라 상기 에러 신호를 제공하도록 구성된 신호 결합기로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 시스템.
  16. 자기 저장 매개체로부터 회복된 정보신호를 심볼 시퀀싱 검출, 등화 및 디코딩하는 뉴럴 네트워크 기반 방법에 있어서, 자기 저장 매개체로부터 생성한 정보 신호를 수신하고 이에 따라 상기 자기 저장 매개체에 저장된 복수개의 제 1 데이터를 나타낸 회복된 데이터 신호를 발생하고, 복수개의 상기 제1데이터는 인코딩 및 심볼 시퀀싱을 포함하고, 상기 회복된 데이터 신호는 상기 인코딩, 상기 심볼 시퀀싱 및 복수개의 비선형성을 포함하고, 상기 복수개의 비직선성은 상기 자기 저장 매개체로부터 상기 정보 신호의 상기 생성에 대응하는 단계 및 상기 회복된 데이터 신호를 심볼 시퀀싱 검출, 등화 및 디코딩을 실행하고 이에 따라 뉴럴 네트워크 처리기로 회복된 데이터 신호를 생성시키고, 상기 회복된 데이터 신호는 검출된 상기 심볼 시퀀싱, 디코드된 상기 인코딩 및 거의 등화된 상기 복수개의 비선형성을 갖는 상기 복수개의 게이터에 대응한 제 2 복수개의 데이터를 나타내는 단계로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 기반 방법.
  17. 제16항에 있어서, 자기 저장 매개체로부터 발생한 정보 신호를 수신하고 이에 따라 상기 자기 저장 매개체에 저장된 복수개의 상기 데이터를 나타낸 회복된 데이터 신호를 발생시키는 상기 단계는 상기 정보 신호를 필터링 및 증폭하는 단계로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 기반 방법.
  18. 제16항에 있어서, 상기 회복된 데이터 신호를 심볼 시퀀싱 검출, 등화 및 디코딩을 실행하고 이에 따라 뉴럴 네트워크 신호 처리기로 회복된 데이터 신호를 발생시키는 상기 실행 단계는, 상기 회복된 데이터 신호에 따라 일시적으로 관련된 복수개의 신호를 발생시키는 단계 및 일시적으로 관련된 신호를 함께 동시에 처리하고 이에 따라 뉴럴 네트워크로 상기 회복된 데이터 신호를 발생하는 단계로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 기반 방법.
  19. 제18항에 있어서, 상기 회복된 데이터 신호에 따라 일시적으로 관련된 복수개의 신호를 발생시키는 상기 단계는 탭 지연선으로 상기 회복된 데이터 신호를 순차적으로 시간 지연시키고 이에 따라 일시적으로 관련된 복수개의 신호로서 순차적으로 시간 지연된 복수개의 신호를 발생시키는 단계로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 기반 방법.
  20. 제18항에 있어서, 상기 회복된 데이터 신호에 따라 일시적으로 관련된 복수개의 신호를 생성하는 단계는 시프트 레지스터로 상기 회복된 데이터 신호를 선택적으로 시프트시키고 이에 따라 일시적으로 관련된 복수개의 신호로서 순차적으로 시간 시프트된 복수개의 신호를 발생시키는 단계로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 기반 방법.
  21. 제18항에 있어서, 일시적으로 관련된 복수개의 상기 신호를 함께 동시에 처리하고 이에 따라 뉴럴 네트워크로 상기 회복된 데이터 신호를 발생시키는 상기 단계는 복수개의 입력을 통해 다층 인식자에 일시적으로 관련된 상기 복수개의 신호를 함께 동시에 처리하는 단계로 이루어지는 것을 특징으로 하는 뉴런 네트워크 기반 방법.
  22. 제16항에 있어서, 상기 회복 데이터 신호를 심볼 시퀀싱 검출, 등화 및 디코딩하고 이에 따라 뉴럴 네트워크 신호 처리기로 회복된 데이터 신호를 발생시키는 상기 단계는 상기 회복된 데이터 신호를 심볼 시퀀싱 검출, 등화 및 디코딩을 실행하고 이에 따라 다층 인식자를 갖는 회복된 데이터 신호를 발생시키는 단계로 이루어지는 것을 특징으로 하는 뉴럴 네트워크 기반 방법.
  23. 제16항에 있어서, 전자 장치를 갖는 상기 자기 저장 매개체를 억세스하고 이에 따라 상기 정보 신호를 발생시키는 단계를 더 구비하는 것을 특징으로 하는 뉴럴 네트워크 기반 방법.
  24. 자기 저장 매개체로부터 수신된 정보 신호를 심볼 시퀀싱 검출하고, 등화하며, 디코딩하는 뉴럴 네트워크 기반 처리기를 트레이닝하는 방법에 있어서, 심볼 시퀀싱과 인코딩을 포함하는 복수개의 제1데이터를 발생하는 단계와, 참조 자기 저장 매개체를 나타내는 자기 저장 매개체 모델에 따라서, 상기 복수개의 제1데이터를 처리하고, 이에 따라서, 복수개의 상기 제1데이터를 나타내는 제1데이터 신호를 발생시키는 단계로서, 상기 제1데이터 신호가 상기 인코딩, 상기 심볼 시퀀싱 및 복수개의 비선형성을 포함하며, 상기 복수개의 비선형성은 상기 참조 자기 저장 매개체로부터 상기 제1데이터 신호의 발생에 대응하는 단계와, 상기 제1데이터 신호에 잡음을 첨부하고 이에 따라서 제2데이터 신호를 발생하는 단계로서, 상기 제2데이터 신호는 상기 인코딩, 상기 심볼 시퀀싱, 상기 복수개의 비선형성 및 상기 첨부된 잡음을 포함하는 단계와, 에러 신호를 수신하고 역전송하고 이에 따라서 상기 제2데이터 신호를 심볼 시퀀싱 검출하고, 등화하며 디코딩하며, 이에 따라서 뉴럴 네트워크 신호 처리기를 가지고 제3데이터 신호를 발생하는 단계로서, 상기 제3데이터 신호는 복수개의 제2데이터를 나타내며 이것은 검출된 상기 심볼 시퀀싱, 상기 디코딩된 인코딩, 대체적으로 등화된 복수개의 비선형성 및 대체적으로 제거된 상기 첨부된 잡음을 갖는 복수개의 상기 제1데이터에 대응하는 단계와, 상기 제1 및 제3데이터 신호를 처리하고 이에 따라서 상기 에러 신호를 발생하는 단계를 구비하는 것을 특징
    으로 하는 방법.
  25. 제24항에 있어서, 에러 신호를 수신하고 역전송하는 상기 단계와, 이에 따라서 상기 제2데이터 신호를 심볼 시퀀싱 검출하고, 등화하며, 디코딩하는 단계와 이에 따라서, 제3데이터 신호를 뉴럴 네트워크 신호 처리기를 가지고 발생하는 단계는 상기 제2데이터 신호에 따라서 일시적으로 관련된 복수개의신호를 발생하는 단계 및 상기 에러 신호를 수신하고 역전송하며, 이에 따라서 상기 일시적으로 관련된 복수개의 신호를 동시에 함께 수신하고 처리함으로써 상기 제2데이터 신호를 심볼 시퀀싱 검출하고, 등화하며, 디코딩하고, 이에 따라서 상기 제3데이터 신호를 뉴럴 네트워크를 가지고 발생시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 상기 제2데이터 신호에 따라서 일시적으로 관련된 복수개의 신호를 발생하는 단계가 탭 지연선을 가지고 상기 제2데이터를 순차적으로 시간 지연하는 것과, 이에 따라서 상기 복수개의 일시적으로 관련된 복수개의 신호로서 순차적으로 시간 지연되어 복수개의신호를 발생시키는 단계로 이루어지는 것을 특징으로 하는 방법.
  27. 제25항에 있어서, 상기 제2데이터 신호에 따라서 일시적으로 관련된 복수개의 신호를 발생하는 상기 단계가 시프트 레지스터를 가지고 상기 제2데이터 신호를 선택적으로 시프트하며, 이에 따라서 상기 일시적으로 관련된 복수개의 신호로서 순차적으로 시간 시프트된 복수개의 신호를 발생하는 단계로 이루어지는 것을 특징으로 하는 방법.
  28. 제25항에 있어서, 상기 에러 신호를 수신하고 역전송하고 이에 따라서 일시적으로 관련된 상기 복수개의 신호를 동시에 수신하고 처리함으로써 상기 제2데이터 신호를 심볼 시퀀싱 검출하고, 등화하며, 디코딩하고, 이에 따라서 상기 제3 신호를 뉴럴 네트워크를 가지고 발생하는 상기 단계는 다층 인식자 출력을 경유하여 상기 에러 신호를 수신하고 역전송하며, 이에 따라서 상기 다층 인식자로 복수개의 입력을 경유하여 일시적으로 관련된 상기 복수개의 신호를 동시에 처리하는 단계로 이루어지는 것을 특징으로 하는 방법.
  29. 제24항에 있어서, 에러 신호를 수신하고 역전송하며 이에 따라서 상기 제2데이터 신호를 심볼 시퀀싱 검출하고 등화하며, 디코딩하며, 이에 따라서 뉴럴 네트워크 신호 처리기를 가지고 제3데이터 신호를 발생하는 단계는 상기 에러 신호를 수신하고 역전송하며 이에 따라서 상기 제2데이터 신호를 심볼 시퀀싱 검출하고, 등화하며, 디코딩하며, 이에 따라서 다층 인식자를 가지고 상기 제3데이터 신호를 발생하는 단계로 이루어지는 것을 특징으로 하는 방법.
  30. 제24항에 있어서, 상기 제1 및 제3데이터 신호를 처리하고 이에 따라서 상기 에러 신호를 발생하는 상기 단계는 상기 제1데이터 신호를 지연하고 이에 따라서 제4데이터 신호를 발생하는 단계 및 상기 제3 및 제4데이터 신호를 결합하여 이에 따라서 상기 에러 신호를 발생하는 단계로 이루어지는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970031245A 1996-07-05 1997-07-05 자기 저장 채널을 위한 뉴럴 네트워크 신호 처리기 KR100265501B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/676057 1996-07-05
US08/676057 1996-07-05
US08/676,057 US5978782A (en) 1996-07-05 1996-07-05 Neural network signal processor for magnetic storage channels

Publications (2)

Publication Number Publication Date
KR980013159A true KR980013159A (ko) 1998-04-30
KR100265501B1 KR100265501B1 (ko) 2000-10-02

Family

ID=24713058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970031245A KR100265501B1 (ko) 1996-07-05 1997-07-05 자기 저장 채널을 위한 뉴럴 네트워크 신호 처리기

Country Status (3)

Country Link
US (1) US5978782A (ko)
KR (1) KR100265501B1 (ko)
DE (1) DE19728757A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2351885A (en) * 1999-06-26 2001-01-10 Axeon Ltd Neural network for real-time channel equalisation
US6889216B2 (en) * 2002-03-12 2005-05-03 Knowm Tech, Llc Physical neural network design incorporating nanotechnology
US20040039717A1 (en) * 2002-08-22 2004-02-26 Alex Nugent High-density synapse chip using nanoparticles
US8156057B2 (en) * 2003-03-27 2012-04-10 Knowm Tech, Llc Adaptive neural network utilizing nanotechnology-based components
US7392230B2 (en) * 2002-03-12 2008-06-24 Knowmtech, Llc Physical neural network liquid state machine utilizing nanotechnology
US9269043B2 (en) 2002-03-12 2016-02-23 Knowm Tech, Llc Memristive neural processor utilizing anti-hebbian and hebbian technology
US7412428B2 (en) * 2002-03-12 2008-08-12 Knowmtech, Llc. Application of hebbian and anti-hebbian learning to nanotechnology-based physical neural networks
US7398259B2 (en) 2002-03-12 2008-07-08 Knowmtech, Llc Training of a physical neural network
US7752151B2 (en) * 2002-06-05 2010-07-06 Knowmtech, Llc Multilayer training in a physical neural network formed utilizing nanotechnology
US7827131B2 (en) * 2002-08-22 2010-11-02 Knowm Tech, Llc High density synapse chip using nanoparticles
US7426501B2 (en) * 2003-07-18 2008-09-16 Knowntech, Llc Nanotechnology neural network methods and systems
US7409375B2 (en) * 2005-05-23 2008-08-05 Knowmtech, Llc Plasticity-induced self organizing nanotechnology for the extraction of independent components from a data stream
US7502769B2 (en) * 2005-01-31 2009-03-10 Knowmtech, Llc Fractal memory and computational methods and systems based on nanotechnology
US7420396B2 (en) * 2005-06-17 2008-09-02 Knowmtech, Llc Universal logic gate utilizing nanotechnology
US7599895B2 (en) 2005-07-07 2009-10-06 Knowm Tech, Llc Methodology for the configuration and repair of unreliable switching elements
US7930257B2 (en) * 2007-01-05 2011-04-19 Knowm Tech, Llc Hierarchical temporal memory utilizing nanotechnology
US11238334B2 (en) 2017-04-04 2022-02-01 Hailo Technologies Ltd. System and method of input alignment for efficient vector operations in an artificial neural network
US11615297B2 (en) 2017-04-04 2023-03-28 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network compiler
US11551028B2 (en) 2017-04-04 2023-01-10 Hailo Technologies Ltd. Structured weight based sparsity in an artificial neural network
US10387298B2 (en) 2017-04-04 2019-08-20 Hailo Technologies Ltd Artificial neural network incorporating emphasis and focus techniques
US11544545B2 (en) 2017-04-04 2023-01-03 Hailo Technologies Ltd. Structured activation based sparsity in an artificial neural network
US11080621B2 (en) 2018-06-18 2021-08-03 Western Digital Technologies, Inc. Machine learning-based read channel data detection
US11237894B1 (en) 2020-09-29 2022-02-01 Hailo Technologies Ltd. Layer control unit instruction addressing safety mechanism in an artificial neural network processor
US11811421B2 (en) 2020-09-29 2023-11-07 Hailo Technologies Ltd. Weights safety mechanism in an artificial neural network processor
US11874900B2 (en) 2020-09-29 2024-01-16 Hailo Technologies Ltd. Cluster interlayer safety mechanism in an artificial neural network processor
US11221929B1 (en) 2020-09-29 2022-01-11 Hailo Technologies Ltd. Data stream fault detection mechanism in an artificial neural network processor
US11263077B1 (en) 2020-09-29 2022-03-01 Hailo Technologies Ltd. Neural network intermediate results safety mechanism in an artificial neural network processor
US11811425B2 (en) 2021-05-18 2023-11-07 Western Digital Technologies, Inc. Neural network soft information detector in a read channel
CN113610216B (zh) * 2021-07-13 2022-04-01 上海交通大学 基于极性转变软信息辅助的多任务神经网络及多磁道检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04216343A (ja) * 1990-12-17 1992-08-06 Sony Corp 信号再生装置および方法
JP2797035B2 (ja) * 1991-01-31 1998-09-17 日本ビクター株式会社 ニューラルネットによる波形処理装置及びその設計方法
US5594597A (en) * 1991-11-01 1997-01-14 Iomega Corporation Neural network disk drive read channel pattern detector
US5699487A (en) * 1995-07-07 1997-12-16 Hewlett-Packard Company Artificial neural network read channel

Also Published As

Publication number Publication date
US5978782A (en) 1999-11-02
DE19728757A1 (de) 1998-01-08
KR100265501B1 (ko) 2000-10-02

Similar Documents

Publication Publication Date Title
KR980013159A (ko) 자기 저장 채널을 위한 뉴럴 네트워크 신호 처리기
JP3540329B2 (ja) ノイズ予測最尤検出の装置および方法
US5619539A (en) Data detection methods and apparatus for a direct access storage device
US8743936B2 (en) Systems and methods for determining noise components in a signal set
EP0498574B1 (en) Waveform equalizer apparatus formed of neural network, and method of designing same
US6052349A (en) Waveform equalizer and memory device having a waveform equalizer
KR101120734B1 (ko) 오버샘플링된 채널 응답 식별
JPH11273254A (ja) ディスク記憶装置
JP2006286188A (ja) データ貯蔵機器のデータ検出方法及び装置
JP3764269B2 (ja) ディスク記憶装置
JP2941713B2 (ja) データ貯蔵機器のデータ検出方法及び装置
JP3331818B2 (ja) ディジタル情報再生装置
Nair et al. Simplified nonlinear equalizers
JP3316313B2 (ja) 符号化装置
US6470474B1 (en) Method and apparatus for identifying errors in a detected sequence of values
JP3858362B2 (ja) 復号化装置とその方法、および、データ再生装置
JP2722941B2 (ja) ニューラルネットによる波形処理装置の学習設計方法
JPH09306102A (ja) ディジタル信号復号装置
Myint et al. Noise Predictive Multi-Track Joint Viterbi Detector Using Infinite Impulse Response Filter in BPMR's Multi-Track Read Channel
JPH10199161A (ja) データ記録再生装置に適用するデータ再生システム
JP3332696B2 (ja) ディジタル記録信号再生装置および方法
Chen et al. Detection for channels with transition noise
JP2668452B2 (ja) 最尤復号制御方式
JPH09223365A (ja) データ記録再生装置
JPH0714306A (ja) 自動等化器の周辺回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee