KR980013125A

KR980013125A - Atm교환장치 및 atm교환방법

Info

Publication number: KR980013125A
Application number: KR1019970029768A
Authority: KR
Inventors: 요시유끼 구니또
Original assignee: 이데이 노브유끼; 소니 가부시끼가이샤
Priority date: 1996-07-03
Filing date: 1997-06-30
Publication date: 1998-04-30
Also published as: US6075786A; JPH1023024A; EP0817438A2

Abstract

본 발명은 ATM방식에 따른 통신라인을 거쳐 ATM셀의 단위로 송신된 데이터를 처리하는 ATM(Asynchronous Transfer Mode) 교환장치에 관한 것으로,이 장치는 상기 각 ATM셀의 헤더영역에 포함된 헤더에러제어데이터의 위치에서 소정의 데이터를 부가하기 위한 제어데이터부가수단과,상기 제어데이터에 따라 송신된 ATM셀에 대해 교환처리를 수행하기 위한 교환처리수단을 포함하여 구성된다.

Description

ATM교환장치 및 ATM교환방법

본 발명은 ATM교환장치 및 ATM교환장치에서의 ATM교환방법에 관한 것이다.

비디오데이터, 오디오데이터, 소정의 패킷의 정보처리데이터와 같은 다양한 형태의 데이터를 제공하고 교환하고 그것들을 전송하기 위한 한 통신방식이 비동기전송모드(ATM)방식이다. 멀티미디어정보를 전송하기 위한 정보네트워크와 일반가정의 다수의 멀티미디어장치를, 각 가정으로 안내되는 저렴한 ATM방식 교환부(ATM교환부)를 통해 연결하여 고급멀티미디어정보서비스를 제공하기 위한 상기 ATM방식의 사용이 고려되고 있다.

ATM방식에서, 데이터는 53바이트 ATM셀의 단위로 전송된다.(도8을 참고로 후술되듯이)교환처리와 같은 내부처리는 자주 ATM셀의 단위로 또한 수행된다. 여기, ATM교환부에서, 예를들어 ATM셀을 받아들이는 입력포트에 ATM교환부의 라우팅(routing) 처리단위를 알려주기 위해 입력포트의 식별자를 ATM셀에 부가할때나 또는 혼잡제어 및 우선제어를 위한 식별자가 ATM셀에 부가되어 상기 제어에 의해 커버된 ATM셀에 식별자를 알려줄 때, 때때로 ATM셀간에 제어데이터를 연속적으로 부가할 필요가 있게 된다.

또한, 실시간 고속교환처리, 일예로 비디오데이터를 제공하는 ATM셀의 교환처리를 수행할 때, ATM셀을 연속적으로 처리하는데 ATM교환부가 필요한 경우가 있다.

그런데, 만약 제어데이터가 또한 ATM셀의 트레인에 연속적으로 부가된다면, 데이터가 너무 길어져서 상기 처리가 어렵게 되거나 초과시간이 상기 처리에 필요하게 되는 단점이 있다.

예를들면, 상기 제어데이터를 ATM셀의 트레인에 부가함으로 인해 발생된 초과처리시간을 보상하기 위한 방법으로서, ATM교환부의 클럭의 주파수를 올리거나 버스폭을 증가시키는 방법이 고려될 수 있으나, 이 방법이 채택되면, 상기 처리장치에서 사용된 LSI의 생산처리가 어렵게 되거나 LSI의 크기가 커지게 되는 등의 단점이 발생한다.

또한, 예를들어, LSI의 내부처리에서, 제어데이테를 저장하기 위한 레지스터를 제공하므로써 제어데이터를 ATM셀의 트레인에 부가하는 것을 피할 수 있게 된다. 따라서 실제로, 제어데이터를 LSIRKSDML 데이터전송이나 메모리에서 ATM셀과 저장과 같은 ATM교환처리의 일부분에 있는 ATM셀에 삽입할 필요가 있게 된다.

즉, ATM셀의 트레인으로서의 제어데이터의 삽입이 ATM교환처리부분에서 필요하게 되므로, 이것은 ATM교환부의 처리용량을 전체적으로 감소시킨다.

본 발명의 목적은 라우팅처리, 혼합제어 및 우선제어처리 등이 연속적인 ATM셀의 트레인에 제어데이터를 부가하지 않고도 수행될 수 있고 또한 상기 처리들이 쉽고 고속으로 수행될 수 있는 ATM교환장치 및 ATM교환방법을 제공하는 것이다.

또한, 본 발명의 또다른 목적은 실시간 및 고속교환처리가 필요한 비디오 데이터와 같은 데이터를 포함하는 ATM셀이 교환되는 경우에 조차도 버스폭을 증가시키고 ATM교환부의 클럭의 주파수를 올릴 필요가 없는 ATM교환장치 및 ATM교환방법을 제공하는 것이다.

또한, 본 발명의 또다른 목적은 전체 ATM교환부의 처리용량이 ATM교환부의 일부분에서의 처리로 인해 낮아지지 않는 ATM교환장치 및 ATM교환방법을 제공하는 것이다.

도1는 본 발명의 제1실시예에 의한 ATM교환부의 구성을 나타낸 도면이다.

도2는 도1에 나타난 번역메모리에 입력될 VPI/VCI 및 VPP'/VCP' 사이의 대응을 나타낸 도면이다,

도3는 도1에 나타낸 번역메모리에 의해 VPP'/VCP'와 VPI/VCI의 교체를 위한 처리를 나타낸 도면이다,

도4는 본 발명의 제2실시예에 의한 ATM교환부의 구성을 나타낸 도면이다,

도5는 도4에 나타난 번역메모리에 입력될 VPI/VCI와 입력포트식별자와 VPI'/VCI'와 라우팅정보의 대응을 나타내는 도면이다,

도6는 본 발명의 제3실시예에 의한 ATM교환부의 구성을 나타낸 도면이다,

도7는 ATM셀의 구성을 나타낸 도면이다,

도8a 내지 8c는 연속적인 ATM셀과 제어데이터를 ATM셀에 부가하기 위한 방법을 나타낸 도면이다,

도9는 본 발명에 의한 ATM교환장치의 구성을 나타낸 도면이다,

도10는 도9에 나타난 ATM교환부의 입출력포트부 및 입출력제어부의 구성을 나타낸 도면이다,

도11는 도10에 나타난 송신율 검출회로에서 송신율을 검출하기 위한 부분의 구성을 나타낸 도면이다,

도12는 도9에 나타난 ATM교환부의 교환단위의 구성을 나타낸 도면이다,

도13는 본 발명에 의한 ATM교환부의 변형을 나타낸 도면이다.

* 도면의 주요 부분에 대한 부호의 설명

14,60 : 입력포트부 80 : 교환부

46 : 출력포트부 44 : 입력/출력부

42 : 교환부 64 : 번역메모리

10 : 입력/출력포트부 20 : 입력/출력제어부

43 : 교환부 38 : 비ATM입력/출력포트

40 : 비ATM단말기(IEEE1394) 22 : 송신용검출부

24a∼24j : 송신율검출회로 26 : 접속스위치

28 : 인터페이스부 1,2,3,4,5 : ATM교환부

상기 목적을 달성하기 위해 각 ATM셀의 헤더영역에 포함된 헤더에러제어데이터의 위치에 소정의 제어데이터를 부가하기 위한 제어데이터부가수단과 상기 제어데이터에 따라 송신된 ATM셀에 대해 교환처리를 수행하기 위한 교환처리수단으로 구성되는 ATM교환장치가 제공된다.

바람직하게는, ATM셀은 다수의 입력포트로부터 입력되고, 제어데이터부가 수단은, 셀이 입력된 입력포트를 나타내는 입력포트식별자를 소정의 제어데이터로서 헤더에러제어데이터의 위치에 부가한다.

더 바람직하게는, 본 발명의 ATM교환장치는 가상경로식별자 및 가상채널식별자, 새로운 가상경로식별자 및 새로운 가상채널식별자, 대응하는 세트의 라우팅정보가 입력되는 번역메모리를 더 포함하고, 상기 가상경로식별자, 가상채널식별자, 입력ATM셀의 헤더에러제어데이터의 위치에 포함된 입력포트식별자를 참고로 상기 번역메모리를 사용하여 번역처리를 수행한다.

더 바람직하게는, 교환처리수단은 ATM셀의 헤더영역에 포함된 주소 및 헤더에러제어데이터로서 부가된 입력포트식별자에 따라 ATM셀을 출력포트로 경로설정하기 위한 라우팅수단을 포함하여 구성된다.

더 바람직하게는, 본 발명의 ATM교환장치는, 경로설정된 각 ATM셀에 ATM셀의 헤더에러제어데이터로서 ATM셀을 출력하기 위한 출력포트를 나타내는 출력포트식별자를 부가하기 위한 출력포트제어데이터부가수단과, 각 ATM셀을 교환하고 ATM셀의 헤더에러제어데이터로서 부가된 출력포트식별자에 따라 출력포트식별자에 의해 표시되는 출력포트로부터 상기 ATM셀을 출력하기 위한 ATM셀 교환수단으로 구성된다.

특히, 어드레스 가상경로식별자와 가상채널식별자 및 새로운 가상경로식별자와 새로운 가상채널식별자이다.

더 바람직하게는, 제어데이터부가수단은 또한 다수의 입력포트로부터 입력된 각 ATM셀에 혼잡처리 및 우선처리에 사용된 소정의 식별자나 헤더에러제어데이터로서의 식별자 중 하나를 부가하고 교환처리수단은 또한 혼합처리 및 우선처리나 상기 헤더에러제어데이터에 부가된 식별자에 따라 경로설정된 ATM셀에 대해 상기 처리 중 하나를 수행하기 위한 혼잡 및 우선처리수단으로 구성된다.

또한, 상기 목적을 달성하기 위해서, 각 ATM셀의 헤더영역에 포함된 헤더에러제어데이터의 위치에 소정의 제어데이터를 부가하는 단계와 상기 제어데이터에 따라 송신된 ATM셀에 대한 교환처리를 수행하는 단계를 포함하고, ATM방식에 따라 통신라인을 거쳐 ATM셀의 단위로 송신된 데이터를 처리하는 ATM교환방법이 제공된다.

바람직하게는, ATM셀은 다수의 입력포트로부터 입력되고 셀이 입력된 입력포트를 나타내는 입력포트식별자는 소정의 제어데이터로서 헤더에러제어데이터의 위치에 부가된다.

더 바람직하게는 본 발명의 ATM교환방법은 가상경로식별자와 가상채널식별자, 새로운 가상경로식별자와 새로운 가상채널식별자, 대응하는 세트에서의 라우팅정보가 입력된 번역메모리를 사용하고,번역처리는 상기 가상경로식별자와, 가상채널식별자, 입력ATM셀의 헤더에러제어데이터의 위치에 포함된 입력포트식별자를 참고로 상기 번역메모리를 사용하여 수행된다.

바람직하게는, 상기 교환처리는 ATM셀의 헤더영역에 포함된 주소 및 상기 헤더에러제어데이터로서 부가된 입력포트식별자에 따라 출력포트로 ATM셀을 경로 설정하기 위한 처리를 포함하여 구성된다.

바람직하게는, 본 발명의 ATM교환방법은 또한 ATM셀의 헤더에러제어데이터로서 ATM셀을 출력하기 위한 출력포트를 나타내는 출력포트실별자를 각 경로설정된 ATM셀에 부가하고, 상기 각 ATM셀을 교환하고, 상기 ATM셀의 헤더에러제어데이터로서 부가된 출력포트식별자에 의해 표시되는 출력포트로부터 상기 각 ATM셀을 출력하는 단계를 더 포함한다.

특히, 어드레스는 가상경로식별자와 가상채널식별자 및 새로운 가상경로식별자와 새로운 가상채널식별자이다.

바람직하게는, 본 발명의 ATM교환방법은 상기 다수의 입력포트로부터 입력된 각 ATM셀에 혼잡처리 및 우선처리에 사용된 소정의 식별자나 상기 헤더에러제어데이터로서의 식별자 중 하나를 부가하고, 상기 혼잡처리 및 우선처리 또는 상기 헤더에러제어데이터에 부가된 소정의 식별자에 따라 경로설정된 ATM셀에 대하여 상기 처리 중 하나를 수행하는 단계를 더 포함한다.

본 발명의 상기 및 다른 목적과 특징은 첨부한 도면을 참고로 주어진 바람직한 실시예의 다음 설명에 의해 명확해 질 것이다.

다음으로 본 설명의 제1실시예가 설명될 것이다.

도1은 본 발명의 제1실시예에 의한 ATM교환부(1)의 구성의 도면이다.

도1에 나타나 있듯이,ATM교환부(1)는 입력포토부(14),교환부(80),출력포트(46)로 구성되고,상기 입력포트부(14)는 입력인터페이스(16a 내지 16d)(입력 IF-A 내지 IF-D)와 상기 입력인터페이스(16a 내지 16d)에 대응하여 설치된 번역메모리(18a 내지 18d)로 구성되고, 상기 출력포토부(46)는 출력인터페이스(48a 내지 48d)(출력 IF-A 내지 IF-D)로 구성된다.

ATM교환부(1)는 상기 구성부분에 의해 상기 입력포트부(14)의 입력인터페이스(16a 내지 16d)에 입력된 ATM셀을 경로설정하고 이들을 교환하고 출력인터페이스(48a 내지 48d)로부터 출력한다.

ATM교환부(1)에서 입력포토부(14)의 입력인터페이스(16a 내지 16d)는 각각 ATM방식의 (설명되지 않은) 통신라인으로부터 입력된 ATM셀을 각각 수신하고 이것을 번역메모리(18a 내지 18d)로 출력한다.

각 번역메모리(18a 내지 18d)에서, 도2에 나타난 것처럼, 콜셋업(call set-up)에 의해 설정된 가상경로식별자/가상채널식별자(VPI/VCI)와 새로운 가상경로식별자/새로운 가상채널식별자(VPI´/VCI´)와 라우팅정보의 세트는 표의 형태로 저장(입력)된다.

번역메모리(18a 내지 18d)는 각각 입력인터레이스(16a 내지 16d)로부터 입력된 ATM셀의 헤더에 포함된 어드레스(VPI/VCI)를 참고하여 번역처리를 수행한다. 즉, 각 번역메모리(18a 내지 18d)는 VPI/VCI에 기초한 표를 찾아서 도3에 나타난 것처럼, ATM셀의 원래 VPI/VCI를 대체하기 위해 상기 탐색의 결과로서 새롭게 얻어진 VPI´/VCI´을 사용하여 ATM셀에 상기 라운팅정보를 부가하고 이것을 교환부(80)로 출력한다.

상기 교환부(80)는 라우팅정보에 의해 표시된 출력인터페이스(48a 내지 48d)를 통해 번역메모리(18a 내지 18d)로부터 입력된 ATM셀을 출력한다.

다음으로, 본 발명의 제2실시예가 설명될 것이다.

도4는 본 발명의 제2실시예에 의한 ATM교환부(2)의 구성을 나타낸 도면이다. 도4에서, 동일한 참고번호는 ATM교환부(1)의 구성성분(도1)과 동일하게 주어진다.

제1실시예에 나타난 ATM교환부(1)(도1)의 번역메모리(18a 내지 18d)는 VPI/VCI 비교기능을 갖는 특별한 메모리요소를 사용하므로써 구성되고 따라서 비싸다. 또한,큰 규모의 ATM교환부에서, 각 번역메모리의 저장용량은 충분히 커야 되지만, 예를들어 가정으로 인내될 작은 용량, 작은 규모의 ATM교환부에서는, 각 번역메모리의 큰 메모리용량이 불필요하다. 오히려, ATM교환부의 접속의 수는 대체로 교환처리에서 단점이 된다.

예를들어, 작은 용량, 작은 규모의 ATM교환부에서, 전체적으로 설정된 접속의 수는 최대 256이나, 최대128접속이 매 입력포트에 대해 설정될 때, ATM교환부(1)에서 각 번역메모리(18a 내지 18d)는 128접속에 해당하는 용량을 가져야 하고 256(=128×4-256)접속에 해당하는 저장용량은 전체로서 ATM교환부(1)에는 소용없게 된다.

상기 관점으로부터, 제2실시예에서 설명된 ATM교환부(2)는 입력포트에 대해 공통번역메모리를 제공하여 저장용량과 그의 수를 감소시키고 이에 의해 낭비를 방지하고 효율적인 교환처리 및 또한 규모가 작고 저렴한 교환부의 생산을 가능하게 하므로써 제2실시예에 나타난 ATM교환부(1)를 개선한다.

도4에 나타난 것처럼, ATM교환부(2)는 입력포트부(60), 번역메모리(64), 교환부(80), 출력포트부(46)로 구성되고, 상기 입력포트부(60)는 입력인터페이스(62a 내지 64d)로 구성된다.

입력포트부(60)의 각 입력인터페이스(62a 내지 62d)는 ATM방식의 (도시되지 않은)통신라인으로부터 입력된 ATM셀을 수신하고 상기 입력포트를 나타내는 입력포트식별자를 일예로 ATM셀의 헤더의 헤더에러제어정보(HEC)의 위치에서 수신된 각 ATM에 부가한다.

번역메모리(64)에서, 도5에 나타난 것처럼, 콜셋업에 의해 설정된 접속의 VPI/VCI와 입력포트식별자 및 VPI´/VCI´ 및 루팅정보의 대응표가 입력된다.

번역메모리(64)는 번역처리를 수행하기 위해 입력인터페이스(62a 내지 62d)로부터 입력된 ATM셀의 헤더에 포함된 VPI/VCI 및 입력포트식별자를 참고한다. 즉, 번역메모리(64)는 VPI/VCI와 입력포트식별자에 의한 표를 탐색하고, 원래의 VPI/VCI를 대체하기 위해 상기 탐색의 결과로서 새롭게 얻어진 VPI´/VCI´를 사용하여 또한 상기 사용자정보로서 루팅정보를 ATM셀에 부가하여 상기 교환부(80)로 출력한다.

상기한 바와같이 ATM교환부(2)를 구성하므로써,번역메모리의 용량과 수가 감소될 수 있다. 상기 예에 기초하여 이것을 좀 더 구체적으로 설명하면, 전체 ATM교환부(2)에 의해 설정된 접속의 수가 최대 256이면, 최대 128접속이 각 입력포트에 대해 설정될 경우에도, 번역메모리(64)가 256 접속에 해당하는 용량이기만 하면 충분하다. 따라서, ATM교환부(1)(도1)에서 발생된 256 접속에 해당하는 저장용량의 낭비가 방지된다.

ATM교환부(2)에서, 입력 및 출력포트의 수는 4개로 제한되지 않고 입력포트의 수 및 출력포트의 수가 같을 필요는 없다.

또한,입력포트 및 출력포트에 의해 입력 및 출력된 ATM셀의 송신율은 달라도 좋다.

또한, 본 발명은 번역메모르를 참고로 ATM셀의 라우팅을 수행하는 상기 도4에 나타난 구성과 다른 구성을 갖는 ATM교환부에 널리 적용될 수 있다.

다음으로, 본 발명에 의한 ATM교환부의 상세한 구성 및 작동이 본 발명의 제3실시예로서 설명될 것이다.

도6은 본 발명의 제3실시예에 의한 ATM교환부(3)의 구성을 나타낸 도면이다. 도6에서, 같은 참고번호는 ATM교환부(1 및 2)(도1 및 4)와 같은 구성 부분에 주어진다.

도6에 나타난 것처럼,ATM교환부(3)는 교환부(42)와 제2실시예에서 나타난 ATM교환부(2)(도4)의 입력포트부(60)와 출력포트부(46)로 일체로 구성된 입력/출력부(44)로 구성된다.

입력/출력 포트부(44)는 입력/출력 인터페이스(440a 내지 440d)로 구성되고, 각 입력/출력 인터페이스(44a 내지 440d)는 물리적 매체장치(PMD)(442)와 물리적계층장치(444)로 구성된다. 도6에서, 입력/출력 인터페이스(440a 내지 440d)의 물리적 매체장치(442)와 물리적계층장치(444)의 참고부호는 설명을 간단히 하기 위해 생략 한다.

교환부(42)는 입력제어부(420), 헤더추출 및 주소변환 메모리인터페이스부(422), 주소번역메모리부(424), 출력제어부(426), 혼합처리 및 우선처리부(428), 신호셀버퍼(430a 내지 434), CPU인터페이스(432), 마이크로프로세서(CPU), 메모리와 그의 주변회로로 구성된 제어부(436), 출력버퍼(438)로 구성된다.

ATM교환부(3)는 ATM교환부(2)(도4)와 같은 식으로 입력/출력 포트부(44)에 상기 구성부분에 의해 접속된 단말장치(통신 노드)사이에 ATM셀의 교환처리를 수행한다.

ATM교환부(3)의 구성부분이 아래에 설명될 것이다.

입력/출력 포트부(44)의 각 입력/출력 인터페이스(44a 내지 440)에서, 물리적매체장치가, 예를들어 언쉴드 트위스트페어케이블(Unshield Twisted Pair Cable)(UTTP)과 같은 소정의 통신매체를 통해 256Mbps, 52Mbps, 155Mbps의 송신율을 갖는 ATM방식단말장치(ATM단말기)에 접속된다.

물리적 매체 장치(442)는 상기 접속된 단말장치로부터 입력된 송신시호로부터 ATM셀을 재생하고 물리적 계층장치(444)로 출력한다.또한, 물리적매체장치(442)는 물리적계층장치(444)로부터 입력된 ATM셀을 상기 통신매체에 적합한 송신신호로 변환하여 송신한다.

물리적계층장치(444)는 교환부(42)와 물리적매체장치(442)로부터 입력되고 출력된 ATM셀에 대해 입력/출력처리를 수행한다. 다시말해, 물리적계층장치(444)는 물리적매체장치(442)로부터 입력된 비트스트림으로부터 ATM셀을 추출하고 병렬변환을 수행하고 그 결과를 입력/출력포트부(44)의 입력제어부(420)로 출력한다. 또한, 물리적계층장치(444)는 출력버퍼(439)로부터 입력된 멀티플렉스 ATM셀을 디멀티플레스하고, 병렬/직렬변환을 수행하고, 그 결과를 물리적 매체장치(442)에 출력한다.

교환부(42)에서, 입력/출력 포트부(44)의 물리적계층장치(444)로부터 입력된 ATM셀을 버퍼하고, 상기 입력/출력 인터페이스(440a 내지 440)중 어느 것으로부터 버퍼 ATM셀이 수신되는지를 나타내는 입력포트식별자를 사용자정보로서 ATM셀의 헤더의 헤더에러제어정보(HEC)의 위치에 부가하고, 이 결과를 헤더추출 및 주소변환메모리인터페이스부(422)에 출력한다.

상기 헤더추출 및 주소변환 메모리인터페이스부(422)는 가상경로식별자(VPI), 가상채널식별자(VCI), 입력제어부(420)로부터 입력된 ATM셀의 헤더부에 포함된 입력포트식별자를 추출하여, 이것을 주소번역메모리부(424)로 출력한다.

또한, 헤더추출 및 주소변환메모리인터페이스부(422)는 원래의 VPI/VCI를 대체하기 위해 주소번역메모리부(424)로부터 입력된 새로운 가상경로식별자와 새로운 가상채널식별자(VPI´/VCI´)를 사용하여,또한 상기 입력/출력 인터페이스(440a 내지 440d)중 어느 것이 ATM셀과 혼합제어 및 우선제어의 식별자 등을 출력하는지를 나타내는 라우팅정보(도5)를 ATM셀의 헤더의 위치에 부가하고,그 결과를 출력제어부(426)에 출력한다.

주소번역메모리부(424)는 ATM교환부(2)(도4)의 번역메모리(64)에 대응하는 ATM셀의 라우팅처리를 수행한다. 다시말해, 주소번역메모리부(424)는 VPI/VCI와 입력포트식별자 및 상기 헤더추출 및 주소변환메모리인터페이스부(422)로부터 입력된 VPI/VCI와 입력포트식별자에 따라 매 접속에 대해 입력된 VPI´/VCI´와 라우팅정보에 대응하는 표(도5)를 탐색하므로써 VPI/VCI를 번역하고, 새로운 가상경로식별자와 새로운 가상채널식별자(VPI´/VCI´) 및 라우팅정보를 발생시켜서 이것을 헤더추출 및 주소변환메모리인터페이스부(422)로 출력한다.

또한, 새로운 변환표의 부가와 삭제 및 주소번역메모리부(424)에 대한 갱신이 CPU인터페이스(432)를 통해 제어부(436)에 의한 콜셋업에 따라 수행된다.

상기 콜셋업처리에 사용된 신호셀이 입력/출력 제어부(20)로부터 입력될 때, 주소번역메모리부(424)는 VPI´/VCI´를 발생시켜서 신호셀은 신호셀버퍼(430)에서 라우트(route)된다.

출력제어부(426)는 헤더추출 및 주소변환메모리인터페이스부(422)로부터 입력된 ATM셀을 HEC의 위치에 포함된 라우팅정보에 따른 입력/출력 인터페이스(440a 내지 440d)에 할당하므로써 교환처리를 수행한다. 또한,출력제어부(426)는 ATM셀에 부가된 상기 식별자에 따라 우선제어 및 혼잡제어를 수행하여 그 결과를 출력버퍼(438)를 통해 입력/출력 제어부(20)의 입력제어부(34)로 출력 콜렛업처리를 위한 신호셀이 헤더추출 및 주소변환메모리인터페이스부(422)로부터 입력되면, 출력제어부(426)는 신호셀버퍼(430) 및 CPU인터페이스(432)를 경유하여 제어부(426)에 신호셀을 출력함을 주의한다.

상기 제어부(436)는 신호셀버퍼(430)와 CPU인터페이스(432)를 경유하여 입력된 상기 신호셀에 포함된 콜셋업정보에 따라 주소번역메모리부(424)의 저장 내용(엔트리)의 부가,삭제,갱신을 수행한다.

또한,제어부(436)는 필요에 따라 콜셋업을 위한 신호셀을 발생시키고 이것을 CPU인터페이스(432)와 신호셀버퍼(434)를 통해 출력제어부(426)에 출력한다.

다음으로,ATM교환부(3)의 작동이 설명될 것이다.

입력/출력포트부(44)의 입력/출력 인터페이스(44a 내지 440d)(도6)에 접속된 ATM단말기로부터 콜셋업요구 및 종료요구가 있을 때마다, 교환부(42)의 제어부(436)는 콜렛업처리를 수행하고 주소번역메모리부(424)의 엔트리(도5)의 부가 및 갱신을 수행한다.

각 입력/출력 인터페이스(44a 내지 440d)는 ATM단말기로부터 ATM셀을 수신하여 이것을 교환부(42)로 출력한다.

상기 교환부(42)에서, 입력제어부(420)는 입력/출력 인터페이스(44a 내지 440d)로부터 입력된 ATM셀을 버퍼하여 또한 상기 입력포트식별자를 ATM셀의 사용자정보의 위치에 부가한다.

상기 헤더추출 및 주소변환메모리인터페이스(422)는 각 ATM셀의 상기 헤더추출 및 주소변환 메모리인터페이스(422)는 각 ATM셀의 VPI/VCI 및 입력포트식별자를 추출하여 이것을 주소번역메모리부(424)로 출력한다.

상기 주소번역메모리부(424)는 VPI/VCI 및 상기 헤더추출 및 주소변환메모리인터페이스부(422)에 따른 표(도5)를 탐색하여 또한 VPI´/VCI´와 라우팅정보를 발생시킨다.

상기 출력제어부(426)는 ATM셀을 HEC에 포함된 라우팅정보에 따라 입력/출력 인터페이스(440a 내지 440d)에 할당하여 이것을 출력버퍼(438)을 경유하여 입력/출력 인터페이스(440a 내지 440d)로 출력한다.

입력/출력 인터페이스(440a 내지 440d)는 출력 제어부(426)로부터 입력된 ATM셀을 ATM단말기로 출력한다.

ATM교환부(3)를 상기에 설명한 바와 같이 구성하므로써, 제2실시예에 나타난 ATM교환부(2)(도4)와 같은식으로 번역메모리의 용량과 수가 감소될 수 있다. 따라서, ATM교환부(3)는 가정용 소용량 ATM교환부로서 적합하도록 저렴하게 생산될 수 있다.

또한, ATM교환부(3)에서 교환방법은 ATM방식, 예를들어 번역메모리를 사용하는 패킷교환방식과 같은 식으로 번역메모리를 사용하므로써 교환처리를 수행하는 다른 교환방식에도 적용될 수 있다.

또한 ATM교환부(3)는 ATM교환부(2)(도4)와 마찬가지로 입력포트 및 출력포트 분리하여서 구성될 수도있다.또한, ATM교환부(2)에 있어서와 같은 변경도 가능하다.

다음으로 본 발명의 제4실시예가 설명될 것이다.

도7은 ATM셀의 구성을 나타낸 도면이다.

도7에 나타난 것처럼, ATM셀은 53바이트로 이루어진다. 처음 5바이트는 헤더로서 사용되고, 다음 48바이트는 페이로드로서 사용되며, 헤더의 5번째 바이트는 헤더에러제어(HEC)를 위한 데이터로서 사용된다.

HEC는 보통 다른 헤더데이터의 에러제어와 데이터트레인에서 ATM셀의 위치의 명세서로 사용되는 1바이트 CRC(Cifulation Redundanct Code)를 포함한다.

그런데, ATM교환부 내부에서, 특히 ATM교환부에서 사용된 LSI 내부에서, 헤더데이터의 에러발생가능성은 사실상 무시될 수 있다. 또한, 데이터트레인에서 ATM셀의 위치는 상세하게 설명된다. 이에의해, 실제로 ATM교환부 내부에서, HEC는 대부분 사용되지 않는다.

제2 및 제3실시예에 나타난 ATM교환부(2 및 3)(도4 및 도6)에서 처럼,번역메모리가 상기 입력포트에 대해 공통으로 설치되는 곳에서, VPI/VCI와 입력포트식별자 및 VPI´/VCI´와 입력포트식별자 및 VPI´/VCI´와 매 접속에 대한 라우팅정보에 대응하는 표를 찾기 위한 목적에 따라 ATM셀과 입력포트식별자를 번역메모리에 입력하는 것이 필요하다.

이 경우에, 만약 제어데이터(입력포트식별자)가 도8b에 기호 “a”로 나타나듯이 도8a에 나타난 연속적인 ATM셀들 사이에 삽입된다면,데이터는 길어지고 또는 상기 처리를 위해 초과시간을 필요로 하게 된다. 이런 단점이 상기 혼합 제어 및 우선제어를 위한 식별자가 ATM셀의 트레인에 삽입되는 경우에서와 마찬가지로 발생한다.

다음으로, 제4실시예에서, 제어데이터가 연속적 ATM셀의 트레인에 삽입될 때 발생된 단점이 입력포트식별자와 혼합제어 및 우선제어 식별자 등을 HEC로서 ATM셀에 부가하므로써 방지되는 ATM교환부(3)의 변경에 대해 설명할 것이다.

입력/출력포트부(44)(도6)의 입력/출력 인터페이스(440a 내지 440d)에 접속된 ATM단말기로부터 콜셋업요구와 종료요구 등이 있을 때 마다, 교환부(42)의 제어부(436)는 콜셋업처리를 수행하고 주소번역메모리부(424)에서 엔트리(도5)의 부가와 갱신을 수행한다.

각 입력/출력 인터페이스(440a 내지 440d)는 ATM단말기로부터 ATM셀을 수신하고 이것을 교환부(42)로 출력한다.

교환부(42)에서, 출력제어부(420)는 도8a에 나타난 것처럼 입력/출력 인터페이스(440a 내지 440d)로부터 연속적으로 입력된 ATM셀을 버퍼하고,또 입력포트식별자를 도8c에 기호 “b”로 표시했듯이 HEC로서의 각 ATM셀에 부가한다.

헤더추출 및 주소변환메모리인터페이스부(422)는 ATM셀의 헤더로부터의 VPI/VCI와 헤더의 HEC로부터의 입력포트식별자를 추출하여 이것을 주소변역메모리부(424)로 출력한다.

상기 주소번역메모리부(424)는 VPI/VCI와 헤더추출 및 주소변환메모리인터페이스부(422)로부터 입력된 입력포트식별자에 따른 표(도5)를 탐색하여 VPI´/VCI´와 라우팅정보를 발생시킨다.

헤더추출 및 주소변환메모리인터페이스부(422)는 원래 VPI/VCI를 대체하기 위해 주소번역메모리부(424)에의해 발생된 VPI´/VCI´를 사용하여 상기 라우팅 정보를 HEC로서의 ATM셀에 부가한다.

상기 출렬제어부(426)는 ATM셀을 HEC로서의 ATM셀에 부가된 라우팅정보에 따라 입력/출력 인터페이스(440a 내지 440d)에 할당하여, 이것을 상기 출력버퍼(438)를 통해 입력/출력 인터페이스에 출력한다. 상기 출력버퍼(438)는 각 입력/출력 포트에 대해 각 우선순서대로 출력제어부(426)로부터 ATM셀을 버퍼하므로 특별한 제어데이터를 HEC에 부가할 필요는 없다.

상기 입력/출력 인터페이스(440a 내지 440d)는 도8A에 나타난 것처럼 출력제어부(426)로부터 입력된 연속 ATM셀어 ATM단말기로 출력한다.

상기한 바와같이, 상기 제4실시예에서 ATM교환부(3)(도6)의 작동의 변경에 의하면, ATM교환부에서, 여분의 통신처리시간은 배제될 수 있고 ATM셀의 교환이 고속으로 수행될 수 있다.

상기 4실시예에서, ATM교환부(3)의 작동의 변경을 타나태었는데, ATM교환부(2)(도4)의 작동도 마찬가지로 변경될 수 있다.

또한, 상기 입력포트식별자 등과 다른 최대 1바이트의 어떤 데이터도 HEC에 부가될 수 있다.

제1실시예 내지 제4실시예에서 설명된 ATM교환부(1 내지 3)(도1, 도4, 도6)는 다수의 송신율의 통신노드가 동일한 통신매체를 통해 접속될 수 있을 것을 요구한다. 25.6Mbps(단,상기 통신매체에서 32Mbps)가 있다.

또한, ATM교환부(1 내지 3)가 가정으로 안내될 때, ATM교환부(1 내지 3)의 송신율이 다를 뿐만아니라 ATM방식의 또다른 통신시스템의 프로토콜로 통신을 하는 통신노드가 상기와 동일한 통신매체를 통해 접속될 가능성이 있다. 그런데,ATM교환부(1 내지 3)가 가정으로 안내될 때,ATM교환부를 다루는데 서투른 일반 가정의 사용자는 통신노드와 ATM교환부를 접속해야 하므로, 오접속이 발생할 가능성이 있다.

제5실시예에서, ATM교환부를 다루는데 서투른 사용자가 상기 통신노드를 접속할 때에도 상기 관점에서 ATM교환부(1 내지 3)를 개선하므로써 오접속이 발생되지 않도록 구성된 ATM교환부(4)에 대한 설명을 할 것이다.

도9는 본 발명에 의하면 ATM교환부(4)의 구성을 나타내는 도면이다. 도9등에서, ATM교환부(1 내지 3)(도1, 도4, 도6)와 같은 구성부분에는 같은 참고번호가 주어진다.

ATM교환부(4)는 ATM교환부(1 내지 3)와 마찬가지로 가정에 설치되는 작은 규모의 장치이고, 도9에 나타난 것처럼, 입력/출력 포트부(IOP)(10), 입력/출력제어부(20), 교환부(43), 비ATM입력/출력포트(P)(38)로구성된다.비ATM단말기(IEEE1349)(40)가 여기에 접속된다.

ATM교환부(4)는 동일한 케이블(예를들어 UTP와 POF(플라스틱 광섬유)과 동일한 커넥터에 의해 입력/출력 포트부(10)에 물리적으로 접속된 155.52(155)Mbps, 51.84Mbps, 25.6Mbps의 송신율을 갖는 단말장치(통신노드)중에서 ATM셀의 교환처리를 수행하고, 또한 ATM방식과 다른 통신방식, 예를들어 IEEE1394에 의해 데이터송신을 비ATM셀통신노드를 접속한다.

도10은 도9에 나타난 ATM교환부(4)의 입력/출력 포트부(10)와 입력/출력 제어부(20)의 구성을 나타내는 도면이다.

도10에 나타난 바와 같이, 입력/출력 포트부(10)는 입력/출력 포트(P)(12a 내지 12j)로 구성되고, 입력/출력제어부(20)는 송신율검출부(22), 접속스위치(26), 인터페이스부(28), 출력제어부(32), 입력제어부(34), 접속제어부(36)로 구성되고, 송신율검출부(22)는 송신율검출회로(24a 내지 24j)로 구성되고, 인터페이스부(28)는 인터페이스(IF)회로(30a 내지 30j)로 구성된다.

도11은 도10에 나타난 송신율검출회로(24a 내지 24j)중에서 송신율을 검출하기 위한 부분의 구성을 나타낸 도면이다.

도11에 나타난 바와같이, 각 송신율검출회로(24a 내지 24j)는 PLL회로(240),주파수분할기(242),기준발진기(244),카운터회로(246),비교기(248)로 구성된다.

도12는 도9에 나타난 ATM교환부(4)의 교환부(43)의 구성을 나타낸 도면이다. 도12에서, 상기 ATM교환부(1 내지 3)(도1, 도4, 도6)와 같은 구성부분에는 같은 참고번호가 주어진다.

도12에 나타난 바와같이, 교환부(43)는 상기 제3실시예에서 설명된 교환부(42)(도6)의 변형이고, 입력제어부(420),헤더추출 및 주소변환메모리인터페이스부(422), 출력제어부(426),혼잡처리 및 우선처리부(428), 신호셀버퍼(430) 및 CPU인터페이스(432), 마이크로프로세서(CPU)와 메모리와 그의 주변회로를 포함하는 제어부(436), 출력버퍼(438)로 구성된다.

다음으로, ATM교환부(4)의 구성부분이 설명될 것이다.

입력/출력포트부(10)(도9, 도10)에서, 입력/출력 포트(12a 내지 12j)(도10)는 동일한 통신매체 및 커넥터에 의해 예를들어, 25.6Mbps, 155Mbps, 25.6Mbps, 25.6Mbps의 송신율을 갖는 ATM단말장치(ATM단말기), IEEE1394방식의 비ATM방식단말장치(비ATM단말기), 155Mbps, 155Mbps, 25.6Mpbs, 52Mbps의 송신율을 갖는 ATM단말기로 각각 접속된다.

입력/출력 포트(12a 내지 12j)는 접속단말장치로부터 입력된 송신신호로부터 ATM셀 및 비ATM방식의 송신데이터를 재생하고 이를 송신율검출부(22)와 접속스위치(26)의 입력단자 “a” 내지 “j”로 출력한다.또한, 입력/출력포트(12a 내지 12j)는 접속스위치(26)의 입력단자 “a” 내지 “j”로부터 입력된 ATM셀과 비ATM방식의 송신데이터를 상기 통신매체에 적합한 송신신호로 변환하여 이를 송신한다.

입력/출력제어부(20)의 송신율검출부(22)에서, 송신율검출회로(24a 내지 24j)는 상기 입력/출력포트(12a 내지 12j)로부터 입력된 상기 데이터의 송신율을 확인하여 이에 의해 상기 입력/출력 포트(12a 내지 12j)로부터 입력된 데이터의 통신방식을 검출하고 이를 상기 접속제어부(36)에 통지한다. 다시말해, IEEE1394방식의 송신율이 125Mbps인 사실과 반대로, ATM방식의 송신율은 25.6Mpbs, 52Mbps, 155Mbps이고, 따라서 상기 송신율을 검출하므로써, 상기 송신율검출회로(24a 내지 24j)는 입력된 데이터가 ATM방식의 데이터인지 IEEE1394방식의 데이터인지 확인할 수 있다. 상기 송신율검출회로(24a 내지 24j)는 후술될 것과 같이 입력/출력 포트(12a 내지 12j)로부터 입력된 데이터의 송신율을 검출하고 이를 접속제어부(36)로 통지한다.

PLL회로(240)(도11)는 입력/출력 포트(12a 내지 12j)로부터 입력된 데이터와 동시에 클럭신호를 발생시켜서 이것을 주파수분할기(242)로 출력한다.

주파수분할기(242)는 상기 PLL회로(240)에 의해 발생된 클럭신호와 주파수인 m(m은 정수)으로 나누므로써 주파수분할된 신호를 발생시키고 이를 카운터 회로(246)로 출력한다.

기준발진기(244)는 일정한 사이클의 기준클럭신호를 발생시켜서 이를 카운터회로(246)로 출력한다.

카운터회로(246)는 상기 기준발진기(244)로부터 입력된 기준클럭신호와 매 사이클에 대해 주파수분할기(242)로부터 입력된 주파수분할 신호를 카운트하여 이 카운트를 비교기(248)로 출력한다.

비교기(248)는 카운터회로(246)의 카운트를 기준값(S₁, S₂, S₃)과 비교한다. 상기 카운터회로(264)의 카운트가 각 기준값(S₁, S₂, S₃)로부터의 에러의 소정의 범위내일 때, 상기 입력/출력 포트(12a 내지 12j)로부터 입력된 데이터가 155Mbps, 52Mbps, 25.6Mpbs의 송신율을 가지는 것으로 이 판단의 결과를 접속제어부(36)로 통지한다. 카운터회로(246)의 카운터가 각 기준값(S₁, S₂, S₃)으로부터의 에러의 소정의 범위 외이라면,이것을 접속제어부(36)로 통지한다.

인터페이스부(28)에서, 인터페이스회로(30a 내지 30j)는 각각 25.6Mpbs, 25.6Mpbs, 25.6Mpbs, 25.6Mpbs, 52Mbps, 25.6Mpbs, 25.6Mpbs, 155Mpbs, 255Mpbs의 송신율을 갖는 일명 ATM방식의 송신수렴서브계층을 처리하기 위한 장치이다.

상기 인터레이스회로(30a 내지 30j)는 일예로 접속스위치(26)의 입력/출력 단자(b´ 내지 k´)와 출력제어부 (32) 및 입력제어부(34)사이에서 입력되고 출력된 ATM셀에 대하여 입력/출력 처리를 수행하고 상기 직렬비트흐름으로부터 ATM셀의 단위의 데이터로 변환하기 위한 처리를 수행한다.

다시말해, 인터페이스회로(30a 내지 30j)는 각각 입력제어부(34)를 통해 교환부(42)로부터 입력된 셀단위의 ATM셀을 25.6Mpbs, 25.6Mbps, 25.6Mpbs, 25.6Mpbs, 25.6Mpbs, 52Mpbs, 25.6Mpbs, 25.6Mpbs, 155Mpbs, 155Mpbs의 송신율을 갖는 직렬형식의 ATM데이터로 변환하여, 이것을 접속스위치(26)의 입력/출력단자(b´ 내지 k´)로 출력한다.

또한, 인터페이스(30a내지 30j)는 각각 25.6Mbps, 25.6Mbps, 25.6Mbps, 25.6Mbps ,52Mbps,25.6Mbps,155Mbps,155mbps의 송신율로 입력된 접속스위치(26)의 입력/출력 단자(b ' 내지 k ')로부터 입력된 직렬형식의 ATM셀로 변환하여 이것을 상기 출력제어부(32)를 통해 교환부(43)로 출력한다.

비ATM단말기(40)는 예를들어 IEEE1394방식의 단말장치이고 ATM방식과 다른 통신방식에 의해 데이터송신을 수행한다.

비ATM입력/출력포트(38)는 비ATM단말기(40)와 입력출력 포트(12a 내지 12j)와 비슷한 접속스위치(26)의 입력/출력단자(a')사이에 인터페이스처리를 수행하고 비ATM송신데이터를 입력하고 출력한다.

접속스위치(26)는 접속제어부(36)의 제어에 의해 입력/출력단자 "a" 내지 "j" 와 입력/출력단자 a' 내지 j'를 접속하고 입력/출력단자 "a" 내지 "J"와 입력/출력단자 a' 내지 j'사이에 두 방향으로 ATM셀과 비 ATM방식의 송신데이터를 송신한다.

접속제어부(36)는 송신율검출회로 (24a 내지 24j)로부터 통지된 입력/출력 포트(12a 내지 12j)로부터 입력된 데이터의 통신방식과 송신율에 따라 각각 상기 제어스위치(26)를 제어하므써 입력/출력 포트 (12a 내지 12j)와 인터페이스회로(30a s내지 30j)를 접속한다.

도10에 나타난 예에서, 입력/출력 포트 (12a 내지 12j)는 25.6Mbps, 25Mbps, 155Mbps, 25.6Mbps, 25.6Mbps와 IEEE1394의 비ATM단말기와 155Mbps, 155Mbps, 25.6Mbps, 52Mbps와 연결되어 있고, 따라서 접속제어부는 접속스위치(26)를 제어하여 입력/출력 단자 "a" 내지 "j" 와 입력/출력단자 b', c', j', d', e', a', k',NC, f', g' (NC(비접촉)은 어디에도 접속되지 않음을 나타낸다)와 접속함을 주의한다.

입력/출력 포트(12a 내지 12j)에 접속된 단말장치에 적합한 인터페이스회로(30a 내지 30j)가 없거나 또는 이들이 손상으로 인해 사용될 수 없을 때, 상기 접속제어부(36)는 이를 교환부(43)의 제어부(436)로 통지하고 또한 이를 일예로 ATM교환부(4)에 접속된 (도시되지 않은)작동 단자에 표시되거나 또한 이를 ATM교환부(4)의 사용자에게 통지하기 위해 ATM교환부(4)에 하우징에 설치된 (도시되지 않은)알람 램프를 켠다.

출력제어부(32)는 상기 인터페이스회로(30a 내지 30j)로부터 입력된 ATM셀을 멀티플렉스하고 이를 교환부(43)에 출력하고 또한 교환부(43)의 입력제어부(420)(도12)에 상기 인터페이스회로(30a 내지 30j)로부터의 ATM셀의 출력을 나타내는 정보를 통지한다.

상기 입력제어부(34)는 출력제어부(426)에 의해 멀티플렉스되고 상기 교환부(43)의 출력제어부(426)로부터의 ATM셀의 출력을 나타내는 통지가 있는 통지가 있는 출력 버퍼(438)를 통해 입력되었던 ATM셀을 디멀티플렉스하고 이를 인터페이스회로(30a 내지 30j)에 출력한다.

교환부(43)(도12)에서, 입력제어부(420)는 입력/출력 제어부(20)의 출력제어부(32)(도10)로부터의 ATM셀의 출력을 나타내는 통지가 있는 출력제어부(32)에 의해 멀티플레스된 ATM셀을 디멀티플렉스하고 이를 버퍼하여 상기 디멀티플렉스된 ATM셀을 수신하는 입력/출력 포트(12a 내지 12j)을 나타내는 식별자(IF식별자)와 함께 헤더추출 및 주소변환메모리인터페이스부(422)로 출력한다. ATM교환부(4)에서 IF식별자는 제2 및 제3실시예에 나타난 ATM교환부(2 및 3)에서 입력포트 식별자에 해당함을 주의하라.

상기 헤더추출 및 주소변환메모리인터페이스부(422)는 가상경로식별자(VPI), 가상채널식별자(VCI), 상기 입력제어부(420)로부터 입력되고 ATM셀의 헤더부분에 포함된 IF식별자를 추출하여 이를 상기 주소번역메모리부(424)로 출력한다. 또한, 헤더추출 및 주소변환 메모리인터페이스부(422)는 원래의 VPI/VCI를 교체하기 위해 상기 주소번역메모리부(422)로부터 입력된 새로운 가상경로식별자와 새로운 가상채널식별자(VPI´/VCI´)를 사용하여 일예로 ATM셀의 헤더의 헤더에러제어정보(HEC)로서 라우팅정보 및 우선제어의 식별자 등을 부가하여 이 결과를 상기 출력제어부(426)에 출력한다.

상기 주소번역메모리부(424)는 새로운 VPI´/VCI´와 라우팅정보를 발생시키기 위해 ATM교환부(3)(도6)와 같은 방식으로 헤더추출 및 주소변환 메모리인터페이스부(422)로부터 입력된 VPI/VCI와 IF식별자를 번역하여 이를 상기 헤더추출 및 주소변환 메모리인터페이스부(422)로 출력한다.

또한, 주소번역메모리부(424)는 CPU인터페이스(432)를 통해 제어부(436)로부터 입력되고 필요에 따라 ATM셀 등을 수신하는 입력/출력 포트(12a 내지 12j)를 나타내는 식별자와 ATM셀에 대해 우선제어 및 혼잡제어를 위해 사용되는 식별자를 발생시켜 이를 헤더추출 및 주소변환 메모리인터페이스부(422)로 출력한다.

콜셋업처리에 사용된 신호셀이 입력/출력제어부(20)로부터 입력될 때, 주소번역메모리부(424)가 VPI´/VCI´를 발생시켜서 상기 신호셀은 신호셀버퍼(430)에 라우트됨을 주의한다.

출력제어부(426)는 상기 헤더추출 및 주소변환 메모리인터페이스부(422)로부터 입력된 ATM셀을 상기 라우팅정보에 따라 입력/출력 포트(12a 내지 12j)에 할당하고, 또한 상기 ATM셀에 부가된 식별자에 따라 우선제어 및 혼잡제어를 수행하여 이를 멀티플렉스하고 출력버퍼(438)를 통해 입력/출력 제어부(20)의 입력제어부(34)로 출력한다.

콜셋업을 위한 신호셀이 상기 헤더추출 및 주소변환 메모리인터페이스부(422)로부터 입력될 때,상기 출력 제어부(426)는 상기 신호셀버퍼(430) 및 CPU인터페이스(432)를 통해 상기 신호셀을 제어부(436)로 출력한다.

제어부(436)는 상기 신호셀버퍼(430)와 CPU인터페이스(432)를 통해 입력된 상기 신호셀에 포함된 콜셋업정보에 따라 상기 주소번역메모리부(424)의 저장목록(엔트리)을 부가,삭제,갱신한다.

또한, 제어부(436)는 필요에 따라 콜셋업을 위해 신호셀을 발생시키고 이를 CPU인터페이스(432)와 신호셀버퍼(434)를 통해 출력제어부(426)로 출력한다.

다음으로, ATM교환부(4)의 작동이 설명될 것이다.

예를들어 25.6Mbps, 25.6Mbps, 155Mbps, 25.6Mbps, 25.6Mbps이 송신율을 같은 ATM단말기, IEEE1394방식의비ATM단말기, 155Mbps, 155Mbps, 25.6Mbps, 52Mbps의 송신율을 갖는 ATM단말기가 각각 UTP 또는 POF를 통해 입력/출력 포트부(10)(도10)의 입력/출력 포트(12a 내지 12j)에 접속될 때,입력/출력제어부(20)의 송신율검출회로(24a 내지 24j)는 각각 입력/출력 포트(12a 내지 12j)를 통해 단말장치로부터의 데이터를 수신하여 단말장치의 송신율을 검출한다.

상기 접속제어부(36)는 상기 송신율검출회로(24a 내지 24j)에 의해 검출된 단말장치의 송신율에 따라 접속스위치(26)를 제어하여, 도10에 나타난 것과 같은 적합한 송신율의 비ATM입력/출력 포트(38)와 인터페이스회로(30a 내지 30j)에 상기 단말장치를 접속한다.

인터페이스회로(30a 내지 30j)는 각각 입력/출력 포트(12a 내지 12j)로부터 입력된 ATM셀을 수신하여 이를 상기 출력제어부(32)를 통해 교환부(43)(도12)로 출력한다.

교환부(43)는 각 ATM셀의 헤더의 IF식별자와 VPI/VCI에 따라 라우팅정보를 발생시키고,ATM셀을 인터페이스회로(30a 내지 30j)에 할당하고,교환처리를 수행하고 이를 입력/출력 제어부(20)의 입력제어부(34)로 출력한다.

입력제어부(34)(도10)는 교환부(43)로부터 입력된 ATM셀을 디멀티플렉스하여 이를 인터페이스회로(30a 내지 30j)로 출력한다.

상기 인터페이스회로(30a 내지 30j)는 입력제어부(34)로부터 입력된 ATM셀을 접속스위치(26)와 입력/출력포트(12a 내지 12j)를 통해 ATM단자로 송신한다.

한편, 입력/출력 포트(12f)에 접속된 비ATM단말기는 입력/출력 포트(12h), 접속스위치(26), 비ATM 입력/출력 포트(38)를 통해 비ATM단말기(40)로 송신데이터를 송신 및 수신한다.

상기한 바와같이, 본 발명에 의한 ATM교환장치(1)는 다른 송신율을 갖는 다수의 단자가 접속되더라도 교환측에서 접속의 변화를 필요로 하지 않는다.

또한, 접속된 단말장치에 적합한 인터페이스회로(30a 내지 30j)가 사용될 수 없을 때, 본 발명에 의한 ATM교환부(4)는, 사용자가 신속하게 적합한 조치를 취할 수 있도록 이 사실을 통지할 수 있다.

또한,다른 통신방식을 갖는 단말장치가 본 발명에 의한 ATM교환부(4)에 접속되더라도,ATM교환부(4)내에서 접속을 변화시킬 필요가 없다.

송신율검출회로(24a 내지 24j)에서, 단말장치의 송신율의 충분한 차이가 있을 때, 송신율의 검출을 위한 처리에 높은 정확성을 필요로 하지 않고 따라서, PLL회로(240)의 경우에, f-V변환회로와 같은 더 간단한 회로가 사용될 수 있다.

또한, ATM교환부(4)에서, 통신단자는 입력/출력 포트에 접속되었지만, 예를들어, 도13에 나타난 ATM교환부(5)에서처럼 출력포트로부터 입력/출력 포트부(50)의 입력 포트(52a 내지 50j)를 분리하여 설치하고,또한 입출력에 대해 인터페이스회로(30a 내지 30j)를 분리하여 설치하므로써 ATM교환부를 구성할 수도 있다. 또한, 이경우에 입력포트의 수와 출력포트의 수가 달라도 좋다.

또한, 입력/출력(12a 내지 12j)의 수(n)와 인터페이스회로(30a 내지 30j)의 수(m)가 항상 같을 필요는 없고, 모든 포트가 입력/출력 포트의 수의 증가로 인해 동시에 작동되지 않을 것이라고 가정하면 n은 m보다 더 클수도 있다.

반대로, 입력/출력 포트는 다양한 송신율을 처리할 수 있고, 따라서 또한 n이 m보다 작을 수도 있다.

또한, 공중네트워크에 접속된 인터페이스회로나 소정의 목적을 위해 사용된 다른 인터페이스회로가 접속스위치(26)를 통하지 않는 전용경로와 바로 접속할 수 있도록 구성될 수 있다.

또한, ATM교환부(1)(도1)와 같은 식으로, 입력/출력 포트(12a 내지 12j)에 각각 대응하는 번역메모리를 설치하므로써 라우팅이 수행될 수 있도록 ATM을 구성할 수 있도록 ATM을 구성할 수 있다.

또한, 제4실시예에 나타난 것처럼, 입력포트 식별자 등이 HEC로서의 ATM셀의 헤더에 부가되도록 ATM교환부(4)를 구성할 수도 있다.

상기한 바와같이, 본 발명의 ATM교환장치 및 ATM교환방법에 있어서, 라우팅처리와 혼합제어 및 우선처리 등이 연속적인 ATM셀의 트레인으로 제어데이터를 삽입하지 않고도 수행될 수 있고 또한 상기 처리는 쉽게 고속으로 수행될 수 있다.

또한, 본 발명의 ATM교환장치 및 ATM교환방법에 의하면, 실시간 및 고속 교환처리를 필요로 하는 데이터, 예를들어 비디오데이터를 포함하는 ATM셀이 교환되는 경우에도, ATM교환부의 클럭의 주파수를 올리거나 버스폭을 증가시킬 필요가 없다.

또한, 본 발명의 ATM교환장치 및 ATM교환방법에 있어서, ATM의 효율적인 교환이, ATM교환부의 한 부분의 처리로 인한 전체 ATM교환부의 처리용량의 저하 없이도 수행될 수 있다.

Claims

ATM방식에 따른 통신라인을 거쳐 ATM셀의 단위로 송신된 데이터를 처리하는 ATM(Asynchronous Transfer Mode)교환장치에 있어서, 상기 각 ATM셀의 헤더영역에 포함된 헤더에러제어데이터의 위치에 소정의 제어데이터를 부가하는 제어데이터부가수단과, 상기 제어데이터에 따라 송신된 ATM셀에 대해 교환처리를 수행하는 교환처리수단과, 를 포함하여 구성된 것을 특징으로 하는 ATM교환장치.
제1항에 있어서, 상기 ATM셀은 다수의 입력포트로부터 입력되고, 상기 제어데이터부가수단은 셀이 상기 소정의 제어데이터로서 상기 헤더에러데이터의 위치에서 입력되었던 입력포트를 나타내는 입력포트식별자를 부가하는 것을 특징으로 하는 ATM교환장치.
제2항에 있어서, 상기 ATM교환장치는 가상경로식별자와 가상채널식별자, 새로운 가상경로식별자와 새로운 가상채널식별자, 대응하는 셋트의 라우팅정보를 더 포함하고, 상기 번역메모리를 사용하여 번역처리를 수행하기 위해 가상경로식별자, 가상채널식별자, 입력ATM셀의 상기 헤더에러제어데이터의 상기 위치에 포함된 입력포트식별자를 참고하는 것을 특징으로 하는 ATM교환장치.
제2항에 있어서, 상기 교환처리수단은 ATM셀을 상기 ATM셀에 포함된 주소와 상기 헤더에러제어데이터로서 부가된 상기 입력포트식별자에 따라 출력포트로 라우트하는 라우트수단을 포함하는 것을 특징으로 하는 ATM교환장치.
제4항에 있어서, 상기 각 라우트된 ATM셀에 상기 ATM셀의 헤더에러제어데이터로서 ATM셀을 출력하기 위한 출력포트를 나타내는 출력포트식별자를 부가하기 위한 출력포트제어데이터부가수단과, 상기 각 ATM셀을 교환하고, 이를 상기 ATM셀의 헤더에러제어데이터로서 부가된 상기 출력포트식별자에 따라 상기 출력포트식벽자에 의해 표시되는 출력포트로부터 출력하는 ATM셀교환수단과, 를 더 포함하여 구성된 것을 특징으로 하는 ATM교환장치.
제4항에 있어서, 상기 주소는 가상경로식별자와 가상채널식별자 및 새로운 가상경로식별자 및 새로운 가상채널식별자인 것을 특징으로 하는 ATM교환장치.
제5항에 있어서, 상기 제어데이터부가수단은 또한 상기 다수의 입력포트로부터 입력된 각 ATM셀에 혼잡처리 및 우선처리에 사용된 소정의 식별자 또는 상기 헤더에러제어 데이터로서의 상기 식별자 중 하나를 부가하고, 사기 교환처리수단은 헤더에러제어데이터에 부가된 상기 식별자에 따라 상기 라우트된 ATM셀에 대해 혼합처리 및 우선처리 또는 상기 처리 중 하나를 수행하는 혼잡 및 우선처리 수단을 더 포함하는 것을 특징으로 하는 ATM교환장치.
ATM방식에 따른 통신라인을 거쳐 ATM셀의 단위로 송신된 데이터를 처리하는 ATM교환방법에 있어서, 상기 각 ATM셀의 헤더영역에 포함된 헤더에러제어데이터의 위치에 소정의 제어데이터를 부가하는 단계와, 상기 제어데이터에 따라 송신된 ATM셀에 대해 교환처리를 수행하는 단계와,를 포함하여 구성된 것을 특징으로 하는 ATM교환방법.
제8항에 있어서, 상기 ATM셀은 다수의 입력포트로부터 입력되고 셀이 입력된 입력포트를 나타내는 입력 포트식벽자는 상기 소정의 제어데이터로서 상기 헤더에러제어데이터의 상기 위치에 부가되는 것을 특징으로하는 ATM교환방법.
제9항에 있어서, 가상경로식별자와 가상채널식별자, 새로운 가상경로식별자와 새로운 가상채널식별자, 대응하는 셋트의 라우팅정보가 입력된 번역메모리를 사용하고, 상기 번역메모리를 사용하여 번역처리를 수행하기 위해 가상경로식별자, 가상채널식별자 상기 헤더에러제어데이터의 상기 위치에 포함된 입력포트식별자를 참고하는 것을 특징으로 하는 ATM교환방법.
제9항에 있어서, 상기 교환처리는 ATM셀의 상기 헤더영역에 포함된 주소와 상기 헤더에러제어데이터로서 부가된 상기 입력포트식별자에 따라 ATM셀을 출력포트로 라우트하기 위한 처리를 포함하는 것을 특징으로 하는 ATM교환방법.
제11항에 있어서, 상기 각 라우트된 ATM셀에 ATM셀의 상기 헤더에러제어데이터로서 상기 ATM셀을 출력하기 위한 출력포트를 나타내는 출력포트식별자를 부가하는 단계와, 각 ATM셀을 교환하고, 이를 상기 ATM셀의 상기 헤더에러제어데이터로서 부가된 상기 출력포트식별자에 따라 출력포트식별자에 의해 표시되는 상기 출력포트로부터 출력하는 단계와, 를 더 포함하는 것을 특징으로 하는 ATM교환방법.
제11항에 있어서, 상기 주소는 가상경로식별자와 가상채널식별자 및 새로운 가상경로식별자와 새로운 가상채널식별자인 것을 특징으로 하는 ATM교환방법.
제12항에 있어서, 상기 다수의 입력포트로부터 입력된 각 ATM셀에 혼합처리 및 우선처리에 사용되는 소정의 식별자나 상기 헤더에러제어데이터로서 상기 식별자 중 하나를 부가하는 단계와, 혼잡처리 및 우선처리나 상기 헤더에러제어데이터에 부가된 상기 소정의 식별자에 따라 라우트된 ATM셀에 대해 상기 처리 중 하나를 수행하는 단계와, 를 더 포함하는 것을 특징으로 하는 ATM교환방법.

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.