JP2837660B2 - 拡張構造を有するａｔｍ層機能処理装置 - Google Patents
拡張構造を有するａｔｍ層機能処理装置Info
- Publication number
- JP2837660B2 JP2837660B2 JP32178196A JP32178196A JP2837660B2 JP 2837660 B2 JP2837660 B2 JP 2837660B2 JP 32178196 A JP32178196 A JP 32178196A JP 32178196 A JP32178196 A JP 32178196A JP 2837660 B2 JP2837660 B2 JP 2837660B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- signal
- buffer
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
Description
【０００１】
【発明の属する技術分野】本発明はＡＴＭセル単位にＡ
ＴＭプロトコルを処理するＡＴＭ層(layer) 機能処理装
置に関するもので、特に、使用されるシステムの位置と
機能の実施規模によりＡＴＭ層機能処理装置を物理的に
単純に連結することにより機能と規模の拡張が可能なよ
うに設計された拡張構造を有するＡＴＭ層機能処理装置
に関するものである。
ＴＭプロトコルを処理するＡＴＭ層(layer) 機能処理装
置に関するもので、特に、使用されるシステムの位置と
機能の実施規模によりＡＴＭ層機能処理装置を物理的に
単純に連結することにより機能と規模の拡張が可能なよ
うに設計された拡張構造を有するＡＴＭ層機能処理装置
に関するものである。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる韓国特許出願第１９９５−５５８６９号（１
９９５年１２月２３日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
の基礎たる韓国特許出願第１９９５−５５８６９号（１
９９５年１２月２３日出願）の明細書の記載に基づくも
のであって、当該韓国特許出願の番号を参照することに
よって当該韓国特許出願の明細書の記載内容が本明細書
の一部分を構成するものとする。
【０００３】
【従来の技術】今、通信網分野の技術発展は、電話、デ
ータ等既存のサービスを統合して提供することは勿論、
進んでデータ通信でＣＡＴＶ(Common Antenna TeleVisi
on) 、ＨＤＴＶ(High Definition TeleVision)等広い帯
域幅を要求する多様なサービスを単一インタフェースに
提供できる広帯域総合情報通信網（Ｂ−ＩＳＤＮ）の導
入を可能にした。
ータ等既存のサービスを統合して提供することは勿論、
進んでデータ通信でＣＡＴＶ(Common Antenna TeleVisi
on) 、ＨＤＴＶ(High Definition TeleVision)等広い帯
域幅を要求する多様なサービスを単一インタフェースに
提供できる広帯域総合情報通信網（Ｂ−ＩＳＤＮ）の導
入を可能にした。
【０００４】Ｂ−ＩＳＤＮは非同期式情報伝達モードの
ＡＴＭ(Asynchronous Transfer Mode)を使用して情報を
伝送するから、パケット化を利用した情報の実時間情報
伝送と狭帯域および広帯域の高速サービスまでも支援が
可能である。
ＡＴＭ(Asynchronous Transfer Mode)を使用して情報を
伝送するから、パケット化を利用した情報の実時間情報
伝送と狭帯域および広帯域の高速サービスまでも支援が
可能である。
【０００５】Ｂ−ＩＳＤＮの全ての情報は、仮想経路
（ＶＰ）／仮想チャンネル（ＶＣ）という仮想連結(vir
tual connection)を通じて情報の基本単位のパケット化
されたセル(cell)の形態で伝送される。
（ＶＰ）／仮想チャンネル（ＶＣ）という仮想連結(vir
tual connection)を通じて情報の基本単位のパケット化
されたセル(cell)の形態で伝送される。
【０００６】ここで、ＡＴＭセルはＧＦＣ(General Flo
w Control)、ＶＰＩ／ＶＣＩ(Virtual Path Identifie
r) 、ＰＴＩ(Payload Type Identifier) 、ＣＬＰ(Cell
LossPriority)フィールドから構成されたＡＴＭヘッダ
と上位層の情報のＰＤＵ(Protocol Data Unit)、すなわ
ち、ペイロード(Payload) で構成される。
w Control)、ＶＰＩ／ＶＣＩ(Virtual Path Identifie
r) 、ＰＴＩ(Payload Type Identifier) 、ＣＬＰ(Cell
LossPriority)フィールドから構成されたＡＴＭヘッダ
と上位層の情報のＰＤＵ(Protocol Data Unit)、すなわ
ち、ペイロード(Payload) で構成される。
【０００７】Ｂ−ＩＳＤＮを支援するＡＴＭプロトコル
は仮想経路／仮想チャンネル単位でサービスデータを送
受信するが、これらの情報伝送で、仮想経路／仮想チャ
ンネルを区分する情報のＶＰＩ／ＶＣＩの処理は特に重
要である。また、使用者が要求するサービス品質と柔軟
な帯域幅を提供するために、Ｂ−ＩＳＤＮ網装置は使用
者情報セルのヘッダ情報で仮想連結に関連する情報を探
し出してこれを利用する。特に、入力されるセルで仮想
チャンネル／仮想経路別に必要な情報を導出しこれを利
用してＡＴＭプロトコルを処理する機能は、ＡＴＭ層の
固有機能としてＩＴＵ−Ｔの関連勧告により規定され
る。
は仮想経路／仮想チャンネル単位でサービスデータを送
受信するが、これらの情報伝送で、仮想経路／仮想チャ
ンネルを区分する情報のＶＰＩ／ＶＣＩの処理は特に重
要である。また、使用者が要求するサービス品質と柔軟
な帯域幅を提供するために、Ｂ−ＩＳＤＮ網装置は使用
者情報セルのヘッダ情報で仮想連結に関連する情報を探
し出してこれを利用する。特に、入力されるセルで仮想
チャンネル／仮想経路別に必要な情報を導出しこれを利
用してＡＴＭプロトコルを処理する機能は、ＡＴＭ層の
固有機能としてＩＴＵ−Ｔの関連勧告により規定され
る。
【０００８】Ｂ−ＩＳＤＮの環境下では、従来のＳＴＭ
方式に基づくＴＤＭ(Time DivisionMultiplexing)方式
の多重化とは全然異なる方式のＡＴＭ方式に適合する多
重化技法が要求され、ＡＴＭ方式の多重化は連続的な特
性のトラヒックのみではなくてバースト特性を持つトラ
ヒックを柔軟に処理しなければならないから、統計的方
式に基づく多重化技法を採択している。
方式に基づくＴＤＭ(Time DivisionMultiplexing)方式
の多重化とは全然異なる方式のＡＴＭ方式に適合する多
重化技法が要求され、ＡＴＭ方式の多重化は連続的な特
性のトラヒックのみではなくてバースト特性を持つトラ
ヒックを柔軟に処理しなければならないから、統計的方
式に基づく多重化技法を採択している。
【０００９】
【発明が解決しようとする課題】従来に開発されたＡＴ
Ｍ多重化方式はプロセッシングノードをおいて連続に空
スロットを発生するから、プロセッシングノードに隣接
した線路がより多いスロットを占有することによりセル
伝送の公平性に問題が発生し、スイッチ構造を採択する
ことにより実施が容易でないという問題点があった。
Ｍ多重化方式はプロセッシングノードをおいて連続に空
スロットを発生するから、プロセッシングノードに隣接
した線路がより多いスロットを占有することによりセル
伝送の公平性に問題が発生し、スイッチ構造を採択する
ことにより実施が容易でないという問題点があった。
【００１０】従って本発明は、従来の問題点を補完しセ
ルの損失率を低く維持しながら信号およびメンテナンス
セルに最優先順位を付与して優先順位によりセルを多重
化して伝送することのみではなくて、各入力ポートから
伝送されたセルにポート識別子を挿入して多重化を先に
遂行する場合、互いに異なるポートから伝送された信号
およびメンテナンスセルを区別できるようにした。
ルの損失率を低く維持しながら信号およびメンテナンス
セルに最優先順位を付与して優先順位によりセルを多重
化して伝送することのみではなくて、各入力ポートから
伝送されたセルにポート識別子を挿入して多重化を先に
遂行する場合、互いに異なるポートから伝送された信号
およびメンテナンスセルを区別できるようにした。
【００１１】一方、ＡＴＭ層機能で多数個の連結情報を
持つセルについてのＶＰＩ／ＶＣＩ変換、セルルーチン
グ(cell routing)、ＡＴＭ層がＦ４，Ｆ５ ＯＡＭセル
区分およびループバック機能提供、トラヒックモニタリ
ング等を遂行するためには、入力されたセルのヘッダに
包含された連結情報を多数個の連結情報から探すことが
できなければならない。
持つセルについてのＶＰＩ／ＶＣＩ変換、セルルーチン
グ(cell routing)、ＡＴＭ層がＦ４，Ｆ５ ＯＡＭセル
区分およびループバック機能提供、トラヒックモニタリ
ング等を遂行するためには、入力されたセルのヘッダに
包含された連結情報を多数個の連結情報から探すことが
できなければならない。
【００１２】または、セルのルーチングのための出力ポ
ート識別子、変換のための変換ＶＰＩ／ＶＣＩ、トラヒ
ック処理のためのトラヒック情報のように、一つの連結
について同時に多数個の情報が管理されなければならな
い。これらの連結情報の管理は大概ＲＡＭを連結テーブ
ルとして利用して、入力された仮想連結／仮想チャネル
が連結テーブルに存在するかを探索して必要な該当出力
値を探してくるが、入力値を連結テーブルに格納する時
には探索に容易な方法として格納することが、探索時間
を効率的に最小化できる方法である。
ート識別子、変換のための変換ＶＰＩ／ＶＣＩ、トラヒ
ック処理のためのトラヒック情報のように、一つの連結
について同時に多数個の情報が管理されなければならな
い。これらの連結情報の管理は大概ＲＡＭを連結テーブ
ルとして利用して、入力された仮想連結／仮想チャネル
が連結テーブルに存在するかを探索して必要な該当出力
値を探してくるが、入力値を連結テーブルに格納する時
には探索に容易な方法として格納することが、探索時間
を効率的に最小化できる方法である。
【００１３】このような入力値の格納および探索のため
の従来の方法には、リンクドリスト(linkedlist)および
ソフトウェアアルゴリズムを利用する方法がある。その
例としては、データベースの構築およびアクセス、ルー
タで入力アドレスについての出力アドレスマッピング、
スイッチでのルータ機能がある。しかし、ＡＴＭ網で多
数個の連結情報が格納された連結テーブルを到着したセ
ルについて、一つのセルタイム内に全体を探索しなけれ
ばならないから高速の探索機能が必要で、任意の瞬間に
連結テーブルに連結を記録したり削除したりする連結制
御はセルの流れに影響を及ぼさない状態で遂行されなけ
ればならない。
の従来の方法には、リンクドリスト(linkedlist)および
ソフトウェアアルゴリズムを利用する方法がある。その
例としては、データベースの構築およびアクセス、ルー
タで入力アドレスについての出力アドレスマッピング、
スイッチでのルータ機能がある。しかし、ＡＴＭ網で多
数個の連結情報が格納された連結テーブルを到着したセ
ルについて、一つのセルタイム内に全体を探索しなけれ
ばならないから高速の探索機能が必要で、任意の瞬間に
連結テーブルに連結を記録したり削除したりする連結制
御はセルの流れに影響を及ぼさない状態で遂行されなけ
ればならない。
【００１４】従って、従来の格納、探索方法として連結
情報の管理が実時間で遂行されにくい。
情報の管理が実時間で遂行されにくい。
【００１５】従って、本発明では、連結情報の探索が一
つのセルタイム以内に可能となるように動作するＣＡＭ
（Content Addressable Memory、以下、連結テーブルと
いう）を連結テーブルに利用してＡＴＭで５３オクテッ
ト（バイト）長のセルヘッダ内にＶＰＩ／ＶＣＩ形態で
伝送される２４ビット長の連結関連情報を連結テーブル
に記録または削除して、格納エントリの数に関係なく関
連データ探索を一つのサイクル間に遂行することにより
探索時間を最小化させる。
つのセルタイム以内に可能となるように動作するＣＡＭ
（Content Addressable Memory、以下、連結テーブルと
いう）を連結テーブルに利用してＡＴＭで５３オクテッ
ト（バイト）長のセルヘッダ内にＶＰＩ／ＶＣＩ形態で
伝送される２４ビット長の連結関連情報を連結テーブル
に記録または削除して、格納エントリの数に関係なく関
連データ探索を一つのサイクル間に遂行することにより
探索時間を最小化させる。
【００１６】または、ＡＴＭヘッダについての特徴およ
び付加的な情報を共に探索するように連結テーブルを利
用して、受信するセルの損失なしに実時間でヘッダを処
理するようにする。ここで、提供しようとするサービス
に該当しないセルは廃棄し、提供しようとするサービス
のセルについてＶＰＩ／ＶＣＩ変換およびＯＡＭセルま
たは信号セル、使用者セルを区分して該当ポートにルー
チングするように構成した。
び付加的な情報を共に探索するように連結テーブルを利
用して、受信するセルの損失なしに実時間でヘッダを処
理するようにする。ここで、提供しようとするサービス
に該当しないセルは廃棄し、提供しようとするサービス
のセルについてＶＰＩ／ＶＣＩ変換およびＯＡＭセルま
たは信号セル、使用者セルを区分して該当ポートにルー
チングするように構成した。
【００１７】従って、本発明は、ＡＴＭプロトコル基準
モデルに基づくＡＴＭ層の機能で網装置の位置と関係な
くいつも提供されるべき機能に該当する仮想チャンネル
および仮想経路別ＡＴＭセルを入力状態により多重化す
る機能、連結情報についてのテーブル管理、ＡＴＭ連結
設定／解除、セルルーチング、ＡＴＭ層のＦ４，Ｆ５Ｏ
ＡＭセルの区分およびループバック機能提供、トラヒッ
クモニタリング等の機能と、物理層の線路種類および伝
送方式の差異に適応するＡＴＭ層と物理層間の標準接続
規格を提供する等、ＡＴＭ層のプロトコル処理機能を提
供するＡＴＭ層機能処理装置を提供することにその目的
がある。
モデルに基づくＡＴＭ層の機能で網装置の位置と関係な
くいつも提供されるべき機能に該当する仮想チャンネル
および仮想経路別ＡＴＭセルを入力状態により多重化す
る機能、連結情報についてのテーブル管理、ＡＴＭ連結
設定／解除、セルルーチング、ＡＴＭ層のＦ４，Ｆ５Ｏ
ＡＭセルの区分およびループバック機能提供、トラヒッ
クモニタリング等の機能と、物理層の線路種類および伝
送方式の差異に適応するＡＴＭ層と物理層間の標準接続
規格を提供する等、ＡＴＭ層のプロトコル処理機能を提
供するＡＴＭ層機能処理装置を提供することにその目的
がある。
【００１８】
【課題を解決するための手段】上記目的を達成するため
の本発明は、加入者側の物理層の入力信号でセル伝送可
能信号を受けるとセル読み出しクロックを使用して抽出
したセル開始信号とセル入力データをバッファに格納し
て、格納されたセル数によりフラグを抽出して、セル割
り込み信号と抽出されたフラグを利用してスケジューリ
ングアルゴリズムにより多重化動作を遂行するＡＴＭ層
受信セル処理手段；マイクロプロセッサから伝達された
データからセルを形成してバッファに格納すると同時に
前記セル割り込み信号を発生するプロセッサインタフェ
ース手段；到着するセルを格納するセルバッファと出力
されるポートと接続する出力セルバッファおよび連結テ
ーブルと、連結テーブルをルックアップして該当ルーチ
ング値とマッチ信号が連結テーブルから出力されると出
力ポート識別子の値により入力セルのセルルーチングを
遂行し、適切な出力ポート識別子値によるフィールド割
り当てにより各物理リンクに接続された網側の物理層機
能処理部へ出力セルをルーチング、同報通信および選択
的同報通信を担当するＡＴＭ層送信セル処理手段；およ
び前記ＡＴＭ層受信セル処理手段とＡＴＭ層送信セル処
理手段の間で前記プロセッサインタフェース手段の制御
信号により前記ＡＴＭ層受信セル処理手段と前記ＡＴＭ
層送信セル処理手段を独立的に各物理リンクに接続され
た網側および加入者側の前記物理層機能処理部に接続で
きるように動作する機能モード処理手段を具備したこと
を特徴とする。
の本発明は、加入者側の物理層の入力信号でセル伝送可
能信号を受けるとセル読み出しクロックを使用して抽出
したセル開始信号とセル入力データをバッファに格納し
て、格納されたセル数によりフラグを抽出して、セル割
り込み信号と抽出されたフラグを利用してスケジューリ
ングアルゴリズムにより多重化動作を遂行するＡＴＭ層
受信セル処理手段；マイクロプロセッサから伝達された
データからセルを形成してバッファに格納すると同時に
前記セル割り込み信号を発生するプロセッサインタフェ
ース手段；到着するセルを格納するセルバッファと出力
されるポートと接続する出力セルバッファおよび連結テ
ーブルと、連結テーブルをルックアップして該当ルーチ
ング値とマッチ信号が連結テーブルから出力されると出
力ポート識別子の値により入力セルのセルルーチングを
遂行し、適切な出力ポート識別子値によるフィールド割
り当てにより各物理リンクに接続された網側の物理層機
能処理部へ出力セルをルーチング、同報通信および選択
的同報通信を担当するＡＴＭ層送信セル処理手段；およ
び前記ＡＴＭ層受信セル処理手段とＡＴＭ層送信セル処
理手段の間で前記プロセッサインタフェース手段の制御
信号により前記ＡＴＭ層受信セル処理手段と前記ＡＴＭ
層送信セル処理手段を独立的に各物理リンクに接続され
た網側および加入者側の前記物理層機能処理部に接続で
きるように動作する機能モード処理手段を具備したこと
を特徴とする。
【００１９】本発明の特徴を注意してみると、本発明は
Ｂ−ＩＳＤＮでどんなシステムでも共用使用が可能なよ
うにモジュール化した１Ｘ８の多重化／逆多重化および
ルーチング機能を遂行し、モジュール化設計の概念を通
じて国際および国内の標準化過程により変動するＡＴＭ
層管理機能の修正、拡張および改善が可能なようにして
全体システムの変化を防止できる。または、ベーシック
セル(basic-cell)という概念を導入してＡＴＭ層機能処
理装置の単純な接続(cascading) によりスイッチング素
子に使用可能なようにする等、拡張性を再考して設計し
た。
Ｂ−ＩＳＤＮでどんなシステムでも共用使用が可能なよ
うにモジュール化した１Ｘ８の多重化／逆多重化および
ルーチング機能を遂行し、モジュール化設計の概念を通
じて国際および国内の標準化過程により変動するＡＴＭ
層管理機能の修正、拡張および改善が可能なようにして
全体システムの変化を防止できる。または、ベーシック
セル(basic-cell)という概念を導入してＡＴＭ層機能処
理装置の単純な接続(cascading) によりスイッチング素
子に使用可能なようにする等、拡張性を再考して設計し
た。
【００２０】本発明の拡張構造を有するＡＴＭ層機能処
理装置が提供する主要機能は、次の通りである。
理装置が提供する主要機能は、次の通りである。
【００２１】先に、ＡＴＭ上位層サービスを提供するた
めのＡＴＭセルの経路提供を目的としてサービスの要求
がある時、呼(call)制御および信号エンティティ(entit
y)間の交渉(negotiation) に連結関連情報が定められ
る。この情報は、ＡＴＭ層管理エンティティがＡＴＭ層
機能処理装置へ制御命令を伝達して、ＡＴＭ層機能処理
装置がこの命令により連結テーブル（ＡＴＭの連結テー
ブルに種々の方法を使用できるが、本発明ではＬＡＮＣ
ＡＭを使用する）に情報を書き込むことによりＡＴＭ連
結を設定および解除する。このような過程を経てピア・
ツー・ピア(peer-to-peer)およびリンク・バイ・リンク
(link-by-link)間のＡＴＭ連結がなされた後、該当サー
ビス情報が上位層およびＡＴＭ層と物理層間に送受信さ
れながらサービスが提供されるようになる。
めのＡＴＭセルの経路提供を目的としてサービスの要求
がある時、呼(call)制御および信号エンティティ(entit
y)間の交渉(negotiation) に連結関連情報が定められ
る。この情報は、ＡＴＭ層管理エンティティがＡＴＭ層
機能処理装置へ制御命令を伝達して、ＡＴＭ層機能処理
装置がこの命令により連結テーブル（ＡＴＭの連結テー
ブルに種々の方法を使用できるが、本発明ではＬＡＮＣ
ＡＭを使用する）に情報を書き込むことによりＡＴＭ連
結を設定および解除する。このような過程を経てピア・
ツー・ピア(peer-to-peer)およびリンク・バイ・リンク
(link-by-link)間のＡＴＭ連結がなされた後、該当サー
ビス情報が上位層およびＡＴＭ層と物理層間に送受信さ
れながらサービスが提供されるようになる。
【００２２】または、いろんな物理層（最大８回線）で
ＡＴＭ層機能処理装置に到着するセルを効率的に多重化
して、多重化効率の向上は勿論セル処理性能を向上する
ために、一旦到着したセルをまずセルバッファに格納し
て、バッファの容量、バッファに格納されたセルの数、
セルバッファオーバーフローの有無、仮想連結間の優先
順位、ＯＡＭおよび信号セルの有無等の資源を利用して
優先入力セルの優先サービスの原則（ＦＣＦＳ，First
Come First Service) および同一優先順位セル間の平等
性保証の原則(Fairness)により多重化順序を決定し、こ
れにより該当セルを出力ポートに接続する方式に多重化
する。
ＡＴＭ層機能処理装置に到着するセルを効率的に多重化
して、多重化効率の向上は勿論セル処理性能を向上する
ために、一旦到着したセルをまずセルバッファに格納し
て、バッファの容量、バッファに格納されたセルの数、
セルバッファオーバーフローの有無、仮想連結間の優先
順位、ＯＡＭおよび信号セルの有無等の資源を利用して
優先入力セルの優先サービスの原則（ＦＣＦＳ，First
Come First Service) および同一優先順位セル間の平等
性保証の原則(Fairness)により多重化順序を決定し、こ
れにより該当セルを出力ポートに接続する方式に多重化
する。
【００２３】また、多重化されて入力されるＡＴＭセル
について逆多重化およびルーチング機能を提供すること
になるが、先に到着するセルからヘッダを抽出し、ヘッ
ダ情報にあるＶＰＩ／ＶＣＩ情報を利用して連結テーブ
ルをルックアップ(LOOK UP)する。この時、必要な該当
ルーチング値が連結テーブルから出力されると、この値
を使用して連結設定がされていないセルは廃棄し、連結
設定されたセルはルーチング値により該当する線路を通
じて出力して逆多重化機能を提供する。逆多重化機能は
点対点連結(point-to-point connection) についてのル
ーチング動作の支援だけでななくて、同報通信および分
配(distribution)サービスの支援、多重連結(multicast
connection)と多者間通話機能(point-to-multipoint c
onnetion) の支援のために適切な逆多重化動作を遂行す
るように設計された。
について逆多重化およびルーチング機能を提供すること
になるが、先に到着するセルからヘッダを抽出し、ヘッ
ダ情報にあるＶＰＩ／ＶＣＩ情報を利用して連結テーブ
ルをルックアップ(LOOK UP)する。この時、必要な該当
ルーチング値が連結テーブルから出力されると、この値
を使用して連結設定がされていないセルは廃棄し、連結
設定されたセルはルーチング値により該当する線路を通
じて出力して逆多重化機能を提供する。逆多重化機能は
点対点連結(point-to-point connection) についてのル
ーチング動作の支援だけでななくて、同報通信および分
配(distribution)サービスの支援、多重連結(multicast
connection)と多者間通話機能(point-to-multipoint c
onnetion) の支援のために適切な逆多重化動作を遂行す
るように設計された。
【００２４】または、同一の仮想チャンネルについて網
側接続のためのＶＰＩ／ＶＣＩ値と加入者側の接続ため
のＶＰＩ／ＶＣＩ値が異なる時、この仮想チャンネルを
通じてサービスされるＡＴＭセルでこれら二つのＶＰＩ
／ＶＣＩ値間を変換するＶＰＩ／ＶＣＩ変換機能が要求
されるが、これは逆多重化動作で連結テーブルをルック
アップする過程で変換値を検索して利用する。
側接続のためのＶＰＩ／ＶＣＩ値と加入者側の接続ため
のＶＰＩ／ＶＣＩ値が異なる時、この仮想チャンネルを
通じてサービスされるＡＴＭセルでこれら二つのＶＰＩ
／ＶＣＩ値間を変換するＶＰＩ／ＶＣＩ変換機能が要求
されるが、これは逆多重化動作で連結テーブルをルック
アップする過程で変換値を検索して利用する。
【００２５】または、本発明は広帯域アクセス網を構成
するアクセス網装置に使用して多重化および集線機能を
遂行できるだけではなくて、進むＡＴＭ層受信セル処理
部とＡＴＭ層送信セル処理部を分離して使用すると広帯
域端末のＢ−ＩＳＤＮ接続カード用としても使用可能な
ように設計され、機能別モジュール化された形態の構造
を持つことにより今後の勧告案の機能追加と異なる要求
事項の出現時に容易に適応できるし、物理的な直列接続
だけで交換機能を提供するように構成することにより基
本的なＡＴＭ層プロトコル処理機能を包含して今後のサ
ービス収容(acommodating)のためのサービス交換機構成
に使用されるようにした。
するアクセス網装置に使用して多重化および集線機能を
遂行できるだけではなくて、進むＡＴＭ層受信セル処理
部とＡＴＭ層送信セル処理部を分離して使用すると広帯
域端末のＢ−ＩＳＤＮ接続カード用としても使用可能な
ように設計され、機能別モジュール化された形態の構造
を持つことにより今後の勧告案の機能追加と異なる要求
事項の出現時に容易に適応できるし、物理的な直列接続
だけで交換機能を提供するように構成することにより基
本的なＡＴＭ層プロトコル処理機能を包含して今後のサ
ービス収容(acommodating)のためのサービス交換機構成
に使用されるようにした。
【００２６】
【発明の実施の形態】以下、添付された図面を参照して
本発明の一実施の形態を詳細に説明する。
本発明の一実施の形態を詳細に説明する。
【００２７】図１は本発明によるＡＴＭ層(layer) 機能
処理装置の概略的な動作のフローチャートを示す。
処理装置の概略的な動作のフローチャートを示す。
【００２８】まず、バッファ、レジスタ、ＣＡＭ等の資
源(resouces)を初期化して、次いで、ソフトウェアで実
施された機能により機能モード（終端ノード、中間ノー
ド、多重ノード）のセッティングにより装着されたシス
テムに適合する機能モードとして動作モードを決定し、
次いで物理層および上位層との接続に要求されるポート
数（最大８）およびインタフェース方式(Recieve Ready
方式、ＡＴＭフォーラムで提案したUtopiaインタフェー
ス方式、ＰＭＣ Sierra 社で提案するＰＭＣインタフェ
ース方式）を決定することにより、動作準備を完了させ
る（ステップ１）。
源(resouces)を初期化して、次いで、ソフトウェアで実
施された機能により機能モード（終端ノード、中間ノー
ド、多重ノード）のセッティングにより装着されたシス
テムに適合する機能モードとして動作モードを決定し、
次いで物理層および上位層との接続に要求されるポート
数（最大８）およびインタフェース方式(Recieve Ready
方式、ＡＴＭフォーラムで提案したUtopiaインタフェー
ス方式、ＰＭＣ Sierra 社で提案するＰＭＣインタフェ
ース方式）を決定することにより、動作準備を完了させ
る（ステップ１）。
【００２９】次いで、固定チャンネルにすでに定められ
た仮想経路／仮想チャンネル（信号機能により設定され
た連結(a connection set)があれば該当仮想チャンネル
／仮想経路）が提供するＡＴＭ連結情報を、本装置の動
作によりＡＴＭ連結テーブルに記録する（ステップ
２）。
た仮想経路／仮想チャンネル（信号機能により設定され
た連結(a connection set)があれば該当仮想チャンネル
／仮想経路）が提供するＡＴＭ連結情報を、本装置の動
作によりＡＴＭ連結テーブルに記録する（ステップ
２）。
【００３０】一連の処理が終わると、入力されるセルの
有無を確認し（ステップ３）、セルの入力が要請される
と、入力段でセルのセル同期信号およびセル有効信号に
よりＡＴＭセルが到着するとそのセルに該当する連結識
別子（ＶＰＩ／ＶＣＩ）があるかを確認して（ステップ
４）、該当連結がなければそのセルを廃棄して（ステッ
プ５）、あれば機能モードにより該当モードでのプロト
コル処理を行って次の段へ伝送する（ステップ６〜
９）。
有無を確認し（ステップ３）、セルの入力が要請される
と、入力段でセルのセル同期信号およびセル有効信号に
よりＡＴＭセルが到着するとそのセルに該当する連結識
別子（ＶＰＩ／ＶＣＩ）があるかを確認して（ステップ
４）、該当連結がなければそのセルを廃棄して（ステッ
プ５）、あれば機能モードにより該当モードでのプロト
コル処理を行って次の段へ伝送する（ステップ６〜
９）。
【００３１】この時、各機能モードでの動作は本発明の
機能ブロック別説明で詳細に説明する。
機能ブロック別説明で詳細に説明する。
【００３２】図２は本発明によるＡＴＭ層機能処理装置
の一実施の形態のブロック構成図であり、図面で１０は
ＡＴＭ層受信セル処理部、２０はＡＴＭ層送信セル処理
部、３０はプロセッサインタフェース部、４０は機能モ
ード処理部、５０は物理層機能処理部、６０はシステム
制御プロセス機能部を各々示す。
の一実施の形態のブロック構成図であり、図面で１０は
ＡＴＭ層受信セル処理部、２０はＡＴＭ層送信セル処理
部、３０はプロセッサインタフェース部、４０は機能モ
ード処理部、５０は物理層機能処理部、６０はシステム
制御プロセス機能部を各々示す。
【００３３】ＡＴＭ層機能処理装置は、核心機能の多重
化／逆多重化およびＡＴＭ層プロトコル機能を担当する
ＡＴＭ層受信セル処理部１０およびＡＴＭ層送信セル処
理部２０と、これら二つの処理部を支援する機能部とし
てシステム制御プロセッサ機能部６０と、接続機能を提
供するプロセッサインタフェース部３０と、ＡＴＭ層受
信セル処理部１０およびＡＴＭ層送信セル処理部２０を
各々独立的に、あるいは連続的に使用できるように機能
モードによる接続（インタフェース）機能を提供する機
能モード処理部４０とを包含して、大きく４個の機能処
理部で構成される。
化／逆多重化およびＡＴＭ層プロトコル機能を担当する
ＡＴＭ層受信セル処理部１０およびＡＴＭ層送信セル処
理部２０と、これら二つの処理部を支援する機能部とし
てシステム制御プロセッサ機能部６０と、接続機能を提
供するプロセッサインタフェース部３０と、ＡＴＭ層受
信セル処理部１０およびＡＴＭ層送信セル処理部２０を
各々独立的に、あるいは連続的に使用できるように機能
モードによる接続（インタフェース）機能を提供する機
能モード処理部４０とを包含して、大きく４個の機能処
理部で構成される。
【００３４】本発明は図３〜図５のように三つの種類の
機能モードとして動作できるから、Ｂ−ＩＳＤＮ網で中
間ノードに該当するＢ−ＮＴ(Broadband Network Termi
nator)、ＡＮ(Access Node) 等に使用されＡＴＭ層のプ
ロトコル処理機能およびルーチング機能を提供する場合
には、ＡＴＭ層受信セル処理部１０とＡＴＭ層送信セル
処理部２０が連動して動作する中間ノードモード(inter
mediate Node Mode)にセッティングし、ＭＵＸ(Multipl
exer；多重化器）およびＣＯＮ（Concentrator；集線装
置）等に使用されて多重化／逆多重化動作および集線機
能を提供する場合には、ＡＴＭ層受信セル処理部１０と
ＡＴＭ層送信セル処理部２０が独立的に物理層機能処理
部５０と接続されて動作する多重ノードモード(Multipl
exing Node Mode)にセッティングし、Ｂ−ＩＳＤＮ網か
ら加入者側の終端装置のＢ−ＴＡ(Broadband Terminal
Adaptor)、Ｂ−ＴＥ(Broadband Terminal Equipment)等
に使用されてＡＴＭ層プロトコルで網アクセスのための
ＡＴＭ層機能を提供する場合には、ＡＴＭ層受信セル処
理部１０とＡＴＭ層送信セル処理部２０が各々独立的に
上位層機能処理部と接続されて動作する終端システムモ
ード(End System Mode) にセッティングする。
機能モードとして動作できるから、Ｂ−ＩＳＤＮ網で中
間ノードに該当するＢ−ＮＴ(Broadband Network Termi
nator)、ＡＮ(Access Node) 等に使用されＡＴＭ層のプ
ロトコル処理機能およびルーチング機能を提供する場合
には、ＡＴＭ層受信セル処理部１０とＡＴＭ層送信セル
処理部２０が連動して動作する中間ノードモード(inter
mediate Node Mode)にセッティングし、ＭＵＸ(Multipl
exer；多重化器）およびＣＯＮ（Concentrator；集線装
置）等に使用されて多重化／逆多重化動作および集線機
能を提供する場合には、ＡＴＭ層受信セル処理部１０と
ＡＴＭ層送信セル処理部２０が独立的に物理層機能処理
部５０と接続されて動作する多重ノードモード(Multipl
exing Node Mode)にセッティングし、Ｂ−ＩＳＤＮ網か
ら加入者側の終端装置のＢ−ＴＡ(Broadband Terminal
Adaptor)、Ｂ−ＴＥ(Broadband Terminal Equipment)等
に使用されてＡＴＭ層プロトコルで網アクセスのための
ＡＴＭ層機能を提供する場合には、ＡＴＭ層受信セル処
理部１０とＡＴＭ層送信セル処理部２０が各々独立的に
上位層機能処理部と接続されて動作する終端システムモ
ード(End System Mode) にセッティングする。
【００３５】ＡＴＭ層受信セル処理部１０は、最大８ポ
ートの物理的層機能処理部５０と接続されて物理層機能
処理部５０から入力される情報を多重化して、機能モー
ド処理部４０へ伝達する。ＡＴＭ層受信セル処理部１０
は大きく入力資源処理部１１とＡＴＭ受信セル処理器１
２で構成され、入力資源処理器１１は物理層機能処理部
５０との接続を担当して、接続に要求されるバッファの
大きさによる接続能力、物理層機能処理部５０の動作速
度への適応および物理層機能処理部５０とのインタフェ
ース方式（本発明の入力資源処理器１１は、Recieve Re
ady 方式、ＡＴＭフォーラムで提案したUtopiaインタフ
ェース方式を選択的に支援可能とする）への適応性を保
証する機能を提供する。すなわち、インタフェース方式
による入力インタフェース信号（１−ａ）に同期された
セルを５３バイト単位で受信して入力資源処理器１１に
ある各入力ポート別に独立したバッファ（線路当たり１
個ずつのＦＩＦＯ）に格納し、バッファに格納されたセ
ルの数量およびバッファの状態を随時にプロセッサイン
タフェース部３０へ報告する。
ートの物理的層機能処理部５０と接続されて物理層機能
処理部５０から入力される情報を多重化して、機能モー
ド処理部４０へ伝達する。ＡＴＭ層受信セル処理部１０
は大きく入力資源処理部１１とＡＴＭ受信セル処理器１
２で構成され、入力資源処理器１１は物理層機能処理部
５０との接続を担当して、接続に要求されるバッファの
大きさによる接続能力、物理層機能処理部５０の動作速
度への適応および物理層機能処理部５０とのインタフェ
ース方式（本発明の入力資源処理器１１は、Recieve Re
ady 方式、ＡＴＭフォーラムで提案したUtopiaインタフ
ェース方式を選択的に支援可能とする）への適応性を保
証する機能を提供する。すなわち、インタフェース方式
による入力インタフェース信号（１−ａ）に同期された
セルを５３バイト単位で受信して入力資源処理器１１に
ある各入力ポート別に独立したバッファ（線路当たり１
個ずつのＦＩＦＯ）に格納し、バッファに格納されたセ
ルの数量およびバッファの状態を随時にプロセッサイン
タフェース部３０へ報告する。
【００３６】ＡＴＭ受信セル処理器１２は、最大８ポー
トから入力されたサービス情報のセルを入力資源処理器
１１とプロセッサインタフェース部３０から受信したバ
ッファの状態情報、優先順位情報およびスケジューリン
グアルゴリズムにより多重化する動作を提供して、多重
化されたセルは順番に機能モード処理部４０へ伝達する
機能を提供する。
トから入力されたサービス情報のセルを入力資源処理器
１１とプロセッサインタフェース部３０から受信したバ
ッファの状態情報、優先順位情報およびスケジューリン
グアルゴリズムにより多重化する動作を提供して、多重
化されたセルは順番に機能モード処理部４０へ伝達する
機能を提供する。
【００３７】ＡＴＭ層送信セル処理部２０は、機能モー
ド処理部４０から入力されたＡＴＭセルについてヘッダ
情報を抽出し、この情報を利用した連結テーブル検索動
作を通じてルーチングポートＮｏ．、変換ＶＰＩ／ＶＣ
Ｉ値、連結設定の有無およびマルチキャスティング連結
可否に関するデータを抽出し、このデータを利用して入
力セルを該当する物理層機能処理部５０へ伝達する逆多
重化動作を提供する。
ド処理部４０から入力されたＡＴＭセルについてヘッダ
情報を抽出し、この情報を利用した連結テーブル検索動
作を通じてルーチングポートＮｏ．、変換ＶＰＩ／ＶＣ
Ｉ値、連結設定の有無およびマルチキャスティング連結
可否に関するデータを抽出し、このデータを利用して入
力セルを該当する物理層機能処理部５０へ伝達する逆多
重化動作を提供する。
【００３８】ＡＴＭ層送信セル処理部２０は大きくＡＴ
Ｍ送信セル処理器２１と出力資源処理器２２で構成さ
れ、ＡＴＭ送信セル処理器２１は機能モード処理部４０
から受信したセルを該当するポートの物理層機能処理部
５０へ伝達するためのセル処理動作と逆多重化情報を生
成する役割をし、出力資源処理器２２はＡＴＭ送信セル
処理器２１から伝達される逆多重化情報を利用してＡＴ
Ｍセルを該当する物理層機能処理部５０に接続する機能
を担当して、接続に要求されるバッファの大きさによる
接続能力、物理層処理部５０の動作速度への適応および
物理層機能処理部５０とのインタフェース方式（本発明
の出力資源処理器２２は、Recieve Ready方式、ＡＴＭ
フォーラムで提案したUtopiaインタフェース方式を選択
的に支援可能とする）への適応性を保証する機能を提供
する。すなわち、インタフェース方式による出力インタ
フェース信号（２−ｃ）に同期したセルを、５３バイト
単位で物理層機能処理部５０内にある入力バッファへ状
態を勘案して送信する。
Ｍ送信セル処理器２１と出力資源処理器２２で構成さ
れ、ＡＴＭ送信セル処理器２１は機能モード処理部４０
から受信したセルを該当するポートの物理層機能処理部
５０へ伝達するためのセル処理動作と逆多重化情報を生
成する役割をし、出力資源処理器２２はＡＴＭ送信セル
処理器２１から伝達される逆多重化情報を利用してＡＴ
Ｍセルを該当する物理層機能処理部５０に接続する機能
を担当して、接続に要求されるバッファの大きさによる
接続能力、物理層処理部５０の動作速度への適応および
物理層機能処理部５０とのインタフェース方式（本発明
の出力資源処理器２２は、Recieve Ready方式、ＡＴＭ
フォーラムで提案したUtopiaインタフェース方式を選択
的に支援可能とする）への適応性を保証する機能を提供
する。すなわち、インタフェース方式による出力インタ
フェース信号（２−ｃ）に同期したセルを、５３バイト
単位で物理層機能処理部５０内にある入力バッファへ状
態を勘案して送信する。
【００３９】この時、ＡＴＭ送信セル処理器２２は入力
されたサービス情報のセルについての情報をプロセッサ
インタフェース部３０から受信して連結テーブルに記録
した後、この情報を検索の標準情報として利用する。ま
たは、出力資源処理器２２はプロセッサインタフェース
部３０から点対点連結(Point-to-Point connection)、
点対多重点連結(Point-to-Multipoint connection)およ
びマルチキャスティングに関する情報を入手してセルル
ーチング動作に使用する。
されたサービス情報のセルについての情報をプロセッサ
インタフェース部３０から受信して連結テーブルに記録
した後、この情報を検索の標準情報として利用する。ま
たは、出力資源処理器２２はプロセッサインタフェース
部３０から点対点連結(Point-to-Point connection)、
点対多重点連結(Point-to-Multipoint connection)およ
びマルチキャスティングに関する情報を入手してセルル
ーチング動作に使用する。
【００４０】プロセッサインタフェース部３０は、ＣＰ
Ｕ上にソフトウェアとして実施されたシステム制御プロ
セッサ機能部６０間のプロセッサ／ハードウェア間接続
を提供する機能処理部として、ソフトウェア上の信号機
能により提供されるＡＴＭ連結情報を伝達され、本装置
の動作に必要な情報（連結設定された仮想経路／仮想チ
ャンネル別連結タイプ、変換情報、ルーチングポートＮ
ｏ．、多重化優先順位、網の過負荷可否の情報等）に加
工して、これを多重化処理を担当する機能部とＡＴＭ連
結テーブルに記録を担当する機能部へ伝送する役割をす
る。
Ｕ上にソフトウェアとして実施されたシステム制御プロ
セッサ機能部６０間のプロセッサ／ハードウェア間接続
を提供する機能処理部として、ソフトウェア上の信号機
能により提供されるＡＴＭ連結情報を伝達され、本装置
の動作に必要な情報（連結設定された仮想経路／仮想チ
ャンネル別連結タイプ、変換情報、ルーチングポートＮ
ｏ．、多重化優先順位、網の過負荷可否の情報等）に加
工して、これを多重化処理を担当する機能部とＡＴＭ連
結テーブルに記録を担当する機能部へ伝送する役割をす
る。
【００４１】または、入力および出力バッファの状態情
報(State information) と本発明の状態情報は随時プロ
セッサインタフェース部３０に報告されて、この情報を
多重化／逆多重化動作制御情報に変換し本発明を統制す
る機能も遂行する。
報(State information) と本発明の状態情報は随時プロ
セッサインタフェース部３０に報告されて、この情報を
多重化／逆多重化動作制御情報に変換し本発明を統制す
る機能も遂行する。
【００４２】このようなプロセッサインタフェース部３
０の動作を考察してみると、システム制御プロセッサ機
能部６０でチップ選択信号が送出(assert)されると、ア
ドレスデコーダはマイクロプロセッサから伝達されたア
ドレスを解析して選択された該当レジスタ、バッファお
よび連結テーブル選択信号を状態および制御レジスタと
バッファ制御ロジックおよび連結テーブル接続ロジック
へ伝達し、上記状態および制御(Status and control)レ
ジスタはプロセッサから受信したデータをレジスタ選択
信号に同期して該当レジスタに書き込みながら各入力バ
ッファをリセットしたり全フラグをマイクロプロセッサ
へ伝送して該当バッファの状態のことを知らせて、出力
ポート識別子値のフィールド割り当てによりセルの点対
点ルーチング、同報通信および選択的同報通信等の制御
情報を提供する。連結テーブル接続ロジックは、プロセ
ッサから受信した連結制御およびＡＴＭヘッダ変換とル
ーチングについての制御データを連結テーブル選択信号
に同期して該当連結テーブルに書き込んだり読み取った
りする動作をする。
０の動作を考察してみると、システム制御プロセッサ機
能部６０でチップ選択信号が送出(assert)されると、ア
ドレスデコーダはマイクロプロセッサから伝達されたア
ドレスを解析して選択された該当レジスタ、バッファお
よび連結テーブル選択信号を状態および制御レジスタと
バッファ制御ロジックおよび連結テーブル接続ロジック
へ伝達し、上記状態および制御(Status and control)レ
ジスタはプロセッサから受信したデータをレジスタ選択
信号に同期して該当レジスタに書き込みながら各入力バ
ッファをリセットしたり全フラグをマイクロプロセッサ
へ伝送して該当バッファの状態のことを知らせて、出力
ポート識別子値のフィールド割り当てによりセルの点対
点ルーチング、同報通信および選択的同報通信等の制御
情報を提供する。連結テーブル接続ロジックは、プロセ
ッサから受信した連結制御およびＡＴＭヘッダ変換とル
ーチングについての制御データを連結テーブル選択信号
に同期して該当連結テーブルに書き込んだり読み取った
りする動作をする。
【００４３】機能モード処理部４０は、システム制御プ
ロセッサ機能部６０から受信したデータによりプロセッ
サインタフェース部３０からモード選択信号（４−ｃ）
を受けて、ＡＴＭ層受信セル処理部１０およびＡＴＭ層
送信セル処理部２０を各々連続的（中間ノードモード）
に、或いは独立的（多重ノードモード、終端ノードモー
ド）に使用できるようにＡＴＭ層受信セル処理部１０と
ＡＴＭ層送信セル処理部２０を直接連結したり、独立的
に網側および加入者側の物理層機能処理部５０および上
位層機能処理部に接続させる。
ロセッサ機能部６０から受信したデータによりプロセッ
サインタフェース部３０からモード選択信号（４−ｃ）
を受けて、ＡＴＭ層受信セル処理部１０およびＡＴＭ層
送信セル処理部２０を各々連続的（中間ノードモード）
に、或いは独立的（多重ノードモード、終端ノードモー
ド）に使用できるようにＡＴＭ層受信セル処理部１０と
ＡＴＭ層送信セル処理部２０を直接連結したり、独立的
に網側および加入者側の物理層機能処理部５０および上
位層機能処理部に接続させる。
【００４４】モード選択信号（４−ｃ）が中間ノードモ
ードであれば、図３のように機能モード処理部４０で
“Ａ”点と“Ｂ”点が接続されて（１−ｃ）信号と（２
−ａ）信号が直接連結され、ＡＴＭ層受信セル処理部１
０とＡＴＭ層送信セル処理部２０が連動して動作する。
ードであれば、図３のように機能モード処理部４０で
“Ａ”点と“Ｂ”点が接続されて（１−ｃ）信号と（２
−ａ）信号が直接連結され、ＡＴＭ層受信セル処理部１
０とＡＴＭ層送信セル処理部２０が連動して動作する。
【００４５】モード選択信号（４−ｃ）が多重ノードモ
ードの場合、図４のように機能モード処理部４０で
“Ａ”点と“Ｄ”点が接続されて、“Ｂ”点と“Ｃ”点
が接続されて、（１−ｃ）信号と（４−ａ）信号が（２
−ａ）信号と（４−ｂ）信号に直接連結されて、ＡＴＭ
層受信セル処理部１０と物理層機能処理部５０が連動し
て動作する。
ードの場合、図４のように機能モード処理部４０で
“Ａ”点と“Ｄ”点が接続されて、“Ｂ”点と“Ｃ”点
が接続されて、（１−ｃ）信号と（４−ａ）信号が（２
−ａ）信号と（４−ｂ）信号に直接連結されて、ＡＴＭ
層受信セル処理部１０と物理層機能処理部５０が連動し
て動作する。
【００４６】モード選択信号（４−ｃ）が終端ノードモ
ードの場合、図５のように機能モード処理部４０で
“Ａ”点と“Ｆ”点が接続されて、“Ｂ”点と“Ｅ”点
が接続されて、（１−ｃ）信号と（４−ａ）信号が（２
−ａ）信号と（４−ｂ）信号に直接連結されて、ＡＴＭ
層受信セル処理部１０と上位層機能処理部が連動して動
作する。
ードの場合、図５のように機能モード処理部４０で
“Ａ”点と“Ｆ”点が接続されて、“Ｂ”点と“Ｅ”点
が接続されて、（１−ｃ）信号と（４−ａ）信号が（２
−ａ）信号と（４−ｂ）信号に直接連結されて、ＡＴＭ
層受信セル処理部１０と上位層機能処理部が連動して動
作する。
【００４７】図６は本発明によるＡＴＭ層受信セル処理
部１０のブロック構成図を示す。
部１０のブロック構成図を示す。
【００４８】ＡＴＭ層受信セル処理部１０は、最大８ポ
ートの物理層機能処理部５０から入力される情報を多重
化して機能モード処理部４０へ伝達するＡＴＭセル多重
化器として、物理層との接続に要求されるバッファの大
きさによる接続能力、動作速度への適応およびインタフ
ェース方式への適応性を保証して、受信したバッファの
状態情報、優先順位情報およびスケジューリングアルゴ
リズムにより多重化する動作を提供する。
ートの物理層機能処理部５０から入力される情報を多重
化して機能モード処理部４０へ伝達するＡＴＭセル多重
化器として、物理層との接続に要求されるバッファの大
きさによる接続能力、動作速度への適応およびインタフ
ェース方式への適応性を保証して、受信したバッファの
状態情報、優先順位情報およびスケジューリングアルゴ
リズムにより多重化する動作を提供する。
【００４９】図面のように本発明によるＡＴＭ層受信セ
ル処理部１０は、最大８ポートの物理層機能処理部５０
と接続されて加入者側の物理層の多数の入力ポートから
セル伝送可能信号、セル開始信号、セル読み出しクロッ
クを受信すると、セル読み出しクロックを使用して抽出
したセル開始信号とセル入力データをバッファに格納し
て格納されたセル数によりフラグを抽出して出力し、セ
ル計数クロックにより受信セルを計算してバッファの状
態(Status)を出力し、バッファ読み出し信号によりセル
データを出力する入力資源処理器１１、上記プロセッサ
インタフェース部３０からの信号およびメンテナンスセ
ルがあることを知らせるセル割り込み信号と上記入力資
源処理器１１の入力されたフラグにより、多数のバッフ
ァ中で優先順位によりバッファを選択できるバッファ選
択信号を出力するスケジューリング制御回路１２１、お
よび上記スケジューリング制御回路１２１のバッファ選
択信号により上記入力資源処理器１１およびプロセッサ
インタフェース部３０に存在するバッファをバッファ読
み出し信号で制御しながら選択された一つのバッファか
ら出力されたバッファ出力データおよびプロセッサ出力
セルデータを受信した後、各入力ポート毎に唯一の値に
割り当てられたポート識別子を挿入してバイトクロッ
ク、セルイネーブル、セルシンクに同期して出力ポート
に出力して、上記プロセッサインタフェース部３０から
伝達されたプロセッサデータにより信号およびメンテナ
ンスセルを構成してバッファに格納して、制御および状
態レジスタを構成して状態報告信号(a status reportin
g signal) を上記プロセッサインタフェース部３０に出
力するセル出力処理回路１２２を具備する。
ル処理部１０は、最大８ポートの物理層機能処理部５０
と接続されて加入者側の物理層の多数の入力ポートから
セル伝送可能信号、セル開始信号、セル読み出しクロッ
クを受信すると、セル読み出しクロックを使用して抽出
したセル開始信号とセル入力データをバッファに格納し
て格納されたセル数によりフラグを抽出して出力し、セ
ル計数クロックにより受信セルを計算してバッファの状
態(Status)を出力し、バッファ読み出し信号によりセル
データを出力する入力資源処理器１１、上記プロセッサ
インタフェース部３０からの信号およびメンテナンスセ
ルがあることを知らせるセル割り込み信号と上記入力資
源処理器１１の入力されたフラグにより、多数のバッフ
ァ中で優先順位によりバッファを選択できるバッファ選
択信号を出力するスケジューリング制御回路１２１、お
よび上記スケジューリング制御回路１２１のバッファ選
択信号により上記入力資源処理器１１およびプロセッサ
インタフェース部３０に存在するバッファをバッファ読
み出し信号で制御しながら選択された一つのバッファか
ら出力されたバッファ出力データおよびプロセッサ出力
セルデータを受信した後、各入力ポート毎に唯一の値に
割り当てられたポート識別子を挿入してバイトクロッ
ク、セルイネーブル、セルシンクに同期して出力ポート
に出力して、上記プロセッサインタフェース部３０から
伝達されたプロセッサデータにより信号およびメンテナ
ンスセルを構成してバッファに格納して、制御および状
態レジスタを構成して状態報告信号(a status reportin
g signal) を上記プロセッサインタフェース部３０に出
力するセル出力処理回路１２２を具備する。
【００５０】上記のように構成されるＡＴＭ層受信セル
処理部１０の動作を考察してみると、上記各々の構成要
素はシステムクロックを受信して動作し、構成要素がプ
ロセッサインタフェース部３０と動作する場合には、プ
ロセッサで発生されたプロセッサクロックを受信して動
作する。
処理部１０の動作を考察してみると、上記各々の構成要
素はシステムクロックを受信して動作し、構成要素がプ
ロセッサインタフェース部３０と動作する場合には、プ
ロセッサで発生されたプロセッサクロックを受信して動
作する。
【００５１】入力資源処理器１１は多数の入力ポート
（最大８ポート）から入力インタフェース信号（セル伝
送可能信号、セル開始信号、セル読み出しクロック）に
同期されたセルを受信して入力されるセルをバッファに
格納するとともに、各８台で構成されたフラグを抽出し
てスケジューリング制御回路１２１へ伝送して、スケジ
ューリング制御回路１２１はプロセッサインタフェース
部３０から信号およびメンテナンスセルがあることを知
らせるセル割り込み信号と入力されたフラグにより９個
のバッファ中で優先順位によりバッファを選択できる９
個のバッファ選択信号をスケジューリング制御回路１２
１で生成されたセルクロックに同期して出力する。
（最大８ポート）から入力インタフェース信号（セル伝
送可能信号、セル開始信号、セル読み出しクロック）に
同期されたセルを受信して入力されるセルをバッファに
格納するとともに、各８台で構成されたフラグを抽出し
てスケジューリング制御回路１２１へ伝送して、スケジ
ューリング制御回路１２１はプロセッサインタフェース
部３０から信号およびメンテナンスセルがあることを知
らせるセル割り込み信号と入力されたフラグにより９個
のバッファ中で優先順位によりバッファを選択できる９
個のバッファ選択信号をスケジューリング制御回路１２
１で生成されたセルクロックに同期して出力する。
【００５２】上記の入力資源処理器１１は、上記スケジ
ューリング制御回路１２１から８個のバッファ選択信号
を受けると、スケジューリング制御回路１２１で生成さ
れたセル計数クロックに同期してセル数を計数して入力
ポートから伝達されたセルの格納可否を判断し、セル出
力処理回路１２２では上記バッファ選択信号により上記
入力資源処理器１１およびプロセッサインタフェース部
３０に存在するバッファをバッファ読み出し信号により
制御しながら選択された一つのバッファから出力された
バッファ出力データおよびプロセッサ出力セルデータを
受信した後、各入力ポート毎に唯一の値に割り当てられ
たポート識別子を挿入してバイトクロック、セルイネー
ブル、セルシンクに同期して出力ポートへ伝送する。
ューリング制御回路１２１から８個のバッファ選択信号
を受けると、スケジューリング制御回路１２１で生成さ
れたセル計数クロックに同期してセル数を計数して入力
ポートから伝達されたセルの格納可否を判断し、セル出
力処理回路１２２では上記バッファ選択信号により上記
入力資源処理器１１およびプロセッサインタフェース部
３０に存在するバッファをバッファ読み出し信号により
制御しながら選択された一つのバッファから出力された
バッファ出力データおよびプロセッサ出力セルデータを
受信した後、各入力ポート毎に唯一の値に割り当てられ
たポート識別子を挿入してバイトクロック、セルイネー
ブル、セルシンクに同期して出力ポートへ伝送する。
【００５３】または、プロセッサインタフェース部３０
から伝達されたプロセッサデータから信号およびメンテ
ナンスセルを構成してバッファに格納し、制御および状
態レジスタを構成して多重化器の状態をマイクロプロセ
ッサへ報告して制御するプロセッサインタフェース部３
０と接続される。
から伝達されたプロセッサデータから信号およびメンテ
ナンスセルを構成してバッファに格納し、制御および状
態レジスタを構成して多重化器の状態をマイクロプロセ
ッサへ報告して制御するプロセッサインタフェース部３
０と接続される。
【００５４】物理層処理部５０との接続は、使用する位
置に合うインタフェース方式により受信準備(Recieve R
eady) 方式、ＰＭＣ Ｓｉｅｒｒａ社で提案すＰＭＣイ
ンタフェース(Interface) 方式、ＡＴＭフォーラムで提
案したＵｔｏｐｉａインタフェース(Interface) 方式等
選択的に異なる構成とできるが、本発明の説明ではＰＭ
Ｃインタフェース(Interface) 方式を基準として動作を
説明する。
置に合うインタフェース方式により受信準備(Recieve R
eady) 方式、ＰＭＣ Ｓｉｅｒｒａ社で提案すＰＭＣイ
ンタフェース(Interface) 方式、ＡＴＭフォーラムで提
案したＵｔｏｐｉａインタフェース(Interface) 方式等
選択的に異なる構成とできるが、本発明の説明ではＰＭ
Ｃインタフェース(Interface) 方式を基準として動作を
説明する。
【００５５】入力資源処理器１１は、入力ポートからセ
ル入力データが存在することを知らせるセル伝送可能
（ＲＣＡ）信号により出力されたセル読み出しクロック
に同期したセル開始信号を受信してセル計数器に一つの
セルが受信されることを知らせる入力セル受信ロジック
と、セル入力データを格納するための８個のバッファ
と、上記のバッファにセル読み出しクロックに同期した
８個のセル入力データをセル単位でバッファに書き込む
ためのバッファ書き込み制御器と、上記入力セル受信ロ
ジックから出力した８個のカウント増加信号とスケジュ
ーリング制御回路１２１から伝達されるセル計数クロッ
クと８個のバッファ選択信号からバッファに存在するセ
ルの数を計数してセル数比較器へ伝達するセル計数器
と、上記セル計数器からセル数を伝達されフラグを抽出
するセル数比較器を具備する。
ル入力データが存在することを知らせるセル伝送可能
（ＲＣＡ）信号により出力されたセル読み出しクロック
に同期したセル開始信号を受信してセル計数器に一つの
セルが受信されることを知らせる入力セル受信ロジック
と、セル入力データを格納するための８個のバッファ
と、上記のバッファにセル読み出しクロックに同期した
８個のセル入力データをセル単位でバッファに書き込む
ためのバッファ書き込み制御器と、上記入力セル受信ロ
ジックから出力した８個のカウント増加信号とスケジュ
ーリング制御回路１２１から伝達されるセル計数クロッ
クと８個のバッファ選択信号からバッファに存在するセ
ルの数を計数してセル数比較器へ伝達するセル計数器
と、上記セル計数器からセル数を伝達されフラグを抽出
するセル数比較器を具備する。
【００５６】上記のように構成される入力資源処理器１
１の動作をみると、入力セル受信ロジックは、８個の入
力ポートから一つ以上の伝送するセルが存在するという
セル伝送可能信号を受けるとセル読み出しクロックを使
用してセル開始信号を受信して、一つのセル（１−ａ）
が完全に受信された後、セル計数器ヘカウント増加を知
らせる。
１の動作をみると、入力セル受信ロジックは、８個の入
力ポートから一つ以上の伝送するセルが存在するという
セル伝送可能信号を受けるとセル読み出しクロックを使
用してセル開始信号を受信して、一つのセル（１−ａ）
が完全に受信された後、セル計数器ヘカウント増加を知
らせる。
【００５７】バッファ書き込み制御器は、セル読み出し
クロックに同期された５３バイトのセル入力データを受
信して各入力ポート当り一つずつ存在するバッファにバ
ッファ書き込み信号を使用して格納し、セル数比較器で
バッファが充満（ＦＦ）されていることを知らせる場
合、これ以上セル入力データ（１−ａ）がバッファに格
納されるのを防止する。
クロックに同期された５３バイトのセル入力データを受
信して各入力ポート当り一つずつ存在するバッファにバ
ッファ書き込み信号を使用して格納し、セル数比較器で
バッファが充満（ＦＦ）されていることを知らせる場
合、これ以上セル入力データ（１−ａ）がバッファに格
納されるのを防止する。
【００５８】セル計数器はバッファがフル状態の場合計
数器の増減を防止し、上記入力セル受信ロジックからカ
ウント増加を受けるとカウンタが増加し、バッファ選択
信号（１−ｅ）を受けると計数器が減少してセル数を決
定する。
数器の増減を防止し、上記入力セル受信ロジックからカ
ウント増加を受けるとカウンタが増加し、バッファ選択
信号（１−ｅ）を受けると計数器が減少してセル数を決
定する。
【００５９】上記決定されたセル数を入力したセル数比
較器は、バッファ内に一つ以上のセルが存在することを
知らせるＮＥＦ(Not Empty Flag)とセルがバッファの容
量の２／３以上を占有することを知らせるＡＦＦ(Almos
t Full Flag)およびバッファが充満されることを知らせ
るＦＦ(Full Flag) 信号を発生して、上記フラグ中ＮＥ
ＦとＡＦＦ（１−ｂ）はスケジューリング制御回路１２
１へ伝送されて、ＦＦはバッファ書き込み制御器および
プロセッサインタフェース部３０へ伝送されて、バッフ
ァが充満されることを知らせる。
較器は、バッファ内に一つ以上のセルが存在することを
知らせるＮＥＦ(Not Empty Flag)とセルがバッファの容
量の２／３以上を占有することを知らせるＡＦＦ(Almos
t Full Flag)およびバッファが充満されることを知らせ
るＦＦ(Full Flag) 信号を発生して、上記フラグ中ＮＥ
ＦとＡＦＦ（１−ｂ）はスケジューリング制御回路１２
１へ伝送されて、ＦＦはバッファ書き込み制御器および
プロセッサインタフェース部３０へ伝送されて、バッフ
ァが充満されることを知らせる。
【００６０】本発明によるスケジューリング制御回路１
２１は、プロセッサインタフェース部３０から伝達され
たセル割り込み信号と入力資源処理器１１から伝達され
た各８個のＡＦＦ，ＮＥＦ（１−ｂ）を入力として優先
順位により９個のセル選択信号を出力するセル選択およ
びフィードバックロジックを具備する。
２１は、プロセッサインタフェース部３０から伝達され
たセル割り込み信号と入力資源処理器１１から伝達され
た各８個のＡＦＦ，ＮＥＦ（１−ｂ）を入力として優先
順位により９個のセル選択信号を出力するセル選択およ
びフィードバックロジックを具備する。
【００６１】または、システムクロックに同期して連続
的に５３をカウントする５３進カウンタと、上記５３進
カウンタのカウント出力から３０番目のクロック毎にハ
イに維持されるセル計数クロック（１−ｂ）を生成する
セル計数信号発生器と、５３番目のクロック毎にハイに
維持されるセルクロックを生成するセル出力同期信号発
生器を具備する。
的に５３をカウントする５３進カウンタと、上記５３進
カウンタのカウント出力から３０番目のクロック毎にハ
イに維持されるセル計数クロック（１−ｂ）を生成する
セル計数信号発生器と、５３番目のクロック毎にハイに
維持されるセルクロックを生成するセル出力同期信号発
生器を具備する。
【００６２】上記のように構成されるスケジューリング
制御回路１２１の動作を考察してみると、プロセッサイ
ンタフェース部３０から全体リセットを要求するとセル
選択およびフィードバックロジックは、初期状態でバッ
ファ選択信号をディスエーブル(disable) すると同時に
待機状態(wait)になり、プロセッサインタフェース部３
０や入力資源処理器１１から割り込み信号やフラグを通
じてバッファにセルが存在することを知せると、優先順
位比較器は上記セル選択およびフィードバックロジック
から出力されたバッファ選択信号とセル割り込み信号お
よびフラグから優先順位を決定した後、セル選択信号を
出力する。
制御回路１２１の動作を考察してみると、プロセッサイ
ンタフェース部３０から全体リセットを要求するとセル
選択およびフィードバックロジックは、初期状態でバッ
ファ選択信号をディスエーブル(disable) すると同時に
待機状態(wait)になり、プロセッサインタフェース部３
０や入力資源処理器１１から割り込み信号やフラグを通
じてバッファにセルが存在することを知せると、優先順
位比較器は上記セル選択およびフィードバックロジック
から出力されたバッファ選択信号とセル割り込み信号お
よびフラグから優先順位を決定した後、セル選択信号を
出力する。
【００６３】現在出力中のバッファは９個のバッファ選
択信号中イネーブル(enable)された信号により分り、上
記優先順位比較器はセル割り込みを通じてプロセッサイ
ンタフェース部３０から伝達された信号およびメンテナ
ンスセルに最優先順位を付与し、ＦＦを発生したバッフ
ァ、ＮＥＦを発生したバッファの順に優先順位を決定す
る。
択信号中イネーブル(enable)された信号により分り、上
記優先順位比較器はセル割り込みを通じてプロセッサイ
ンタフェース部３０から伝達された信号およびメンテナ
ンスセルに最優先順位を付与し、ＦＦを発生したバッフ
ァ、ＮＥＦを発生したバッファの順に優先順位を決定す
る。
【００６４】または、スケジューリング動作に使用され
るクロックを生成するために５３進カウンタから発生さ
れたカウンタ出力は６ビットの並列データで構成され
て、５３バイトの周期を持って反復される値としてセル
計数信号発生器の入力として使用され、５３周期を持っ
てカウンタ出力値が３０になる時毎に一つのインパルス
信号のセル計数クロック（１−ｂ）を発生する。
るクロックを生成するために５３進カウンタから発生さ
れたカウンタ出力は６ビットの並列データで構成され
て、５３バイトの周期を持って反復される値としてセル
計数信号発生器の入力として使用され、５３周期を持っ
てカウンタ出力値が３０になる時毎に一つのインパルス
信号のセル計数クロック（１−ｂ）を発生する。
【００６５】上記セル計数信号発生器のセル計数クロッ
クは、入力資源処理器１１のセル計数器の出力（セル数
［ｎ］）をシステムクロックに同期させながらフラグを
固定し、セル出力同期信号発生器のセルクロックはカウ
ンタ出力値が５３になる時毎に発生された一つのインパ
ルスとして、上記のバッファ選択信号（１−ｅ）を５３
バイトの周期で動作させながら、セル出力処理回路１２
２のセルシンクおよびセルイネーブルを５３バイトのセ
ル単位に同期させて動作するようにする。
クは、入力資源処理器１１のセル計数器の出力（セル数
［ｎ］）をシステムクロックに同期させながらフラグを
固定し、セル出力同期信号発生器のセルクロックはカウ
ンタ出力値が５３になる時毎に発生された一つのインパ
ルスとして、上記のバッファ選択信号（１−ｅ）を５３
バイトの周期で動作させながら、セル出力処理回路１２
２のセルシンクおよびセルイネーブルを５３バイトのセ
ル単位に同期させて動作するようにする。
【００６６】セル出力処理回路１２２は、９個のバッフ
ァ選択信号からイネーブルされた１個のバッファについ
てのバッファ読み出し信号を出力するバッファ読み出し
制御器と、上記バッファ読み出し制御器のバッファ読み
出し信号（１−ｈ）により出力されたバッファ出力デー
タおよびプロセッサ出力データにポート識別子を挿入し
て出力ポートへ制御信号（バイトクロック、セルイネー
ブル、セルシンク）と共に５３バイトのセル出力データ
（１−ｃ）を伝送するポート識別子挿入ロジックを具備
する。
ァ選択信号からイネーブルされた１個のバッファについ
てのバッファ読み出し信号を出力するバッファ読み出し
制御器と、上記バッファ読み出し制御器のバッファ読み
出し信号（１−ｈ）により出力されたバッファ出力デー
タおよびプロセッサ出力データにポート識別子を挿入し
て出力ポートへ制御信号（バイトクロック、セルイネー
ブル、セルシンク）と共に５３バイトのセル出力データ
（１−ｃ）を伝送するポート識別子挿入ロジックを具備
する。
【００６７】上記セル出力処理回路１２２の動作を考察
してみると、バッファ読み出し制御器はバッファ選択信
号（１−ｅ）から選択されたバッファのセルを出力する
ために５３バイトの間イネーブルされるＯＥ＊，ＲＥＮ
＊信号をフリーランニング(free running)するＲＣＬＫ
クロックに同期して出力し、ポート識別子挿入ロジック
はバッファから出力された８個のバッファ出力データに
ポート識別子を挿入する。
してみると、バッファ読み出し制御器はバッファ選択信
号（１−ｅ）から選択されたバッファのセルを出力する
ために５３バイトの間イネーブルされるＯＥ＊，ＲＥＮ
＊信号をフリーランニング(free running)するＲＣＬＫ
クロックに同期して出力し、ポート識別子挿入ロジック
はバッファから出力された８個のバッファ出力データに
ポート識別子を挿入する。
【００６８】ポート識別子というのは８個の入力ポート
を区分するために各入力ポート当たり唯一つ割り当てら
れた値を意味して、５バイトで構成されたセルヘッダの
ＧＦＣのフィールドやＨＥＣフィールドに挿入される。
ポート識別子挿入ロジックは、バッファ出力データにポ
ート識別子を挿入すると同時に、セルインタフェースタ
イミング（バイトクロック、セルイネーブル、セルシン
ク）と共にセル出力データ（１−ｃ）を出力ポートへ伝
送する。
を区分するために各入力ポート当たり唯一つ割り当てら
れた値を意味して、５バイトで構成されたセルヘッダの
ＧＦＣのフィールドやＨＥＣフィールドに挿入される。
ポート識別子挿入ロジックは、バッファ出力データにポ
ート識別子を挿入すると同時に、セルインタフェースタ
イミング（バイトクロック、セルイネーブル、セルシン
ク）と共にセル出力データ（１−ｃ）を出力ポートへ伝
送する。
【００６９】図７は本発明によるＡＴＭ層受信セル処理
部１０の状態遷移図を示す。
部１０の状態遷移図を示す。
【００７０】電源オン（ＯＮ）や動作の任意の瞬間にリ
セット信号（Ｅ）を受信すると、初期状態（Ａ）にな
る。そして、連結設定がされて有効セル（Ｆ）が入力さ
れるとスケジューリング状態（Ｂ）に遷移して、各ポー
トから入力されるセルについて先入先出（ＦＩＦＯ）原
則（Ｇ）により入力バッファにあるセルを８ビットずつ
セル単位で読み込んで出力バッファに格納する。
セット信号（Ｅ）を受信すると、初期状態（Ａ）にな
る。そして、連結設定がされて有効セル（Ｆ）が入力さ
れるとスケジューリング状態（Ｂ）に遷移して、各ポー
トから入力されるセルについて先入先出（ＦＩＦＯ）原
則（Ｇ）により入力バッファにあるセルを８ビットずつ
セル単位で読み込んで出力バッファに格納する。
【００７１】出力バッファに格納されたセル情報は、伝
送条件が合えば次の機能ブロックへ伝送される。順番に
入力バッファにあるセルを読み込んでから優先順位が高
いセル（すなわち信号セルおよびＯＡＭセル）が入力さ
れると（Ｈ）、優先順位セル処理状態（Ｃ）に遷移す
る。優先順位セルについての出力が完了されてこれ以上
優先順位セルがなければ（Ｉ）、再びスケジューリング
状態（Ｂ）に戻して先入先出の原理により入力バッファ
にあるセルを読み込んで出力バッファに格納する。
送条件が合えば次の機能ブロックへ伝送される。順番に
入力バッファにあるセルを読み込んでから優先順位が高
いセル（すなわち信号セルおよびＯＡＭセル）が入力さ
れると（Ｈ）、優先順位セル処理状態（Ｃ）に遷移す
る。優先順位セルについての出力が完了されてこれ以上
優先順位セルがなければ（Ｉ）、再びスケジューリング
状態（Ｂ）に戻して先入先出の原理により入力バッファ
にあるセルを読み込んで出力バッファに格納する。
【００７２】この時、入力からＡＦＦを発生したバッフ
ァがあれば（Ｊ）バッファフル処理状態（Ｄ）に遷移し
て、ＡＦＦが除去される時まで該当バッファをサービス
する。ＡＦＦがなくなると（Ｋ）、再びスケジューリン
グ状態（Ｂ）に戻して先入先出の原理により多重化動作
を継続する。この時、バッファフル処理状態（Ｄ）で全
体のリセットを要求すると、再び初期状態（Ａ）に遷移
する。
ァがあれば（Ｊ）バッファフル処理状態（Ｄ）に遷移し
て、ＡＦＦが除去される時まで該当バッファをサービス
する。ＡＦＦがなくなると（Ｋ）、再びスケジューリン
グ状態（Ｂ）に戻して先入先出の原理により多重化動作
を継続する。この時、バッファフル処理状態（Ｄ）で全
体のリセットを要求すると、再び初期状態（Ａ）に遷移
する。
【００７３】図８は本発明によるプロセッサインタフェ
ース部３０のブロック構成図を示す。
ース部３０のブロック構成図を示す。
【００７４】プロセッサインタフェース部３０は、シス
テム制御プロセッサ機能部６０から伝達された８ビット
のアドレス（３−ｂ）とチップ選択信号（３−ｃ）を利
用して各レジスタを選択するレジスタ選択信号（３−
ｆ）およびバッファ選択信号（３−ｇ）を作るアドレス
デコーダ３１と、上記アドレスデコーダ３１から伝達さ
れるレジスタ選択信号（３−ｆ）を各レジスタ選択信号
に使用してプロセッサデータを該当レジスタに入力した
後ＡＴＭ層機能装置の各構成要素を制御し、ＡＴＭ層機
能処理装置の動作状態を報告し、入力資源処理器１１か
らフルフラグ（ＦＦ）を伝達されて各入力バッファの充
満可否をレジスタ値として知らせて、システム制御プロ
セッサ機能部６０から連結制御およびＡＴＭヘッダ変換
とルーチングについての制御情報を受信し、廃棄される
セルの値の表示等をシステム制御プロセッサ機能部６０
へ報告する状態および制御(satus and control) レジス
タ３２と、上記アドレスデコーダ３１から出力されたバ
ッファ選択信号（３−ｇ）からプロセッサデータをバッ
ファに格納しながら５３バイト入力された後、信号およ
びメンテナンスセルが到着することをセル割り込み信号
を通じてＡＴＭ層受信セル処理部１０のスケジューリン
グ制御回路１２１へ知らせるデータバッファ制御ロジッ
ク３３と、連結制御データおよび連結テーブル駆動命令
コードとマッピング値を一時格納する命令バッファと変
換およびルーチングに関係する連結情報をシステム制御
プロセッサ機能部６０からの連結制御命令により命令語
バッファに一時格納してからＡＴＭ層送信セル処理部２
０の制御により連結テーブルに記録できるように命令語
バッファを制御するロジックで構成される命令語バッフ
ァ制御ロジック３４を具備する。
テム制御プロセッサ機能部６０から伝達された８ビット
のアドレス（３−ｂ）とチップ選択信号（３−ｃ）を利
用して各レジスタを選択するレジスタ選択信号（３−
ｆ）およびバッファ選択信号（３−ｇ）を作るアドレス
デコーダ３１と、上記アドレスデコーダ３１から伝達さ
れるレジスタ選択信号（３−ｆ）を各レジスタ選択信号
に使用してプロセッサデータを該当レジスタに入力した
後ＡＴＭ層機能装置の各構成要素を制御し、ＡＴＭ層機
能処理装置の動作状態を報告し、入力資源処理器１１か
らフルフラグ（ＦＦ）を伝達されて各入力バッファの充
満可否をレジスタ値として知らせて、システム制御プロ
セッサ機能部６０から連結制御およびＡＴＭヘッダ変換
とルーチングについての制御情報を受信し、廃棄される
セルの値の表示等をシステム制御プロセッサ機能部６０
へ報告する状態および制御(satus and control) レジス
タ３２と、上記アドレスデコーダ３１から出力されたバ
ッファ選択信号（３−ｇ）からプロセッサデータをバッ
ファに格納しながら５３バイト入力された後、信号およ
びメンテナンスセルが到着することをセル割り込み信号
を通じてＡＴＭ層受信セル処理部１０のスケジューリン
グ制御回路１２１へ知らせるデータバッファ制御ロジッ
ク３３と、連結制御データおよび連結テーブル駆動命令
コードとマッピング値を一時格納する命令バッファと変
換およびルーチングに関係する連結情報をシステム制御
プロセッサ機能部６０からの連結制御命令により命令語
バッファに一時格納してからＡＴＭ層送信セル処理部２
０の制御により連結テーブルに記録できるように命令語
バッファを制御するロジックで構成される命令語バッフ
ァ制御ロジック３４を具備する。
【００７５】上記のように構成されたプロセッサインタ
フェース部３０の動作をみると、チップ選択信号が入力
されるとアドレスデコーダ３１は、システム制御プロセ
ッサ機能部６０からアドレス（ＡＤＤＲ［５：１］：３
−ｂ）が有効であることを表示するデータストローブ信
号（３−ｅ）を受信して、マイクロプロセッサから伝達
されたアドレスを解析して選択された該当レジスタおよ
びバッファ選択信号を状態および制御レジスタ３２とデ
ータバッファ制御ロジック３３へ伝送し、上記状態およ
び制御レジスタ３２はプロセッサデータを上記アドレス
デコーダ３１のレジスタ選択信号（３−ｆ）に同期して
該当レジスタに書き込みながら各バッファをリセットし
たり、フルフラグをシステム制御プロセッサ機能部６０
へ伝送して該当バッファがフル状態であることを知せた
りする。
フェース部３０の動作をみると、チップ選択信号が入力
されるとアドレスデコーダ３１は、システム制御プロセ
ッサ機能部６０からアドレス（ＡＤＤＲ［５：１］：３
−ｂ）が有効であることを表示するデータストローブ信
号（３−ｅ）を受信して、マイクロプロセッサから伝達
されたアドレスを解析して選択された該当レジスタおよ
びバッファ選択信号を状態および制御レジスタ３２とデ
ータバッファ制御ロジック３３へ伝送し、上記状態およ
び制御レジスタ３２はプロセッサデータを上記アドレス
デコーダ３１のレジスタ選択信号（３−ｆ）に同期して
該当レジスタに書き込みながら各バッファをリセットし
たり、フルフラグをシステム制御プロセッサ機能部６０
へ伝送して該当バッファがフル状態であることを知せた
りする。
【００７６】データバッファ制御ロジック３３は、上記
アドレスデコーダ３１からバッファ選択信号が送出(ass
ert)される時毎にバッファ書き込み信号（３−ｈ）によ
りバッファへの書き込みを遂行し、内部に５３進カウン
タを置いてバッファ選択信号（３−ｇ）が５３回送出さ
れると、バッファ読み出し信号（１−ｈ）とセル割り込
み信号（１−ｇ）を発生してスケジューリング制御回路
１２１へ伝送される信号セルおよびメンテナンスセルが
あることを知らせる。
アドレスデコーダ３１からバッファ選択信号が送出(ass
ert)される時毎にバッファ書き込み信号（３−ｈ）によ
りバッファへの書き込みを遂行し、内部に５３進カウン
タを置いてバッファ選択信号（３−ｇ）が５３回送出さ
れると、バッファ読み出し信号（１−ｈ）とセル割り込
み信号（１−ｇ）を発生してスケジューリング制御回路
１２１へ伝送される信号セルおよびメンテナンスセルが
あることを知らせる。
【００７７】または、ＡＴＭ層送信セル処理部２０の出
力資源処理器２２からシステム制御プロセッサ機能部６
０へ伝送される信号セルおよびメンテナンスセルがある
から、バッファ書き込み信号（２−ｋ）が発生するとバ
ッファ読み出し信号（３−ｈ）によりバッファからセル
を読み出す。
力資源処理器２２からシステム制御プロセッサ機能部６
０へ伝送される信号セルおよびメンテナンスセルがある
から、バッファ書き込み信号（２−ｋ）が発生するとバ
ッファ読み出し信号（３−ｈ）によりバッファからセル
を読み出す。
【００７８】または、状態および制御レジスタ３２の制
御レジスタはシステム制御プロセッサ機能部６０からの
連結制御およびＡＴＭヘッダ変換とルーチングについて
の制御情報を受信して（ＤＡＴＡ［１５：０］：３−
ａ）、状態および制御レジスタ３２の状態レジスタは制
御レジスタの制御情報によるＡＴＭ層受信セル処理部１
０およびＡＴＭ層送信セル処理部２０の動作状態（１−
ｊ，２−ｊ）、連結テーブルに記録されていない連結情
報を持って到着して廃棄されるセルを計数したカウンタ
の値の表示および連結テーブルに記録された連結情報の
確認要求時システム制御プロセッサ機能部６０へ報告
（２−ｊ）する。命令語バッファ制御ロジック３４は命
令語バッファと命令語バッファ制御ロジックで構成され
て、命令語バッファは連結データおよび連結テーブル駆
動命令コードとＶＰＩ／ＶＣＩ変換マッピング値を一時
的に格納する１９ビット単位の深さ(depth) ６のバッフ
ァである。命令語バッファ制御ロジックは、変換および
ルーチングに関係する連結情報をシステム制御プロセッ
サ機能部６０からの連結制御命令により命令語バッファ
に一時格納してから、ＡＴＭ層送信セル処理部２０の連
結テーブルおよび制御部の制御により連結テーブルに記
録できるように命令語バッファを制御するロジックであ
る。
御レジスタはシステム制御プロセッサ機能部６０からの
連結制御およびＡＴＭヘッダ変換とルーチングについて
の制御情報を受信して（ＤＡＴＡ［１５：０］：３−
ａ）、状態および制御レジスタ３２の状態レジスタは制
御レジスタの制御情報によるＡＴＭ層受信セル処理部１
０およびＡＴＭ層送信セル処理部２０の動作状態（１−
ｊ，２−ｊ）、連結テーブルに記録されていない連結情
報を持って到着して廃棄されるセルを計数したカウンタ
の値の表示および連結テーブルに記録された連結情報の
確認要求時システム制御プロセッサ機能部６０へ報告
（２−ｊ）する。命令語バッファ制御ロジック３４は命
令語バッファと命令語バッファ制御ロジックで構成され
て、命令語バッファは連結データおよび連結テーブル駆
動命令コードとＶＰＩ／ＶＣＩ変換マッピング値を一時
的に格納する１９ビット単位の深さ(depth) ６のバッフ
ァである。命令語バッファ制御ロジックは、変換および
ルーチングに関係する連結情報をシステム制御プロセッ
サ機能部６０からの連結制御命令により命令語バッファ
に一時格納してから、ＡＴＭ層送信セル処理部２０の連
結テーブルおよび制御部の制御により連結テーブルに記
録できるように命令語バッファを制御するロジックであ
る。
【００７９】命令語バッファに格納された連結情報はＧ
ＦＣ，ＶＰＩ／ＶＣＩ，マッピング値および出力ポート
識別子のみではなく、連結テーブルを駆動するためのア
ドレス（ＡＤＤＲ［５：１］）および読み出し／書き込
み信号等の命令語選択信号（２−ｇ）が共に格納され
る。
ＦＣ，ＶＰＩ／ＶＣＩ，マッピング値および出力ポート
識別子のみではなく、連結テーブルを駆動するためのア
ドレス（ＡＤＤＲ［５：１］）および読み出し／書き込
み信号等の命令語選択信号（２−ｇ）が共に格納され
る。
【００８０】命令語バッファに格納された連結情報は、
到着するセルについての連結テーブルの探索がないタイ
ミング信号（すなわちＳ／Ｗ書き込みタイミング信号
（２−ｍ））をＡＴＭ層送信セル処理部２０の連結テー
ブルおよび制御部から伝達されると、連結情報を連結テ
ーブルおよび制御部へ伝送する。
到着するセルについての連結テーブルの探索がないタイ
ミング信号（すなわちＳ／Ｗ書き込みタイミング信号
（２−ｍ））をＡＴＭ層送信セル処理部２０の連結テー
ブルおよび制御部から伝達されると、連結情報を連結テ
ーブルおよび制御部へ伝送する。
【００８１】この時、アドレス（ＡＤＤＲ［５：１］）
および読み出し／書き込み信号等の命令語選択信号（２
−ｇ）は、連結テーブルおよび制御部へ伝送されて連結
テーブルを駆動することに使用される。
および読み出し／書き込み信号等の命令語選択信号（２
−ｇ）は、連結テーブルおよび制御部へ伝送されて連結
テーブルを駆動することに使用される。
【００８２】図９は本発明によるＡＴＭ層送信セル処理
部２０のブロック構成図を示す。ＡＴＭ層送信セル処理
部２０は、機能モード処理部４０から入力されたＡＴＭ
セルについてヘッダ情報を抽出し、この情報の連結テー
ブル検索動作を通じてルーチングポートＮｏ．を利用し
た逆多重化動作を提供するＡＴＭセル逆多重器である。
または、一連の連結テーブル検索動作を通じてルーチン
グポートＮｏ．以外にも番号やＶＰＩ／ＶＣＩ値、連結
設定有無およびマルチキャスティング連結可否に関する
データを抽出し、この情報を利用してＶＰＩ／ＶＣＩ変
換機能、仮想チャンネルおよび仮想経路別トラヒックモ
ニタリング機能および点対多重点連結(Point-to-Multip
ointconnection) およびマルチキャスティングに関する
セルルーチング機能を提供する。
部２０のブロック構成図を示す。ＡＴＭ層送信セル処理
部２０は、機能モード処理部４０から入力されたＡＴＭ
セルについてヘッダ情報を抽出し、この情報の連結テー
ブル検索動作を通じてルーチングポートＮｏ．を利用し
た逆多重化動作を提供するＡＴＭセル逆多重器である。
または、一連の連結テーブル検索動作を通じてルーチン
グポートＮｏ．以外にも番号やＶＰＩ／ＶＣＩ値、連結
設定有無およびマルチキャスティング連結可否に関する
データを抽出し、この情報を利用してＶＰＩ／ＶＣＩ変
換機能、仮想チャンネルおよび仮想経路別トラヒックモ
ニタリング機能および点対多重点連結(Point-to-Multip
ointconnection) およびマルチキャスティングに関する
セルルーチング機能を提供する。
【００８３】追加にＡＴＭ層送信セル処理部２０は、接
続に要求されるバッファの大きさによる接続能力、物理
層機能処理部５０の動作速度に適応性を保証する機能を
提供する。
続に要求されるバッファの大きさによる接続能力、物理
層機能処理部５０の動作速度に適応性を保証する機能を
提供する。
【００８４】ＡＴＭ層送信セル処理部２０は、上記プロ
セッサインタフェース部３０の命令語バッファから命令
語選択信号（２−ｇ）および命令語コード（２−ｈ）を
受信し、抽出されたヘッダに作られる検索用データおよ
び連結テーブル制御信号（２−ｅ）を入力されて連結テ
ーブルを駆動してマッチ信号(match signal)とマッピン
グ値および出力ポート識別子を出力する連結テーブルお
よび制御器２１１、上記機能モード処理部４０から継続
される有効到着セルデータ（２−ａ）流れからセルヘッ
ダ内のＶＰＩ／ＶＣＩを抽出して上記連結テーブルおよ
び制御器２１１へ伝送し、上記連結テーブルおよび制御
器２１１からマッピング値により新たなヘッダを構成す
るようにセル情報を出力したり、到着したセル情報を出
力したり、到着したセルを廃棄したりして廃棄セル計数
を１増加させながら上記プロセッサインタフェース部３
０へ割り込み信号（２−ｊ）を出力するヘッダ情報接続
器２１２、ＡＴＭ層のペイロードを格納して上記連結テ
ーブルおよび制御器２１１から伝達される変換値および
出力ポート識別子からヘッダを再構成して上記ヘッダ情
報接続器２１２から入力されて格納されたセル情報（２
−ｄ）をヘッダ変換を遂行して、上記連結テーブルおよ
び制御器２１１から伝達される出力ポート識別子を解析
して出力ポートを決定してルーチング制御信号（２−
ｂ）と変換されたヘッダを包含したセル情報（２−ｂ）
を出力するヘッダ変換および処理器２１３、および上記
ヘッダ変換および処理器２１３の出力を入力されて該当
する物理層機能処理部５０へセル伝送可能信号、セル開
始信号、バイトクロックに同期させてセルデータを出力
する出力資源処理器２２を具備する。
セッサインタフェース部３０の命令語バッファから命令
語選択信号（２−ｇ）および命令語コード（２−ｈ）を
受信し、抽出されたヘッダに作られる検索用データおよ
び連結テーブル制御信号（２−ｅ）を入力されて連結テ
ーブルを駆動してマッチ信号(match signal)とマッピン
グ値および出力ポート識別子を出力する連結テーブルお
よび制御器２１１、上記機能モード処理部４０から継続
される有効到着セルデータ（２−ａ）流れからセルヘッ
ダ内のＶＰＩ／ＶＣＩを抽出して上記連結テーブルおよ
び制御器２１１へ伝送し、上記連結テーブルおよび制御
器２１１からマッピング値により新たなヘッダを構成す
るようにセル情報を出力したり、到着したセル情報を出
力したり、到着したセルを廃棄したりして廃棄セル計数
を１増加させながら上記プロセッサインタフェース部３
０へ割り込み信号（２−ｊ）を出力するヘッダ情報接続
器２１２、ＡＴＭ層のペイロードを格納して上記連結テ
ーブルおよび制御器２１１から伝達される変換値および
出力ポート識別子からヘッダを再構成して上記ヘッダ情
報接続器２１２から入力されて格納されたセル情報（２
−ｄ）をヘッダ変換を遂行して、上記連結テーブルおよ
び制御器２１１から伝達される出力ポート識別子を解析
して出力ポートを決定してルーチング制御信号（２−
ｂ）と変換されたヘッダを包含したセル情報（２−ｂ）
を出力するヘッダ変換および処理器２１３、および上記
ヘッダ変換および処理器２１３の出力を入力されて該当
する物理層機能処理部５０へセル伝送可能信号、セル開
始信号、バイトクロックに同期させてセルデータを出力
する出力資源処理器２２を具備する。
【００８５】ＡＴＭ層送信セル処理部２０の動作をみる
と、ソフトウェアで実施された信号機能により提供され
るＡＴＭ連結情報を本装置の動作により連結テーブルお
よび制御部２１１に記録する。入力端でセル同期信号お
よびセル有効信号によりＡＴＭセルが到着すると、ヘッ
ダ情報接続器２１２はＧＦＣ，ＶＰＩ／ＶＣＩ，ＰＴ
Ｉ，ＣＬＰのようにそのセルに関連する情報をＡＴＭセ
ルのヘッダから抽出する。
と、ソフトウェアで実施された信号機能により提供され
るＡＴＭ連結情報を本装置の動作により連結テーブルお
よび制御部２１１に記録する。入力端でセル同期信号お
よびセル有効信号によりＡＴＭセルが到着すると、ヘッ
ダ情報接続器２１２はＧＦＣ，ＶＰＩ／ＶＣＩ，ＰＴ
Ｉ，ＣＬＰのようにそのセルに関連する情報をＡＴＭセ
ルのヘッダから抽出する。
【００８６】ＶＰＩ／ＶＣＩによる連結関連情報（２−
ｅ）を連結テーブルを探索して該当連結が存在すれば変
換される値（入力されたＶＰＩ／ＶＣＩについて置換さ
れて出力されなければならないＶＰＩ／ＶＣＩ値：以
下、マッピング値という）と出力ポート識別子値（２−
ｆ）を連結テーブルから読み出して来ると、ヘッダ変換
および処理器２１３へ伝送して新たなヘッダに再構成
し、出力ポート識別子値と入力されたセルヘッダに包含
されたＰＴＩフィールド（ＯＡＭセルのＦ５流れの区
分）を同時に解析して該当ポートを決定する。
ｅ）を連結テーブルを探索して該当連結が存在すれば変
換される値（入力されたＶＰＩ／ＶＣＩについて置換さ
れて出力されなければならないＶＰＩ／ＶＣＩ値：以
下、マッピング値という）と出力ポート識別子値（２−
ｆ）を連結テーブルから読み出して来ると、ヘッダ変換
および処理器２１３へ伝送して新たなヘッダに再構成
し、出力ポート識別子値と入力されたセルヘッダに包含
されたＰＴＩフィールド（ＯＡＭセルのＦ５流れの区
分）を同時に解析して該当ポートを決定する。
【００８７】この情報により、出力資源処理器２２はセ
ルを該当するポートへ伝送する。そして、該当連結が存
在しなければ、そのセルは廃棄して非連結セルカウンタ
を１ほど増加させながら、駆動ソフトウェアに割り込み
をかけ（２−ｊ）、プロセッサインタフェース部３０に
知らせる。駆動ソフトウェアが割り込みを認識して非連
結セルカウンタの値を読み出してカウンタリセットさせ
ることにより、次の非連結セルの到着を待つ。抽出され
たＶＰＩ／ＶＣＩによる連結テーブルの探索が終わった
り、有効ＡＴＭセルが到着しなければ、駆動ソフトウェ
アで連結の記録および削除の命令（２−ｉ）があるかを
確認する。命令制御信号（２−ｇ）があれば連結テーブ
ルに命令語コード（２−ｈ）を記録し、なければ次のセ
ルを待期する。ここで、命令語コード（２−ｈ）は連結
テーブルを駆動するコードおよび連結しようとするＶＰ
Ｉ／ＶＣＩ、変換させようとするＶＰＩ／ＶＣＩ、出力
ポート識別子を包含する。
ルを該当するポートへ伝送する。そして、該当連結が存
在しなければ、そのセルは廃棄して非連結セルカウンタ
を１ほど増加させながら、駆動ソフトウェアに割り込み
をかけ（２−ｊ）、プロセッサインタフェース部３０に
知らせる。駆動ソフトウェアが割り込みを認識して非連
結セルカウンタの値を読み出してカウンタリセットさせ
ることにより、次の非連結セルの到着を待つ。抽出され
たＶＰＩ／ＶＣＩによる連結テーブルの探索が終わった
り、有効ＡＴＭセルが到着しなければ、駆動ソフトウェ
アで連結の記録および削除の命令（２−ｉ）があるかを
確認する。命令制御信号（２−ｇ）があれば連結テーブ
ルに命令語コード（２−ｈ）を記録し、なければ次のセ
ルを待期する。ここで、命令語コード（２−ｈ）は連結
テーブルを駆動するコードおよび連結しようとするＶＰ
Ｉ／ＶＣＩ、変換させようとするＶＰＩ／ＶＣＩ、出力
ポート識別子を包含する。
【００８８】連結テーブルおよび制御器２１１は、ＣＡ
Ｍで構成されて連結設定情報が保管される連結テーブル
と、連結テーブルに情報を書き込む動作を制御する連結
テーブル制御部で構成される。
Ｍで構成されて連結設定情報が保管される連結テーブル
と、連結テーブルに情報を書き込む動作を制御する連結
テーブル制御部で構成される。
【００８９】プロセッサインタフェース部３０の命令語
バッファ制御ロジック３４は、連結情報のＧＦＣ，ＶＰ
Ｉ／ＶＣＩ，マッピング値および出力ポート識別子のみ
ではなくて、連結テーブルを駆動するための制御信号を
格納する命令語バッファと、変換およびルーチングに関
係する連結情報をＣＰＵからの連結制御命令により命令
語バッファに一時格納してから連結テーブルおよび制御
器２１１の制御により連結テーブルに記録できるように
命令語バッファを制御するロジックの命令語バッファ制
御ロジックで構成される。
バッファ制御ロジック３４は、連結情報のＧＦＣ，ＶＰ
Ｉ／ＶＣＩ，マッピング値および出力ポート識別子のみ
ではなくて、連結テーブルを駆動するための制御信号を
格納する命令語バッファと、変換およびルーチングに関
係する連結情報をＣＰＵからの連結制御命令により命令
語バッファに一時格納してから連結テーブルおよび制御
器２１１の制御により連結テーブルに記録できるように
命令語バッファを制御するロジックの命令語バッファ制
御ロジックで構成される。
【００９０】プロセッサインタフェース部３０の命令語
バッファ制御ロジック３４に格納された連結情報（２−
ｈ）は、連結テーブルおよび制御器２１１から到着する
セルについての連結テーブルの探索がないことを示すタ
イミング信号（２−ｍ）を伝達されれば、連結テーブル
および制御器２１１へ伝達される。この時、連結テーブ
ルに読み出し／書き込み制御信号の命令語選択信号（２
−ｇ）を連結テーブルおよび制御器２１１へ伝送して、
連結テーブル駆動に利用する。
バッファ制御ロジック３４に格納された連結情報（２−
ｈ）は、連結テーブルおよび制御器２１１から到着する
セルについての連結テーブルの探索がないことを示すタ
イミング信号（２−ｍ）を伝達されれば、連結テーブル
および制御器２１１へ伝達される。この時、連結テーブ
ルに読み出し／書き込み制御信号の命令語選択信号（２
−ｇ）を連結テーブルおよび制御器２１１へ伝送して、
連結テーブル駆動に利用する。
【００９１】または、本発明では、ヘッダ変換および処
理器２１３が連結テーブルから出力される連結のマッチ
信号と変換される情報により、１セルタイムのヘッダ部
分タイミングに変換値を重ね書きする(overwriting) こ
とによりヘッダ変換を遂行するが、ＡＴＭ層でのＶＰＩ
／ＶＣＩフィールドのみではなくて、ＰＴＩ，ＣＬＰ，
ＧＦＣを包含する４バイトのセルヘッダ全体について値
を置換できるから、ＡＴＭ層機能中にふくそう制御(Con
gestion Control)，ＯＡＭ(Operation And Managemen
t)、使用者パラメータ制御（ＵＰＣ：Usage Parameter
Control)機能と接続、ＡＴＭ層機能を効果的に遂行でき
る。または、ＡＴＭプロトコルのみではなくてアドレス
変換可能などんなプロトコルにも応用できる。そして、
マッチ(Match) 信号と出力ポート識別子（２−ｆ）値に
より出力資源処理器２２は、入力セルが伝送されなけれ
ばならない機能部（物理層機能処理部またはプロセッサ
インタフェース部）でセルルーチングを遂行するから、
適切な出力ポート識別子値のフィールド割り当てにより
セルの同報通信および選択的同報通信が可能になる。
理器２１３が連結テーブルから出力される連結のマッチ
信号と変換される情報により、１セルタイムのヘッダ部
分タイミングに変換値を重ね書きする(overwriting) こ
とによりヘッダ変換を遂行するが、ＡＴＭ層でのＶＰＩ
／ＶＣＩフィールドのみではなくて、ＰＴＩ，ＣＬＰ，
ＧＦＣを包含する４バイトのセルヘッダ全体について値
を置換できるから、ＡＴＭ層機能中にふくそう制御(Con
gestion Control)，ＯＡＭ(Operation And Managemen
t)、使用者パラメータ制御（ＵＰＣ：Usage Parameter
Control)機能と接続、ＡＴＭ層機能を効果的に遂行でき
る。または、ＡＴＭプロトコルのみではなくてアドレス
変換可能などんなプロトコルにも応用できる。そして、
マッチ(Match) 信号と出力ポート識別子（２−ｆ）値に
より出力資源処理器２２は、入力セルが伝送されなけれ
ばならない機能部（物理層機能処理部またはプロセッサ
インタフェース部）でセルルーチングを遂行するから、
適切な出力ポート識別子値のフィールド割り当てにより
セルの同報通信および選択的同報通信が可能になる。
【００９２】そして、連結テーブルおよび制御器２１１
は主に連結テーブルを制御するための制御信号を発生さ
せるが、図９のようにプロセッサインタフェース部３０
の命令語バッファからは命令語選択信号（２−ｇ）およ
び命令語コード（２−ｈ）を受信し、ヘッダ情報接続器
２１２からは抽出されたヘッダに作られる検索用データ
および連結テーブル制御信号（２−ｅ）を伝達される。
これら（２−ｈ）と（２−ｇ）と（２−ｅ）を仲裁（多
重化）して連結テーブルを駆動する。連結テーブルデー
タ［１５：０］（２−ｅ或いは２−ｈ）と制御信号によ
り連結テーブルが駆動される時、連結が記録されていれ
ば、マッチ信号とマッピング値および出力ポート識別子
を連結テーブルデータ［１５：０］（２−ｆ）形態とし
て出力させて、連結が記録されていなければ、マッチ信
号（２−ｆ）を出力させる。
は主に連結テーブルを制御するための制御信号を発生さ
せるが、図９のようにプロセッサインタフェース部３０
の命令語バッファからは命令語選択信号（２−ｇ）およ
び命令語コード（２−ｈ）を受信し、ヘッダ情報接続器
２１２からは抽出されたヘッダに作られる検索用データ
および連結テーブル制御信号（２−ｅ）を伝達される。
これら（２−ｈ）と（２−ｇ）と（２−ｅ）を仲裁（多
重化）して連結テーブルを駆動する。連結テーブルデー
タ［１５：０］（２−ｅ或いは２−ｈ）と制御信号によ
り連結テーブルが駆動される時、連結が記録されていれ
ば、マッチ信号とマッピング値および出力ポート識別子
を連結テーブルデータ［１５：０］（２−ｆ）形態とし
て出力させて、連結が記録されていなければ、マッチ信
号（２−ｆ）を出力させる。
【００９３】ヘッダ情報接続器２１２は８ビットの５個
のシフトレジスタで構成され、ヘッダ抽出、ヘッダ情報
処理および連結テーブル制御信号と検索データ（２−
ｅ）を発生する動作をするが、機能モード処理部４０で
連続する有効到着セルデータ（２−ａ）の流れからセル
ヘッダ内のＶＰＩ／ＶＣＩを抽出して連結テーブルおよ
び制御器２１１へ伝達して、連結テーブルおよび制御器
２１１から抽出したＶＰＩ／ＶＣＩにより連結テーブル
を探索した結果信号のマッピング値（ＭＦ＊，２−ｆ）
を伝達され、ＭＦ＊＝０なら新たなヘッダを構成するよ
うにヘッダ変換および処理器２１３へ伝送し、ＭＦ＊＝
１ならば到着したセルを廃棄して廃棄セル計数を１増加
させながらプロセッサインタフェース部３０へ割り込み
信号（２−ｊ）を送る。
のシフトレジスタで構成され、ヘッダ抽出、ヘッダ情報
処理および連結テーブル制御信号と検索データ（２−
ｅ）を発生する動作をするが、機能モード処理部４０で
連続する有効到着セルデータ（２−ａ）の流れからセル
ヘッダ内のＶＰＩ／ＶＣＩを抽出して連結テーブルおよ
び制御器２１１へ伝達して、連結テーブルおよび制御器
２１１から抽出したＶＰＩ／ＶＣＩにより連結テーブル
を探索した結果信号のマッピング値（ＭＦ＊，２−ｆ）
を伝達され、ＭＦ＊＝０なら新たなヘッダを構成するよ
うにヘッダ変換および処理器２１３へ伝送し、ＭＦ＊＝
１ならば到着したセルを廃棄して廃棄セル計数を１増加
させながらプロセッサインタフェース部３０へ割り込み
信号（２−ｊ）を送る。
【００９４】または、ヘッダ抽出動作により抽出される
ＰＴＩフィールド値からＡＴＭ層がＦ５のＯＡＭセル種
類を区分して、ヘッダ変換および処理器２１３へデータ
（２−ｄ）を入力させる。
ＰＴＩフィールド値からＡＴＭ層がＦ５のＯＡＭセル種
類を区分して、ヘッダ変換および処理器２１３へデータ
（２−ｄ）を入力させる。
【００９５】または、連結テーブルに検索のために機能
モード処理部４０から入力されるセル有効信号、セル同
期信号、およびバイトクロック（２−ａ）から検索制御
信号（２−ｅ）を発生させて連結テーブルおよび制御器
２１１へ伝達する。
モード処理部４０から入力されるセル有効信号、セル同
期信号、およびバイトクロック（２−ａ）から検索制御
信号（２−ｅ）を発生させて連結テーブルおよび制御器
２１１へ伝達する。
【００９６】ヘッダ変換および処理器２１３はセルバッ
ファとヘッダ置換のための８ビットの多重化器とヘッダ
変換制御ロジックで構成されるが、セルバッファはセル
ヘッダから抽出したＶＰＩ／ＶＣＩを連結テーブルで参
照する間、４９バイト長のＡＴＭ層のペイロードを格納
する。ヘッダ変換制御ロジックは、連結テーブルおよび
制御器２１１から伝達される変換値および出力ポート識
別子［１５：０］（２−ｆ）からヘッダを再構成して多
重化器を利用してセルバッファ内に到着時に格納してお
いたセル情報（２−ｄ）を伝送してヘッダの重ね書きを
遂行する。これと同時に連結テーブルおよび制御器２１
１から伝達される出力ポート識別子を解析して出力ポー
トを決定してルーチング制御信号（２−ｂ）を作り、こ
れを出力される変換されたヘッダを包含したセル情報
（２−ｂ）と共に出力資源処理器２１３の該当出力バッ
ファに格納する。
ファとヘッダ置換のための８ビットの多重化器とヘッダ
変換制御ロジックで構成されるが、セルバッファはセル
ヘッダから抽出したＶＰＩ／ＶＣＩを連結テーブルで参
照する間、４９バイト長のＡＴＭ層のペイロードを格納
する。ヘッダ変換制御ロジックは、連結テーブルおよび
制御器２１１から伝達される変換値および出力ポート識
別子［１５：０］（２−ｆ）からヘッダを再構成して多
重化器を利用してセルバッファ内に到着時に格納してお
いたセル情報（２−ｄ）を伝送してヘッダの重ね書きを
遂行する。これと同時に連結テーブルおよび制御器２１
１から伝達される出力ポート識別子を解析して出力ポー
トを決定してルーチング制御信号（２−ｂ）を作り、こ
れを出力される変換されたヘッダを包含したセル情報
（２−ｂ）と共に出力資源処理器２１３の該当出力バッ
ファに格納する。
【００９７】図１０は本発明によるＡＴＭ層送信セル処
理部２０に利用する連結テーブル２１１の使用フィール
ドを示す。
理部２０に利用する連結テーブル２１１の使用フィール
ドを示す。
【００９８】連結テーブルは全部で６４ビットの幅を持
って、１６ビットの単位で制御できるＬＡＮ(Local Are
a Network)に主に使用される常用チップである。本発明
では、３２ビットの比較領域に入力されるセル連結情報
（ＶＰＩ／ＶＣＩ）を格納した後、探索に利用するため
に比較領域（Ａ）に使用し、残り３２ビットは変換され
るデータ、すなわち、ＶＰＩ／ＶＣＩ変換のためのマッ
ピング値（Ｅ）および出力ポート識別子（Ｆ）をマッピ
ング領域（Ｂ）に格納する。
って、１６ビットの単位で制御できるＬＡＮ(Local Are
a Network)に主に使用される常用チップである。本発明
では、３２ビットの比較領域に入力されるセル連結情報
（ＶＰＩ／ＶＣＩ）を格納した後、探索に利用するため
に比較領域（Ａ）に使用し、残り３２ビットは変換され
るデータ、すなわち、ＶＰＩ／ＶＣＩ変換のためのマッ
ピング値（Ｅ）および出力ポート識別子（Ｆ）をマッピ
ング領域（Ｂ）に格納する。
【００９９】ここで、１６ビット単位のフィールド利用
制御は、連結テーブルの初期化時に定める。そして、比
較領域（Ａ）は連結テーブルのマスクレジスタ(Mask Re
gister) （Ｃ）により探索フィールドをマスキングでき
る。図面で、ＶＰＩ／ＶＣＩ（Ｄ）は入力されたセルの
ヘッダに包含された連結情報で、Ｔ ＶＰＩ／ＶＣＩ
（Ｅ）はＶＰＩ／ＶＣＩ（Ｄ）についてのＶＰＩＶＣＩ
変換のためのマッピング値（Ｅ）を示す。
制御は、連結テーブルの初期化時に定める。そして、比
較領域（Ａ）は連結テーブルのマスクレジスタ(Mask Re
gister) （Ｃ）により探索フィールドをマスキングでき
る。図面で、ＶＰＩ／ＶＣＩ（Ｄ）は入力されたセルの
ヘッダに包含された連結情報で、Ｔ ＶＰＩ／ＶＣＩ
（Ｅ）はＶＰＩ／ＶＣＩ（Ｄ）についてのＶＰＩＶＣＩ
変換のためのマッピング値（Ｅ）を示す。
【０１００】図１１は本発明のＡＴＭ層送信セル処理部
２０の状態遷移図を示す。
２０の状態遷移図を示す。
【０１０１】電源がオン（ｏｎ）されたり動作の任意の
瞬間にリセット信号（Ｅ）を受信すると初期状態（Ａ）
になる。そして、有効セル（Ｆ）が入力されると連結テ
ーブル探索およびセル格納状態（Ｂ）に遷移して、連結
テーブル探索の間セルバッファにそのセルを格納する。
連結テーブルおよび制御器２１１からの連結テーブルデ
ータ［１５：０］（マッピング値および出力ポート識別
子）が伝送されると（Ｇ）、マッピング値から新たなヘ
ッダを構成した後、次のセル伝送が可能な時（ＣＣＬ
Ｋ）まで連結テーブル探索およびセル格納状態（Ｂ）を
維持する。
瞬間にリセット信号（Ｅ）を受信すると初期状態（Ａ）
になる。そして、有効セル（Ｆ）が入力されると連結テ
ーブル探索およびセル格納状態（Ｂ）に遷移して、連結
テーブル探索の間セルバッファにそのセルを格納する。
連結テーブルおよび制御器２１１からの連結テーブルデ
ータ［１５：０］（マッピング値および出力ポート識別
子）が伝送されると（Ｇ）、マッピング値から新たなヘ
ッダを構成した後、次のセル伝送が可能な時（ＣＣＬ
Ｋ）まで連結テーブル探索およびセル格納状態（Ｂ）を
維持する。
【０１０２】次のセル伝送時機（ＣＣＬＫ到着）が来る
と（Ｇ）、セルバッファに格納されたセルデータを読み
込むと同時に新たなヘッダ４バイトを出力して、ヘッダ
置換用の８ビット多重化器を制御してヘッダを重ね書き
し、残り４９バイトのペイロードはそのまま伝送するヘ
ッダ変換および出力セル伝送状態（Ｃ）に遷移して、変
換されたヘッダを持つセルを伝送する。この時、伝送さ
れるデータは出力ポート識別子により選択された出力バ
ッファに格納する。
と（Ｇ）、セルバッファに格納されたセルデータを読み
込むと同時に新たなヘッダ４バイトを出力して、ヘッダ
置換用の８ビット多重化器を制御してヘッダを重ね書き
し、残り４９バイトのペイロードはそのまま伝送するヘ
ッダ変換および出力セル伝送状態（Ｃ）に遷移して、変
換されたヘッダを持つセルを伝送する。この時、伝送さ
れるデータは出力ポート識別子により選択された出力バ
ッファに格納する。
【０１０３】出力バッファに格納された変換されたヘッ
ダを持つセル情報は、伝送条件が合えば次の機能ブロッ
クへ伝達される。一方、連結記録されなければ、すなわ
ち、ＭＦ＊＝１ならば誤挿入または誤ったセル(wrong c
ell)とみなして、セルバッファに格納されたその誤りセ
ルを読んで廃棄するセル廃棄状態（Ｄ）に遷移する。ヘ
ッダ変換および出力セル伝送状態（Ｃ）およびセル廃棄
状態（Ｄ）で次のセルデータ（ＤＡＴＡ［７：０］）お
よびＣＣＬＫが到着すると（Ｉ，Ｋ）、連結テーブル探
索およびセル格納状態（Ｂ）に遷移する。
ダを持つセル情報は、伝送条件が合えば次の機能ブロッ
クへ伝達される。一方、連結記録されなければ、すなわ
ち、ＭＦ＊＝１ならば誤挿入または誤ったセル(wrong c
ell)とみなして、セルバッファに格納されたその誤りセ
ルを読んで廃棄するセル廃棄状態（Ｄ）に遷移する。ヘ
ッダ変換および出力セル伝送状態（Ｃ）およびセル廃棄
状態（Ｄ）で次のセルデータ（ＤＡＴＡ［７：０］）お
よびＣＣＬＫが到着すると（Ｉ，Ｋ）、連結テーブル探
索およびセル格納状態（Ｂ）に遷移する。
【０１０４】
【発明の効果】上記のように構成されて動作する本発明
は、入力されるセルでセル単位に仮想チャンネル／仮想
経路別に必要な情報を導出してこれを利用してＡＴＭプ
ロトコルを処理し、使用されるシステムの位置と機能の
実施規模により本発明を物理的に単純に連結することに
より機能と規模の拡張が可能であり、ＡＴＭ層の機能で
連結情報についてのテーブル管理、ＡＴＭ連結設定／解
除、ＶＰＩ／ＶＣＩ変換、セルルーチング、ＡＴＭ層の
Ｆ４，Ｆ５ ＯＡＭセルの区分および内符号処理および
トラヒックモニタリング等のようにＡＴＭ層で受信した
セルのヘッダ情報を処理する機能と、種々の線路で入力
される連結について必要な帯域幅を効率的に提供しなが
ら高速に多重化する機能と、使用する物理媒体の種類と
線路の速度と無関係に物理層とＡＴＭ層を標準規格によ
り接続する機能を遂行し、システムに関連するＡＴＭ連
結管理機能の改善、拡張が容易で、物理層との接続が物
理媒体および線路速度に無関係に可能であり、Ｂ−ＩＳ
ＤＮでどんなシステム（Ｂ−ＴＡ，Ｂ−ＮＴ，ＡＮ，Ａ
ＴＭ−Ｓｗｉｔｃｈ等）にも共用可能なようにモジュー
ル化概念を使用して三種類機能モードで動作できるか
ら、Ｂ−ＩＳＤＮ網で中間ノードに該当するＢ−ＮＴ(B
roadband Network Terminator)，ＡＮ(Access Node) 等
に使用されてＡＴＭ層のプロトコル処理機能およびルー
チン機能を提供し、ＭＵＸ(Multiplexer) およびＣＯＮ
(Concentrator)等に使用されて多重化／逆多重化動作お
よび集線機能を提供し、Ｂ−ＩＳＤＮ網で加入者側終端
装置のＢ−ＴＡ(Broadband Terminal Adaptor)，Ｂ−Ｔ
Ｅ(Broadband Terminal Equipment)等に使用されてＡＴ
Ｍ層プロトコルで網アクセスのためのＡＴＭ層機能を提
供して点対点連結(Point-to-Point connection) のみで
はなくて点対多重点連結(Point-to-Multipoint connect
ion)およびマルチキャスティングに関するセルルーチン
グ動作に利用できる効果がある。
は、入力されるセルでセル単位に仮想チャンネル／仮想
経路別に必要な情報を導出してこれを利用してＡＴＭプ
ロトコルを処理し、使用されるシステムの位置と機能の
実施規模により本発明を物理的に単純に連結することに
より機能と規模の拡張が可能であり、ＡＴＭ層の機能で
連結情報についてのテーブル管理、ＡＴＭ連結設定／解
除、ＶＰＩ／ＶＣＩ変換、セルルーチング、ＡＴＭ層の
Ｆ４，Ｆ５ ＯＡＭセルの区分および内符号処理および
トラヒックモニタリング等のようにＡＴＭ層で受信した
セルのヘッダ情報を処理する機能と、種々の線路で入力
される連結について必要な帯域幅を効率的に提供しなが
ら高速に多重化する機能と、使用する物理媒体の種類と
線路の速度と無関係に物理層とＡＴＭ層を標準規格によ
り接続する機能を遂行し、システムに関連するＡＴＭ連
結管理機能の改善、拡張が容易で、物理層との接続が物
理媒体および線路速度に無関係に可能であり、Ｂ−ＩＳ
ＤＮでどんなシステム（Ｂ−ＴＡ，Ｂ−ＮＴ，ＡＮ，Ａ
ＴＭ−Ｓｗｉｔｃｈ等）にも共用可能なようにモジュー
ル化概念を使用して三種類機能モードで動作できるか
ら、Ｂ−ＩＳＤＮ網で中間ノードに該当するＢ−ＮＴ(B
roadband Network Terminator)，ＡＮ(Access Node) 等
に使用されてＡＴＭ層のプロトコル処理機能およびルー
チン機能を提供し、ＭＵＸ(Multiplexer) およびＣＯＮ
(Concentrator)等に使用されて多重化／逆多重化動作お
よび集線機能を提供し、Ｂ−ＩＳＤＮ網で加入者側終端
装置のＢ−ＴＡ(Broadband Terminal Adaptor)，Ｂ−Ｔ
Ｅ(Broadband Terminal Equipment)等に使用されてＡＴ
Ｍ層プロトコルで網アクセスのためのＡＴＭ層機能を提
供して点対点連結(Point-to-Point connection) のみで
はなくて点対多重点連結(Point-to-Multipoint connect
ion)およびマルチキャスティングに関するセルルーチン
グ動作に利用できる効果がある。
【図１】本発明によるＡＴＭ層機能処理装置の概略的な
動作フローチャートである。
動作フローチャートである。
【図２】本発明によるＡＴＭ層機能処理装置の一実施の
形態のブロック構成図である。
形態のブロック構成図である。
【図３】本発明によるＡＴＭ層機能処理装置の機能モー
ド別接続についての説明図である。
ド別接続についての説明図である。
【図４】本発明によるＡＴＭ層機能処理装置の機能モー
ド別接続についての説明図である。
ド別接続についての説明図である。
【図５】本発明によるＡＴＭ層機能処理装置の機能モー
ド別接続についての説明図である。
ド別接続についての説明図である。
【図６】本発明によるＡＴＭ層の受信セル処理部の一実
施の形態のブロック構成図である。
施の形態のブロック構成図である。
【図７】本発明によるＡＴＭ層受信セル処理部の状態遷
移図である。
移図である。
【図８】本発明によるプロセスインタフェース部の一実
施の形態のブロック構成図である。
施の形態のブロック構成図である。
【図９】本発明によるＡＴＭ層の送信セル処理部の一実
施の形態のブロック構成図である。
施の形態のブロック構成図である。
【図１０】本発明によるＡＴＭ層の送信セル処理部の連
結テーブル構造図である。
結テーブル構造図である。
【図１１】本発明によるＡＴＭ層の送信セル処理部の状
態遷移図である。
態遷移図である。
１０ ＡＴＭ層受信セル処理部 １１ 入力資源処理器 １２ ＡＴＭ受信セル処理器 ２０ ＡＴＭ層送信セル処理部 ２１ ＡＴＭ送信セル処理器 ２２ 出力資源処理器 ３０ プロセッサインタフェース部 ３１ アドレスデコーダ ３２ 状態および制御レジスタ ３３ データバッファ制御ロジック ３４ 命令語バッファ制御ロジック ４０ 機能モード処理部 ５０ 物理層機能処理部 ６０ システム制御プロセッサ機能部 １２１ スケジューリング制御回路 １２２ セル出力処理回路 ２１１ 連結テーブルおよび制御器 ２１２ ヘッダ情報接続器 ２１３ ヘッダ変換および処理器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ド ユン ミ 大韓民国 デージョン スウォク ガジ ョンドン 161 エレクトロニクス ア ンド テレコミュニケーションズ リサ ーチ インスティテュート内 (72)発明者 キム ジョン オ 大韓民国 デージョン スウォク ガジ ョンドン 161 エレクトロニクス ア ンド テレコミュニケーションズ リサ ーチ インスティテュート内 (56)参考文献 特開 平４−40718（ＪＰ，Ａ) 特開 平７−123097（ＪＰ，Ａ) 特開 平４−286243（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 12/28
Claims (7)
- 【請求項１】 加入者側の物理層の入力信号を介してセ
ル伝送可能信号を受けるとセル読み出しクロックを使用
して抽出したセル開始信号とセル入力データをバッファ
に格納して、格納されたセル数によりフラグを抽出し
て、セル割り込み信号と抽出されたフラグを利用してス
ケジューリングアルゴリズムにより多重化動作を遂行す
るＡＴＭ層受信セル処理手段（１０）；マイクロプロセ
ッサから伝達されたデータからセルを形成してバッファ
に格納すると同時に前記セル割り込み信号を発生するプ
ロセッサインタフェース手段（３０）；到着するセルを
格納するセルバッファと出力されるポートと接続する出
力セルバッファおよび連結テーブルと、連結テーブルを
ルックアップして該当ルーチング値とマッチ信号が連結
テーブルから出力されると出力ポート識別子の値により
入力セルのセルルーチングを遂行し、適切な出力ポート
識別子値によるフィールド割り当てにより各物理リンク
に接続された網側の物理層機能処理部（５０）へ出力セ
ルをルーチング、同報通信および選択的同報通信を担当
するＡＴＭ層送信セル処理手段（２０）；および前記Ａ
ＴＭ層受信セル処理手段（１０）とＡＴＭ層送信セル処
理手段（２０）の間で前記プロセッサインタフェース手
段（３０）の制御信号により前記ＡＴＭ層受信セル処理
手段（１０）と前記ＡＴＭ層送信セル処理手段（２０）
を独立的に各物理リンクに接続された網側および加入者
側の前記物理層機能処理部（５０）に接続できるように
動作する機能モード処理手段（４０）を具備したことを
特徴とする拡張構造を有するＡＴＭ層機能処理装置。 - 【請求項２】 請求項１において、前記ＡＴＭ層受信セ
ル処理手段（１０）は、 加入者側の物理層の多数の入力ポートからセル伝送可能
信号、セル開始信号、セル読み出しクロックを受信する
とセル読み出しクロックを使用して抽出したセル開始信
号とセル入力データをバッファに格納して格納されたセ
ル数によりフラグを抽出して出力し、セル計数クロック
により受信セルを計数してバッファ状態を出力し、バッ
ファ読み出し信号によりセルデータを出力する入力資源
処理手段（１１）；前記プロセッサインタフェース手段
（３０）から信号およびメンテナンスセルがあることを
知らせるセル割り込み信号と前記入力資源処理手段（１
１）の入力されたフラグにより多数のバッファ中で優先
順位によりバッファを選択できるバッファ選択信号を出
力するスケジューリング制御手段（１２１）；および前
記スケジューリング制御手段（１２１）のバッファ選択
信号により前記入力資源処理手段（１１）および前記プ
ロセッサインタフェース手段（３０）に存在するバッフ
ァをバッファ読み出し信号として制御しながら選択され
た一つのバッファから出力されたバッファ出力データお
よびプロセッサ出力セルデータを受信した後、各入力ポ
ート毎に唯一の値に割り当てられたポート識別子を挿入
してバイトクロック、セルイネーブル、セルシンクに同
期して出力ポートへ出力し、前記プロセッサインタフェ
ース手段（３０）から伝達されたプロセッサデータから
前記信号およびメンテナンスセルを構成してバッファに
格納し、制御および状態レジスタを構成して状態報告信
号を前記プロセッサインタフェース手段（３０）へ出力
するセル出力処理手段（１２２）を具備したことを特徴
とする拡張構造を有するＡＴＭ層機能処理装置。 - 【請求項３】 請求項２において、前記入力資源処理手
段（１）は、 入力ポートからセル入力データが存在することを知らせ
る前記セル伝送可能（ＲＣＡ）信号により出力された前
記セル読み出しクロックに同期した前記セル開始信号を
受信して一つのセルが受信されることを知らせる信号を
出力する入力セル受信ロジック手段；前記セル入力デー
タを格納する多数のバッファリング手段；前記多数のバ
ッファリング手段に、前記セル読み出しクロックに同期
した前記セル入力データをセル単位に書き込むための書
き込み信号を出力するバッファ書き込み制御手段；前記
入力セル受信ロジック手段から出力したカウント増加信
号と前記スケジューリング制御手段（１２１）から伝達
された前記セル計数クロックと前記バッファ選択信号か
らバッファに存在するセルの数を計数して出力するセル
計数手段；および前記セル計数手段からセル数を伝達さ
れてフラグを抽出するセル数比較手段を具備したことを
特徴とする拡張構造を有するＡＴＭ層機能処理装置。 - 【請求項４】 請求項２において、前記スケジューリン
グ制御手段（１２１）は、 前記プロセッサインタフェース手段（３０）から伝達さ
れた前記セル割り込み信号と前記入力資源処理手段（１
１）から伝達された各８個のＡＦＦ，ＮＦＦ（１−ｂ）
を入力として優先順位により９個のセル選択信号を出力
するセル選択およびフィードバックロジック手段；シス
テムクロックに同期され連続的に５３をカウントする５
３進カウンタ手段；前記５３進カウンタ手段のカウンタ
出力から３０番目のクロック毎にハイが維持されるセル
計数クロック（１−ｂ）を生成するセル計数信号発生手
段；および前記５３進カウンタ手段のカウンタ出力から
５３番目のクロック毎にハイが維持されるセルクロック
を生成するセル出力同期信号発生手段を具備したことを
特徴とする拡張構造を有するＡＴＭ層機能処理装置。 - 【請求項５】 請求項２において、前記セル出力処理手
段（１２２）は、 前記スケジューリング制御手段（１２１）の前記多数の
バッファ選択信号からイネーブルされた１個のバッファ
についての前記バッファ読み出し信号を出力するバッフ
ァ読み出し制御手段；および前記バッファ読み出し制御
手段の前記バッファ読み出し信号（１−ｈ）により出力
された前記バッファ出力データおよび前記プロセッサ出
力セルデータにポート識別子を挿入して出力ポートへ制
御信号（バイトクロック、セルイネーブル、セルシン
ク）と共に５３バイトのセル出力データ（１−ｃ）を伝
送するポート識別子挿入ロジック手段を具備したことを
特徴とする拡張構造を有するＡＴＭ層機能処理装置。 - 【請求項６】 請求項１において、前記プロセッサイン
タフェース手段（３０）は、 システム制御プロセッサ機能部（６０）から伝達された
８ビットのアドレス（３−ｂ）とチップ選択信号（３−
ｃ）を利用して各レジスタを選択するレジスタ選択信号
（３−ｆ）およびバッファ選択信号（３−ｇ）を出力す
るアドレスデコーディング手段（３１）；前記アドレス
デコーディング手段（３１）から伝達される前記レジス
タ選択信号（３−ｆ）を各レジスタ選択信号に使用して
プロセッサデータを当該レジスタに入力した後本発明の
構成要素を制御し、本装置の動作状態を報告し、入力資
源処理手段（１１）からフルフラグ（ＦＦ）を伝達され
各入力バッファの充満可否をレジスタ値として知らせ、
前記システム制御プロセッサ機能部（６０）から連結制
御およびＡＴＭヘッダ変換とルーチングについての制御
情報を受信し、廃棄されるセルの値の表示等を前記シス
テム制御プロセッサ機能部（６０）へ報告する状態およ
び制御レジスタ手段（３２）；前記アドレスデコーディ
ング手段（３１）から出力された前記バッファ選択信号
（３−ｇ）からの前記プロセッサデータをバッファに格
納しながら５３バイトが入力された後信号およびメンテ
ナンスセルが到着することをセル割り込み信号を通じて
前記ＡＴＭ層受信セル処理手段（１０）のスケジューリ
ング制御手段（１２１）へ知らせるデータバッファ制御
ロジック手段（３３）；および連結制御データおよび連
結テーブル駆動命令コードとマッピング値を一時格納す
る命令バッファと変換およびルーチングに関係する連結
情報を前記システム制御プロセッサ機能部（６０）から
の連結制御命令により前記命令語バッファに一時格納し
てから前記ＡＴＭ層送信セル処理手段（２０）の制御に
より前記連結テーブルに記録できるように命令語バッフ
ァを制御するロジックで構成される命令語バッファ制御
ロジック手段（３４）を具備したことを特徴とする拡張
構造を有するＡＴＭ層機能処理装置。 - 【請求項７】 請求項１において、前記ＡＴＭ層送信セ
ル処理手段（２０）は、 前記プロセッサインタフェース手段（３０）の命令語バ
ッファから命令語選択信号（２−ｇ）および命令語コー
ド（２−ｈ）を受信し、抽出されたヘッダに作られる検
索用データ（２−ｅ）と連結テーブル制御信号（２−
ｅ）を入力して連結テーブルを駆動してマッチ信号とマ
ッピング値および出力ポート識別子を出力する連結テー
ブルおよび制御手段（２１１）；前記機能モード処理手
段（４０）から継続される有効到着セルデータ（２−
ａ）の流れからセルヘッダ内のＶＰＩ／ＶＣＩを抽出し
て前記連結テーブルおよび制御手段（２１１）へ伝達
し、前記連結テーブルおよび制御手段（２１１）で前記
マッピング値により新たなヘッダを構成するようにセル
情報を出力したり、到着したセルを廃棄したりして廃棄
セル計数を１増加させながら前記プロセッサインタフェ
ース手段（３０）へ割り込み信号（２−ｊ）を出力する
ヘッダ情報接続手段（２１２）；ＡＴＭ層のペイロード
(payload) を格納して前記連結テーブルおよび制御手段
（２１１）から伝達される前記変換値および前記出力ポ
ート識別子からヘッダを再構成して前記ヘッダ情報接続
手段（２１２）から入力され格納されたセル情報（２−
ｄ）をヘッダ変換を遂行し、前記連結テーブルおよび制
御手段（２１１）から伝達される前記出力ポート識別子
を解析して出力ポートを決定してルーチング制御信号
（２−ｂ）と変換されたヘッダを包含したセル情報（２
−ｂ）を出力するヘッダ変換および処理手段（２１
３）；および前記ヘッダ変換および処理手段（２１３）
の出力を入力して該当する物理層処理部（５０）へ前記
セル伝送可能信号、前記セル開始信号、前記バイトクロ
ックに同期させてセルデータを出力する出力資源処理手
段（２２）を具備したことを特徴とする拡張構造を有す
るＡＴＭ層機能処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995-55869 | 1995-12-23 | ||
| KR1019950055869A KR0157152B1 (ko) | 1995-12-23 | 1995-12-23 | 확장 구조를 갖는 에이티엠 계층 기능 처리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09200230A JPH09200230A (ja) | 1997-07-31 |
| JP2837660B2 true JP2837660B2 (ja) | 1998-12-16 |
Family
ID=19444033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32178196A Expired - Fee Related JP2837660B2 (ja) | 1995-12-23 | 1996-12-02 | 拡張構造を有するａｔｍ層機能処理装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5812550A (ja) |
| JP (1) | JP2837660B2 (ja) |
| KR (1) | KR0157152B1 (ja) |
Families Citing this family (83)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0814631B1 (en) * | 1996-06-19 | 2004-08-11 | Motorola, Inc. | An ATM line card and method for transferring connection memory data |
| JPH1023024A (ja) * | 1996-07-03 | 1998-01-23 | Sony Corp | Ａｔｍ交換装置およびその方法 |
| US6172990B1 (en) * | 1997-06-19 | 2001-01-09 | Xaqti Corporation | Media access control micro-RISC stream processor and method for implementing the same |
| KR100223298B1 (ko) * | 1997-02-12 | 1999-10-15 | 서평원 | 광대역 종합 정보 통신망의 터미널 정합 장치 |
| FI104601B (fi) * | 1997-06-27 | 2000-02-29 | Nokia Networks Oy | Signalointisanomien käsittely ATM-solmussa |
| KR100241763B1 (ko) * | 1997-06-28 | 2000-02-01 | 김영환 | 에이티엠 셀 다중화/역다중화 장치 |
| US6141321A (en) * | 1997-07-08 | 2000-10-31 | Alcatel Networks Corporation | Method and apparatus for the efficient processing of ABR cells in an ATM switch |
| US6034965A (en) * | 1997-09-16 | 2000-03-07 | Natural Microsystems Corporation | Multi-stream associative memory architecture for computer telephony |
| JP3328179B2 (ja) * | 1997-11-26 | 2002-09-24 | 日本電気株式会社 | ネットワークトラフィック監視システム |
| US6167059A (en) * | 1998-01-26 | 2000-12-26 | Motorola Inc. | Apparatus and method for transmitting data |
| US6735773B1 (en) | 1998-06-27 | 2004-05-11 | Intel Corporation | Method and apparatus for issuing commands to a network processor configured to provide a plurality of APIs |
| US6657959B1 (en) | 1998-06-27 | 2003-12-02 | Intel Corporation | Systems and methods for implementing ABR with guaranteed MCR |
| US6728249B2 (en) | 1998-06-27 | 2004-04-27 | Intel Corporation | System and method for performing cut-through forwarding in an ATM network supporting LAN emulation |
| US6604136B1 (en) | 1998-06-27 | 2003-08-05 | Intel Corporation | Application programming interfaces and methods enabling a host to interface with a network processor |
| US6311212B1 (en) * | 1998-06-27 | 2001-10-30 | Intel Corporation | Systems and methods for on-chip storage of virtual connection descriptors |
| US6724767B1 (en) * | 1998-06-27 | 2004-04-20 | Intel Corporation | Two-dimensional queuing/de-queuing methods and systems for implementing the same |
| US6603768B1 (en) | 1998-06-27 | 2003-08-05 | Intel Corporation | Multi-protocol conversion assistance method and system for a network accelerator |
| US6108331A (en) * | 1998-07-10 | 2000-08-22 | Upstate Systems Tec, Inc. | Single medium wiring scheme for multiple signal distribution in building and access port therefor |
| DE19902436A1 (de) | 1999-01-22 | 2000-07-27 | Nokia Networks Oy | Verfahren zum Konfigurieren bzw. Überwachen von Register aufweisenden Einrichtungen sowie Steuereinheit und ATM-Zelle |
| US6717951B2 (en) * | 1999-12-29 | 2004-04-06 | Intel Corporation | Method and apparatus for determining priority of network packets |
| US8380854B2 (en) | 2000-03-21 | 2013-02-19 | F5 Networks, Inc. | Simplified method for processing multiple connections from the same client |
| US7343413B2 (en) | 2000-03-21 | 2008-03-11 | F5 Networks, Inc. | Method and system for optimizing a network by independently scaling control segments and data flow |
| US6769043B1 (en) * | 2000-04-11 | 2004-07-27 | Cisco Technology, Inc. | Ensuring fair access to upstream trunk bandwidth in ATM subtended configurations |
| KR100428863B1 (ko) * | 2001-06-14 | 2004-04-28 | 주식회사 현대시스콤 | 고속 비동기 전송 모드 물리계층 처리장치의 프로세서정합 장치 |
| US6850526B2 (en) * | 2001-07-06 | 2005-02-01 | Transwitch Corporation | Methods and apparatus for extending the transmission range of UTOPIA interfaces and UTOPIA packet interfaces |
| KR100432978B1 (ko) * | 2001-11-02 | 2004-05-28 | 엘지전자 주식회사 | 방송용 채널에 대한 셀 제어 장치 및 방법 |
| KR20030096715A (ko) * | 2002-06-17 | 2003-12-31 | 한국전자통신연구원 | Ａｔｍ 계층 처리 장치 및 그 방법 |
| US7366179B2 (en) * | 2002-06-21 | 2008-04-29 | Adtran, Inc. | Dual-PHY based integrated access device |
| FR2884035B1 (fr) * | 2005-04-04 | 2007-06-22 | St Microelectronics Sa | Interfacage de cicrcuits dans un circuit electronique integre |
| US20090247006A1 (en) * | 2008-01-22 | 2009-10-01 | Wi3, Inc., New York | Network access point having interchangeable cartridges |
| US8806053B1 (en) | 2008-04-29 | 2014-08-12 | F5 Networks, Inc. | Methods and systems for optimizing network traffic using preemptive acknowledgment signals |
| US20100051769A1 (en) * | 2008-08-29 | 2010-03-04 | Robert Tyson | Pegboard attachment adapter |
| US8566444B1 (en) | 2008-10-30 | 2013-10-22 | F5 Networks, Inc. | Methods and system for simultaneous multiple rules checking |
| US10157280B2 (en) | 2009-09-23 | 2018-12-18 | F5 Networks, Inc. | System and method for identifying security breach attempts of a website |
| US10721269B1 (en) | 2009-11-06 | 2020-07-21 | F5 Networks, Inc. | Methods and system for returning requests with javascript for clients before passing a request to a server |
| US9313047B2 (en) | 2009-11-06 | 2016-04-12 | F5 Networks, Inc. | Handling high throughput and low latency network data packets in a traffic management device |
| US8868961B1 (en) | 2009-11-06 | 2014-10-21 | F5 Networks, Inc. | Methods for acquiring hyper transport timing and devices thereof |
| US9141625B1 (en) | 2010-06-22 | 2015-09-22 | F5 Networks, Inc. | Methods for preserving flow state during virtual machine migration and devices thereof |
| US10015286B1 (en) | 2010-06-23 | 2018-07-03 | F5 Networks, Inc. | System and method for proxying HTTP single sign on across network domains |
| US8908545B1 (en) | 2010-07-08 | 2014-12-09 | F5 Networks, Inc. | System and method for handling TCP performance in network access with driver initiated application tunnel |
| US8347100B1 (en) | 2010-07-14 | 2013-01-01 | F5 Networks, Inc. | Methods for DNSSEC proxying and deployment amelioration and systems thereof |
| US9083760B1 (en) | 2010-08-09 | 2015-07-14 | F5 Networks, Inc. | Dynamic cloning and reservation of detached idle connections |
| US8630174B1 (en) | 2010-09-14 | 2014-01-14 | F5 Networks, Inc. | System and method for post shaping TCP packetization |
| US8886981B1 (en) | 2010-09-15 | 2014-11-11 | F5 Networks, Inc. | Systems and methods for idle driven scheduling |
| US8463909B1 (en) | 2010-09-15 | 2013-06-11 | F5 Networks, Inc. | Systems and methods for managing server resources |
| US8804504B1 (en) | 2010-09-16 | 2014-08-12 | F5 Networks, Inc. | System and method for reducing CPU load in processing PPP packets on a SSL-VPN tunneling device |
| US9554276B2 (en) | 2010-10-29 | 2017-01-24 | F5 Networks, Inc. | System and method for on the fly protocol conversion in obtaining policy enforcement information |
| WO2012058486A2 (en) | 2010-10-29 | 2012-05-03 | F5 Networks, Inc. | Automated policy builder |
| US8627467B2 (en) | 2011-01-14 | 2014-01-07 | F5 Networks, Inc. | System and method for selectively storing web objects in a cache memory based on policy decisions |
| US10135831B2 (en) | 2011-01-28 | 2018-11-20 | F5 Networks, Inc. | System and method for combining an access control system with a traffic management system |
| US9246819B1 (en) | 2011-06-20 | 2016-01-26 | F5 Networks, Inc. | System and method for performing message-based load balancing |
| US9270766B2 (en) | 2011-12-30 | 2016-02-23 | F5 Networks, Inc. | Methods for identifying network traffic characteristics to correlate and manage one or more subsequent flows and devices thereof |
| US10230566B1 (en) | 2012-02-17 | 2019-03-12 | F5 Networks, Inc. | Methods for dynamically constructing a service principal name and devices thereof |
| US9172753B1 (en) | 2012-02-20 | 2015-10-27 | F5 Networks, Inc. | Methods for optimizing HTTP header based authentication and devices thereof |
| US9231879B1 (en) | 2012-02-20 | 2016-01-05 | F5 Networks, Inc. | Methods for policy-based network traffic queue management and devices thereof |
| EP2853074B1 (en) | 2012-04-27 | 2021-03-24 | F5 Networks, Inc | Methods for optimizing service of content requests and devices thereof |
| US10375155B1 (en) | 2013-02-19 | 2019-08-06 | F5 Networks, Inc. | System and method for achieving hardware acceleration for asymmetric flow connections |
| US10187317B1 (en) | 2013-11-15 | 2019-01-22 | F5 Networks, Inc. | Methods for traffic rate control and devices thereof |
| US10015143B1 (en) | 2014-06-05 | 2018-07-03 | F5 Networks, Inc. | Methods for securing one or more license entitlement grants and devices thereof |
| US11838851B1 (en) | 2014-07-15 | 2023-12-05 | F5, Inc. | Methods for managing L7 traffic classification and devices thereof |
| US10122630B1 (en) | 2014-08-15 | 2018-11-06 | F5 Networks, Inc. | Methods for network traffic presteering and devices thereof |
| US10182013B1 (en) | 2014-12-01 | 2019-01-15 | F5 Networks, Inc. | Methods for managing progressive image delivery and devices thereof |
| US11895138B1 (en) | 2015-02-02 | 2024-02-06 | F5, Inc. | Methods for improving web scanner accuracy and devices thereof |
| US10834065B1 (en) | 2015-03-31 | 2020-11-10 | F5 Networks, Inc. | Methods for SSL protected NTLM re-authentication and devices thereof |
| US10505818B1 (en) | 2015-05-05 | 2019-12-10 | F5 Networks. Inc. | Methods for analyzing and load balancing based on server health and devices thereof |
| US11350254B1 (en) | 2015-05-05 | 2022-05-31 | F5, Inc. | Methods for enforcing compliance policies and devices thereof |
| US11757946B1 (en) | 2015-12-22 | 2023-09-12 | F5, Inc. | Methods for analyzing network traffic and enforcing network policies and devices thereof |
| US10404698B1 (en) | 2016-01-15 | 2019-09-03 | F5 Networks, Inc. | Methods for adaptive organization of web application access points in webtops and devices thereof |
| US10797888B1 (en) | 2016-01-20 | 2020-10-06 | F5 Networks, Inc. | Methods for secured SCEP enrollment for client devices and devices thereof |
| US11178150B1 (en) | 2016-01-20 | 2021-11-16 | F5 Networks, Inc. | Methods for enforcing access control list based on managed application and devices thereof |
| US10791088B1 (en) | 2016-06-17 | 2020-09-29 | F5 Networks, Inc. | Methods for disaggregating subscribers via DHCP address translation and devices thereof |
| US11063758B1 (en) | 2016-11-01 | 2021-07-13 | F5 Networks, Inc. | Methods for facilitating cipher selection and devices thereof |
| US10505792B1 (en) | 2016-11-02 | 2019-12-10 | F5 Networks, Inc. | Methods for facilitating network traffic analytics and devices thereof |
| US11496438B1 (en) | 2017-02-07 | 2022-11-08 | F5, Inc. | Methods for improved network security using asymmetric traffic delivery and devices thereof |
| US10791119B1 (en) | 2017-03-14 | 2020-09-29 | F5 Networks, Inc. | Methods for temporal password injection and devices thereof |
| US10812266B1 (en) | 2017-03-17 | 2020-10-20 | F5 Networks, Inc. | Methods for managing security tokens based on security violations and devices thereof |
| US10931662B1 (en) | 2017-04-10 | 2021-02-23 | F5 Networks, Inc. | Methods for ephemeral authentication screening and devices thereof |
| US10972453B1 (en) | 2017-05-03 | 2021-04-06 | F5 Networks, Inc. | Methods for token refreshment based on single sign-on (SSO) for federated identity environments and devices thereof |
| US11122042B1 (en) | 2017-05-12 | 2021-09-14 | F5 Networks, Inc. | Methods for dynamically managing user access control and devices thereof |
| US11343237B1 (en) | 2017-05-12 | 2022-05-24 | F5, Inc. | Methods for managing a federated identity environment using security and access control data and devices thereof |
| US11122083B1 (en) | 2017-09-08 | 2021-09-14 | F5 Networks, Inc. | Methods for managing network connections based on DNS data and network policies and devices thereof |
| US11658995B1 (en) | 2018-03-20 | 2023-05-23 | F5, Inc. | Methods for dynamically mitigating network attacks and devices thereof |
| US11044200B1 (en) | 2018-07-06 | 2021-06-22 | F5 Networks, Inc. | Methods for service stitching using a packet header and devices thereof |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5418786A (en) * | 1994-06-17 | 1995-05-23 | Motorola, Inc. | Asynchronous transfer mode (ATM) method and apparatus for communicating status bytes in a manner compatible with the utopia protocol |
-
1995
- 1995-12-23 KR KR1019950055869A patent/KR0157152B1/ko not_active IP Right Cessation
-
1996
- 1996-12-02 JP JP32178196A patent/JP2837660B2/ja not_active Expired - Fee Related
- 1996-12-06 US US08/761,498 patent/US5812550A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09200230A (ja) | 1997-07-31 |
| US5812550A (en) | 1998-09-22 |
| KR970056414A (ko) | 1997-07-31 |
| KR0157152B1 (ko) | 1998-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837660B2 (ja) | 拡張構造を有するａｔｍ層機能処理装置 | |
| JP3667337B2 (ja) | Ａｔｍ交換システム | |
| US6229822B1 (en) | Communications system for receiving and transmitting data cells | |
| KR0150367B1 (ko) | 완결 결합형 에이티엠 스위칭 장치 | |
| JP4602794B2 (ja) | Ａｔｍデータをリアルタイムで再組立するシステム、方法、およびプログラム | |
| JP3920436B2 (ja) | Ａｔｍネットワークにおける交換装置、トラフィック管理デバイスおよび交換方法 | |
| US6621828B1 (en) | Fused switch core and method for a telecommunications node | |
| JP3719936B2 (ja) | Ａｔｍ網のａａｌ２処理装置及び方法 | |
| KR100683990B1 (ko) | 전기통신용 다중-서비스 회로 | |
| WO1997017788A1 (en) | Method of and system for pre-fetching input cells in atm switch | |
| WO1999027683A1 (en) | Transmission of atm cells | |
| US6760327B1 (en) | Rate adjustable backplane and method for a telecommunications node | |
| US6829248B1 (en) | Integrated switching segmentation and reassembly (SAR) device | |
| US6952420B1 (en) | System and method for polling devices in a network system | |
| EP0861534B1 (en) | Instrument for test and measurement of atm network virtual connections | |
| KR100460496B1 (ko) | 에이티엠 교환기 가입자 장치에서 비정상적 제어셀 복구장치 및 방법 | |
| US6128299A (en) | System for low-cost connection of devices to an ATM network | |
| KR0175578B1 (ko) | 능동형 단방향 이중버스에서의 셀 릴레이 및 에드/드랍장치 및 방법 | |
| JP3349725B2 (ja) | Ｌａｎ間接続制御方法 | |
| US6389020B1 (en) | Customer premise network equipment and data communication method based on single ring configuration | |
| AU719539B2 (en) | ATM switching system | |
| KR100272568B1 (ko) | 사설 교환기의 셀 스위칭 장치 및 방법 | |
| KR950000672B1 (ko) | Atm방식에서의 셀 역다중화 장치 | |
| KR960014692B1 (ko) | 비동기식 전달 모드셀 라우터 | |
| KR20030019835A (ko) | 셀버스를 이용한 에이티엠 스위칭 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980911 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081009 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091009 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101009 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111009 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 15 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |