KR980012307A - Lead-on-Chip (LOC) package with metal bumps - Google Patents
Lead-on-Chip (LOC) package with metal bumps Download PDFInfo
- Publication number
- KR980012307A KR980012307A KR1019960029281A KR19960029281A KR980012307A KR 980012307 A KR980012307 A KR 980012307A KR 1019960029281 A KR1019960029281 A KR 1019960029281A KR 19960029281 A KR19960029281 A KR 19960029281A KR 980012307 A KR980012307 A KR 980012307A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- package
- semiconductor chip
- chip
- metal
- Prior art date
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 금속 범프를 이용한 리드 온 칩(LOC) 패키지에관한 것으로서, 반도체 칩과 리드 프레임의 내부 리드 간의 전기적 접속이 금속 와이어를 이용한 와이어 본딩에 의하여 이루어지는 종래의 리드 온 칩 패키지에 있어서의 문제점인 와이어 루프 높이에 따른 패키지 박형화의 곤란함을 해결하기 위하여, 반도체 칩의 본딩 패드에 전해도금에 의하여 금 또는 솔더와 같은 금속 범프를 형성하고 그 금속 범푸에 의하여 반도체 칩과 리드 프레임의 전기적 접속을 이루도록 함으로써, 패키지의 박형화를 실현할 수 있을 뿐만 아니라, 전기적 접속 길이의 단축에 따른 성능 개선 및 제조 단가의 절감을 실현할 수 있는 방안이다.The present invention relates to a lead-on-a-chip (LOC) package using metal bumps, and is a problem in a conventional lead-on-chip package in which electrical connection between a semiconductor chip and an inner lead of a lead frame is achieved by wire bonding using a metal wire A metal bump such as gold or solder is formed on the bonding pad of the semiconductor chip by electrolytic plating so as to make an electrical connection between the semiconductor chip and the lead frame by the metal bumper in order to solve the difficulty of package thinning according to the height of the wire loop. Thereby realizing thinning of the package and realizing improvement in performance and reduction in manufacturing cost due to shortening of the electrical connection length.
Description
본 발명은 금속 범프를 이용한 리드 온 칩(LOC) 패키지에 관한 것으로서, 더욱 상세하게는 반도체 칩의 본딩 패드에 금속 범프를 형성하여 반도체 칩과 리드 프레임의 전기적 접속을 구현함으로써 패키지의 두께를 감소시킬 수 있는 리드 온 칩 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a lead-on-a-chip (LOC) package using metal bumps, and more particularly, to a method of reducing the thickness of a package by forming a metal bump on a bonding pad of the semiconductor chip, To a lead-on-chip package.
반도체 칩의 상부면 위로 리드 프레임의 내부 리드가 연장되어 형성성 된 리드 온 칩(Lead On Chip) 패키지는 패키지 몸체 내에서 차지하는 칩의 비(比)를 증대시킬 수 있는 장점을 가지고 있다. 또한 통상적인 패키지에 비하여 반도체 칩 및 리드 프레임의 설계자유도가 향상되고, 반도체 소자의 특성이 향상되는 장점도 있다.The lead on chip package formed by extending the inner lead of the lead frame on the upper surface of the semiconductor chip has an advantage that the ratio of the chip occupied in the package body can be increased. In addition, the degree of freedom in designing the semiconductor chip and the lead frame is improved and the characteristics of the semiconductor device are improved as compared with the conventional package.
이와 같은 리드 온 칩(LOC) 패키지의 일반적인 구조를 살펴 보면 다음과 같다.The general structure of such a lead-on-chip (LOC) package is as follows.
도 2는 종래 기술의 실시예에 따른 리드 온 칩(LOC) 패키지를 나타낸 단면도이다.2 is a cross-sectional view of a lead-on-a-chip (LOC) package according to a prior art embodiment;
도 2를 참조하면, 종래의 리드 온 칩 패키지(200)는 접착 테이프(150)가 부착된 리드 프레임(Lead Frame)의 내부 리드(220; Inner Lead)가 반도체 칩(110)과 열압착(Thermocompression) 방식으로 접착된 후, 상기 반도체 칩(110)의 본딩 패드(112; bonding Pad)와 내부 리드(220)가 금 또는 알루미늄과 같은 금속 와이어(240; Mental Wire)에 의하여 와이어 본딩(Wire Bonding)된다. 그 다음에 봉지 수지로 상기 반도체 칩(110) 및 내부 리드(220)를 봉지하여 패키지 몸체(130)가 형성되고, 도금 및 절단/절곡(Trim/Forming) 등의 통상적인 공정을 진행하는 순서로서 조립이 완료된다. 사익 절곡 과정에서 리드 프레임의 외부 리드 부분은 J형, 또는 걸-윙(Gull Wing)형 등 여러 가지 형태를 위할 수 있으므로 본 도면에서는 그 도시를 생략하였다.2, a conventional lead-on-chip package 200 includes an inner lead 220 of a lead frame to which an adhesive tape 150 is attached is bonded to a semiconductor chip 110 by thermocompression The bonding pad 112 and the inner lead 220 of the semiconductor chip 110 are wire bonded by a metal wire 240 such as gold or aluminum, do. Next, the semiconductor chip 110 and the inner lead 220 are sealed with a sealing resin to form a package body 130, and a process such as plating and cutting / folding (Trim / Forming) Assembly is completed. Since the outer lead portion of the lead frame during the bending of the sliver may take various forms such as a J type or a Gull Wing type, the illustration is omitted in the drawing.
그런데 이와 같은 일반적인 리드 온 칩 패키지 구조는 금속 와이어(240)의 루프(LOOP)높이 때문에 패키지의 박형화(薄形化)가 곤란한 문제점이 있다.However, such a general lead-on-chip package structure has a problem that it is difficult to reduce the thickness of the package due to the height of the loop of the metal wire 240.
따라서 본 발명의 목적은 상기 문제점을 해결하기 위하여, 리드 온 칩 패키지에 있어서 반도체 칩과 리드 프레임 간의 전기적 접속을 반도체 칩의 본딩 패드 상에 형성된 금속 범프를 통하여 구현함으로써, 패키지의 박형화를 실현할 수 있을 뿐만 아니라 반도체 소자의 성능 개선 및 패키지 제조 단가의 절감에도 효과가 있는 리드 온 칩 패키지를 제공하는데 있다.SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a lead-on-chip package in which electrical connection between a semiconductor chip and a lead frame is realized through a metal bump formed on a bonding pad of a semiconductor chip, In addition, the present invention provides a lead-on-chip package that is effective in improving the performance of a semiconductor device and reducing the manufacturing cost of a package.
제1도는 본 발명의 실시예에 따른 금속 범프를 이용한 리드 온 침(LOC) 패키지를 나타낸 단면도.FIG. 1 is a cross-sectional view of a lead-on-needle (LOC) package using metal bumps in accordance with an embodiment of the present invention.
제2도는 종래 기술의 실시에에 따른 리드 온 칩(LOC) 패키지를 나타낸 단면도.Figure 2 is a cross-sectional view of a lead-on-chip (LOC) package in accordance with the prior art implementation;
* 도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
100, 200 : 리드 온 칩 패키지(LOC Package)100, 200: Lead-on chip package (LOC Package)
110 : 반도체 칩 112 : 본딩 패드(Bonding Pad)110: semiconductor chip 112: bonding pad (Bonding Pad)
120, 220 : 내부 리드(Inner Lead) 130 :패키지 몸체120, 220: inner lead 130: package body
140 : 금속 범프(Meantal Bump) 150 : 접착 테이프140: Meantal Bump 150: Adhesive tape
240 : 금속 와이어(Metal Wire)240: Metal Wire
상기 목적을 달성하기 위하여, 본 발명은 상부면에 복수개의 본딩 패드가 형성된 반도체 칩; 상기 반도체 칩의 상부면 위에서 상기 복수개의 본딩 패드와 전기적으로 접속되며 상기 반도체 칩의 상부면과 기계적으로 접착되는 복수개의 내부 리드를 갖는 리드 프레임; 상기 반도체 칩과 내부 리드가 봉지된 봉지수지;를 포함하는 리드 온 칩 패키지에 있어서, 상기 본딩 패드 상에 금속 범프가 형성되며, 그 금속 범프에 의하여 전기적 접속이 이루어지는 것을 특징으로 하는 리드 온 칩 패키지를 제공한다.According to an aspect of the present invention, there is provided a semiconductor chip comprising: a semiconductor chip having a plurality of bonding pads formed on a top surface thereof; A lead frame having a plurality of internal leads electrically connected to the plurality of bonding pads on the upper surface of the semiconductor chip and mechanically bonded to the upper surface of the semiconductor chip; Wherein the semiconductor chip and the sealing resin encapsulate the inner lead, wherein a metal bump is formed on the bonding pad, and electrical connection is made by the metal bump. Lt; / RTI >
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일 실시에에 따른 금속 범프를 이용한 리드 온 칩(LOC) 패키지를 나타낸 단면도이다.1 is a cross-sectional view illustrating a lead-on-a-chip (LOC) package using a metal bump according to an embodiment of the present invention.
도 1을 참조하면, 본 실시예의 리드 온 칩 패키지(100)의 상부면에 복수개의 본딩 패드(112)가 형성되어 있고, 상기 반도체 칩(110)의 상부면 위로 리드 프레임의 내부 리드(120)가 연장되어 형성되어 있다. 상기 내부 리드(120)와 상기 반도체 칩(110) 간의 전기적 접속을 담당하고 있는 것이 바로 금속 범프(140; Mental Bump)이다. 상기 금속 범프(140)는 상기 본딩 패드(112) 상에 전해도금(Electroplating), 또는 증착(Evaporation)과 같은 방식에 의하여 형성된다. 상기 본딩 패드(112) 상에 금속 범프(140)가 형성된 후, 상기 반도체 칩(110)과 내부 리드(120) 간의 기계적 접착은 종래의 경우와 마찬가지로 접착 페이트(150)가 부착된 내부 리드(120)를 열압착과 같은 방식에 의하여 반도체 칩(110)에 접착함으로써 이룬다. 따라서 상기 금속 범프(140)와 내부 리드9120)는 금속 접합을 이루게 되고, 전기적으로 접속이 되는 것이다.Referring to FIG. 1, a plurality of bonding pads 112 are formed on a top surface of a lead-on chip package 100 of the present embodiment, and an inner lead 120 of a lead frame is formed on a top surface of the semiconductor chip 110, As shown in Fig. The metal bump 140 is responsible for electrical connection between the internal lead 120 and the semiconductor chip 110. The metal bumps 140 are formed on the bonding pads 112 by electroplating or evaporation. After the metal bump 140 is formed on the bonding pad 112, the mechanical bonding between the semiconductor chip 110 and the inner lead 120 is performed by the inner leads 120 ) Is adhered to the semiconductor chip 110 by a method such as thermocompression bonding. Therefore, the metal bump 140 and the inner lead 9120 are metal-bonded and electrically connected.
상기 금속 범프(140)는 금 또는 솔더(solder)와 같은 금속을 이용한다. 상기 내부 리드(120)를 반도체 칩(110)에 접착할 때는 상기 금속 범프(140)가 충분한 소성 변형, 또는 습윤(Wetting)이 되도록 한다. 그리고 상기 접착 테이프(150)는 폴리이미드 테이프(Polyimide Tape)와 같이 양면 접착성을 갖는 절연성 테이프이다. 이와 같이 접착 테이프(150)를 이용할 경우, 상기 접착 테이프(150)의 두게는 상기 금속 범프(140)의 높이보다 작도록 한다. 그 이유는 상기 금속 범프(140)와 내부 리드(120)가 충분히 접착되도록 하기 위함이다.The metal bump 140 uses a metal such as gold or solder. When the internal lead 120 is adhered to the semiconductor chip 110, the metallic bump 140 is subjected to sufficient plastic deformation or wetting. The adhesive tape 150 is an insulating tape having a double-sided adhesive property such as a polyimide tape. When the adhesive tape 150 is used as described above, the height of the adhesive tape 150 is smaller than the height of the metal bumps 140. The reason for this is that the metal bump 140 and the inner lead 120 are sufficiently bonded.
이후의 봉지에 의한 패키지 몸체(130)의 형성, 도금 및 절단/절곡 공정 등은 전술한 종래 기술의 경우와 동일하므로 설명을 생략한다.The formation, plating and cutting / bending processes of the package body 130 by the subsequent sealing are the same as in the case of the above-mentioned prior art, and therefore, explanation thereof is omitted.
이상에서 설명한 바와 같이 본 발명에 의한 구조에 따르면, 반도체 입과 리드 프레임 간의 전기적 접속을 급속 범프를 이용하여 구현함으로써 패키지의 박형화를 실현할 수 있다. 또한 종래의 와이어 본딩에 비하여 전기적 접속 길이가 훨씬 단축되기 때문에 인덕턴스와 커패시턴스 및 신호 지연이 감소되는 성능 개선 효과를 볼수 있으며, 패키지의 제조 단가 또한 절감되는 이점(利點)이 있다.As described above, according to the structure of the present invention, since the electrical connection between the semiconductor chip and the lead frame is realized by using the rapid bumps, the package can be thinned. Also, since the electrical connection length is much shorter than that of the conventional wire bonding, there is an advantage that the performance improvement in which the inductance, the capacitance, and the signal delay are reduced, and the manufacturing cost of the package is also reduced.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029281A KR980012307A (en) | 1996-07-19 | 1996-07-19 | Lead-on-Chip (LOC) package with metal bumps |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029281A KR980012307A (en) | 1996-07-19 | 1996-07-19 | Lead-on-Chip (LOC) package with metal bumps |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980012307A true KR980012307A (en) | 1998-04-30 |
Family
ID=66241979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960029281A KR980012307A (en) | 1996-07-19 | 1996-07-19 | Lead-on-Chip (LOC) package with metal bumps |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980012307A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030025481A (en) * | 2001-09-21 | 2003-03-29 | 주식회사 칩팩코리아 | flip-chip semiconductor package and method of manufacturing thereof |
| KR100460072B1 (en) * | 1998-06-30 | 2005-02-24 | 주식회사 하이닉스반도체 | Semiconductor Package |
| KR100610916B1 (en) * | 2000-06-12 | 2006-08-09 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
| KR101694657B1 (en) * | 2016-08-04 | 2017-01-09 | 제엠제코(주) | Semiconductor chip package having improved heating structure |
-
1996
- 1996-07-19 KR KR1019960029281A patent/KR980012307A/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100460072B1 (en) * | 1998-06-30 | 2005-02-24 | 주식회사 하이닉스반도체 | Semiconductor Package |
| KR100610916B1 (en) * | 2000-06-12 | 2006-08-09 | 앰코 테크놀로지 코리아 주식회사 | Semiconductor package |
| KR20030025481A (en) * | 2001-09-21 | 2003-03-29 | 주식회사 칩팩코리아 | flip-chip semiconductor package and method of manufacturing thereof |
| KR101694657B1 (en) * | 2016-08-04 | 2017-01-09 | 제엠제코(주) | Semiconductor chip package having improved heating structure |
| US10438873B2 (en) | 2016-08-04 | 2019-10-08 | Jmj Korea Co., Ltd. | Semiconductor chip package having heat dissipating structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5648682A (en) | Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device | |
| US5770888A (en) | Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package | |
| KR100204753B1 (en) | Loc type stacked chip package | |
| US5898220A (en) | Multi-chip device and method of fabrication employing leads over and under processes | |
| US6277673B1 (en) | Leads under chip in conventional IC package | |
| KR100344927B1 (en) | Stack package and method for manufacturing the same | |
| KR100255550B1 (en) | Method for manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities | |
| US6087718A (en) | Stacking type semiconductor chip package | |
| JP4195804B2 (en) | Dual die package | |
| US20080179757A1 (en) | Stacked semiconductor device and method of manufacturing the same | |
| US7067413B2 (en) | Wire bonding method, semiconductor chip, and semiconductor package | |
| US20020047213A1 (en) | Multi-chip package type semiconductor device | |
| KR100514023B1 (en) | Semiconductor device | |
| US6692991B2 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| US6774479B2 (en) | Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device | |
| US20020113304A1 (en) | Dual die package and manufacturing method thereof | |
| KR980012307A (en) | Lead-on-Chip (LOC) package with metal bumps | |
| JP3842241B2 (en) | Semiconductor device | |
| US20030222338A1 (en) | Reverse wire bonding techniques | |
| KR100220244B1 (en) | Stack package using solder bump | |
| KR100422608B1 (en) | Stack chip package | |
| US20080038872A1 (en) | Method of manufacturing semiconductor device | |
| KR19980064438A (en) | Ultra-fine Pitch Lead Frame for Integrated Circuits | |
| KR200157926Y1 (en) | Lead on chip package | |
| KR100231842B1 (en) | Layered semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |