KR980011864A - 반도체 장치의 금속배선 형성방법 - Google Patents
반도체 장치의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR980011864A KR980011864A KR1019960029324A KR19960029324A KR980011864A KR 980011864 A KR980011864 A KR 980011864A KR 1019960029324 A KR1019960029324 A KR 1019960029324A KR 19960029324 A KR19960029324 A KR 19960029324A KR 980011864 A KR980011864 A KR 980011864A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- tungsten
- metal wiring
- tin
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
금속배선의 신뢰성을 향상시킬 수 있는 반도체 장치의 금속배선 형성방법에 관하여 개시한다. 본 발명은 반도체 기판 상에 콘택홀 갖는 층간절연막을 형성하는 단계와, 상기 콘택홀의 측벽 및 상기 층간절연막 상에 타이타늄막 및 타이타늄 리치한 TiN막을 형성하는 단계와, 상기 TiN막 상에 상기 콘택홀을 매립할 수 있는 텅스텐막을 형성하는 단계와, 상기 텅스텐막을 에치백하여 상기 TiN막을 노출하는 텅스텐 플러그를 형성하는 단계와, 상기 에치백시 잔류하는 텅스텐막 및 상기 TiN막의 표면 일부를 스퍼터 식각하는 단계와, 상기 식각된 TiN막 및 텅스텐 플러스 상에 금속막을 형성하는 단계를 포함한다. 본 발명의 금속배선 형성방법은 텅스텐막과 식각선택비가 높은 타이타늄-리치 TiN막을 이용하여 텅스텐 플러스 상에 형성되는 리세스 부위를 줄일 수 있다. 결과적으로, 후속공정의 금속배선의 스텝커버리지 및 신뢰성을 향상시킬 수 있다.
Description
본 발명은 반도체 장치의 금속배선 형성방법에 관한 것으로, 특히 텅스텐 플러그 상면의 리세스 부위를 줄임으로써 금속배선의 신뢰성을 향상시킬 수 있는 반도체 장치의 금속배선 형성방법에 관한 것이다.
일반적으로, 다층의 상호접속(Multilevel interconnection) 구조를 갖는 반도체 장치에 있어서, 콘택홀 또는 비아홀을 매립하는 방법중의 하나로 텅스텐 플러그(W-plug)방법을 사용한다. 이 텅스텐 플러그 방법은 종횡비(aspect ratio)가 큰 상황에서도 보이드가 없는 비아홀 또는 콘택홀의 매립이 가능하고 스텝 커버리지(step coverage)를 개선할 수 있다. 여기서, 종래의 텅스텐 플러그를 이용하는 반도체 장치의 금속배선 형성방법을 설명한다.
도 1 내지 도 4는 종래 기술에 의한 반도체 장치의 금속배선 형성방법을 도시한 단면도들이다.
도 1에서, 반도체 기판(1) 상에 콘택홀을 갖는 층간 절연막(3)을 형성한다. 이어서, 콘택홀의 측벽 및 상기 층간절연막(3) 상에 Ti막(5)을 형성한다. 다음에, 상기 Ti막(5) 상에 TiN막(7)을 형성한다. 상기 Ti막(5) 및 TiN막(7)은 배리어 금속층 역할을 한다. 계속하여, 상기 콘택홀을 매립하는 텅스텐막(9)를 형성한다.
도 2에서, 상기 텅스텐막(9)을 SF6와 C2F6의 혼합가스로 상기 텅스텐막(7)을 에치백한다(8). 이렇게 되면, 상기 콘택홀을 매립하는 텅스텐 플러그(9a)가 형성된다.
도 3에서, 상기 텅스텐 플러그(9a) 부위의 SF6, WF6, C1 등의 잔류가스를 제거하기 위하여 기판의 전면에 RF 스퍼터 식각을 실시한다(10).
도 3에서, 상기 텅스텐 플러그(9a)가 형성된 기판의 전면에 Ti막(11), TiN막(13) 및 A1막(15)을 형성하여 금속배선층을 형성한다.
그런데, 상술한 바와 같이 금속배선 형성방법은 텅스텐막(9)의 에치백시 상기 텅스텐막(9)와 TiN막(7)과의 식각선택비가 나빠 TiN막(7)이 과도식각된다. 이렇게 TiN막(7)이 과도식각되면 텅스텐 플러그(9a)의 상면에 리세스 부위가 생겨 후속의 금속배선의 스텝커비리지가 불량하고 신뢰성이 나빠지는 문제점이 있다.
따라서, 본 발명의 목적은 상기 문제점을 개선하여 금속배선의 신뢰성을 향상시킬 수 있는 반도체 장치의 금속배선 형성방법을 제공하는 데 있다.
제1도 내지 제4도는 종래 기술에 의한 반도체 장치의 금속배선 형성방법을 도시한 단면도들이다.
제5도 내지 제8도는 본 발명에 의한 반도체 장치의 금속배선 형성방법을 도시한 단면도들이다.
상기 목적을 달성하기 위하여, 본 발명은 반도체 기판 상에 콘택홀 갖는 층간절연막을 형성하는 단계와, 상기 콘택홀의 측벽 및 상기 층간절연막 상에 타이타늄막 및 타이타늄 리치한 TiN막을 형성하는 단계와, 상기 TiN막 상에 상기 콘택홀을 매립할 수 있는 텅스텐막을 형성하는 단계와, 상기 텅스텐막을 에치백하여 상기 TiN막을 노출하는 텅스텐 플러그를 형성하는 단계와, 상기 에치백시 잔류하는 텅스텐막 및 상기 TiN막의 표면 일부를 스퍼터 식각하는 단계와, 상기 식각된 TiN막 및 텅스텐 플러스 상에 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법을 제공한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 5 내지 도 8는 본 발명에 의한 반도체 장치의 금속배선 형성방법을 도시한 단면도들이다.
도 5에서, 반도체 기판(21)상에 콘택홀을 갖는 층간 절연막(23)을 형성한다. 이어서, 콘택홀의 측벽 및 상기 층간절연막(23) 상에 Ti막(25)을 형성한다. 다음에, 상기 Ti막(25) 상에 후속공정에 형성되는 텅스텐막과의 식각 선택비가 높은 타이타늄-리치 TiN막(Ti-rich TiN,27)을 형성한다. 이때, 상기 Ti막(25) 및 TiN막(27)은 배리어 금속층 역할을 한다. 계속하여, 상기 콘택홀을 매립하는 텅스텐막(29)를 형성한다.
도 6에서, 상기 텅스텐막(29)을 SF6와 C2F6의 혼합가스로 상기 텅스텐막(29)을 에치백한다(28). 이렇게 되면, 상기 콘택홀을 매립하는 텅스텐 플러그(29a)가 형성된다. 이때, 상기 텅스텐막(29)과 타이타늄-리치 TiN막(27)은 식각선택비가 높기 때문에 종래와 다르에 텅스텐 플러스 상에 형성되는 리세스 부위를 줄일 수 있다. 결과적으로, 후속공정의 금속배선의 스텝커버리지 및 신뢰성을 향상시킬 수 있다.
도 7에서, 상기 텅스텐 플러그(29a) 부위의 SF6, WF6, C1 등의 잔류가스를 제거하기 위하여 기판(21)의 전면에 ECR 또는 라디칼 스퍼터 식각을 실시한다(30).
도 8에서, 상기 텅스텐 플러그(29a)가 형성된 기판(21)의 전면에 Ti막(31), TiN막(33) 및 A1막(35)을 형성하여 금속배선층을 형성한다.
본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 당업자의 통상적인 지식의 범위에서 그 변형이나 개량이 가능하다.
상술한 바와 같은 본 발명의 금속배선 형성방법은 텅스텐막과 식각선택비가 높은 타이타늄-리치 TiN막을 이용하여 텅스텐 플러스 상에 형성되는 리세스 부위를 줄일 수 있다. 결과적으로, 후속공정의 금속배선의 스텝커버리지 및 신뢰성을 향상시킬 수 있다.
Claims (1)
- 반도체 기판 상에 콘택홀 갖는 층간절연막을 형성하는 단계; 상기 콘택홀의 측벽 및 상기 층간절연막 상에 타이타늄막 및 타이타늄 리치한 TiN막을 형성하는 단계; 상기 TiN막 상에 상기 콘택홀을 매립할 수 있는 텅스텐막을 형성하는 단계; 상기 텅스텐막을 에치백하여 상기 TiN막을 노출하는 텅스텐 플러그를 형성하는 단계; 상기 에치백시 잔류하는 텅스텐막 및 상기 TiN막의 표면 일부를 스퍼터 식각하는 단계; 및 상기 식각된 TiN막 및 텅스텐 플러스 상에 금속막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029324A KR980011864A (ko) | 1996-07-19 | 1996-07-19 | 반도체 장치의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960029324A KR980011864A (ko) | 1996-07-19 | 1996-07-19 | 반도체 장치의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980011864A true KR980011864A (ko) | 1998-04-30 |
Family
ID=66242236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960029324A KR980011864A (ko) | 1996-07-19 | 1996-07-19 | 반도체 장치의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980011864A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472722B1 (ko) * | 1999-06-30 | 2005-03-07 | 주식회사 하이닉스반도체 | 하부층의 손상을 감소시킬 수 있는 라인과 플러그 구조의 금속배선 형성 방법 |
| KR101035593B1 (ko) * | 2003-10-13 | 2011-05-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 배선 형성방법 |
-
1996
- 1996-07-19 KR KR1019960029324A patent/KR980011864A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100472722B1 (ko) * | 1999-06-30 | 2005-03-07 | 주식회사 하이닉스반도체 | 하부층의 손상을 감소시킬 수 있는 라인과 플러그 구조의 금속배선 형성 방법 |
| KR101035593B1 (ko) * | 2003-10-13 | 2011-05-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 배선 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465888B2 (en) | Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene | |
| US7655547B2 (en) | Metal spacer in single and dual damascene processing | |
| US5899738A (en) | Method for making metal plugs in stacked vias for multilevel interconnections and contact openings while retaining the alignment marks without requiring extra masking steps | |
| US5834369A (en) | Method of preventing diffusion between interconnect and plug | |
| US6653240B2 (en) | FIB/RIE method for in-line circuit modification of microelectronic chips containing organic dielectric | |
| KR100554210B1 (ko) | 자기 정렬 상호접속 비아를 이용하는 이중 다마신법 | |
| US6080663A (en) | Dual damascene | |
| US6812133B2 (en) | Fabrication method of semiconductor device | |
| US20030186538A1 (en) | Inter-metal dielectric patterns and method of forming the same | |
| US5851913A (en) | Method for forming a multilevel interconnect structure of an integrated circuit by a single via etch and single fill process | |
| KR980011864A (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| US7276439B2 (en) | Method for forming contact hole for dual damascene interconnection in semiconductor device | |
| KR100226727B1 (ko) | 배선 형성 방법 | |
| US6242340B1 (en) | Method for forming an interconnection in a semiconductor device | |
| JPH08274172A (ja) | 半導体装置およびその製造方法 | |
| US20060094217A1 (en) | Method for contacting parts of a component integrated into a semiconductor substrate | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| KR100189967B1 (ko) | 반도체장치의 다층배선 형성방법 | |
| KR20040059733A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20040080599A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100284302B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| KR20040009746A (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR100314741B1 (ko) | 반도체소자의금속배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |