KR980011747A - 다층구조 웨이퍼 가장자리의 가공방법 - Google Patents
다층구조 웨이퍼 가장자리의 가공방법 Download PDFInfo
- Publication number
- KR980011747A KR980011747A KR1019960028021A KR19960028021A KR980011747A KR 980011747 A KR980011747 A KR 980011747A KR 1019960028021 A KR1019960028021 A KR 1019960028021A KR 19960028021 A KR19960028021 A KR 19960028021A KR 980011747 A KR980011747 A KR 980011747A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- edge
- layered
- chemical etching
- bonded
- Prior art date
Links
- 238000003672 processing method Methods 0.000 title description 4
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000003486 chemical etching Methods 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 16
- 239000010703 silicon Substances 0.000 claims abstract description 16
- 230000002265 prevention Effects 0.000 claims abstract description 9
- 239000000126 substance Substances 0.000 claims abstract description 6
- 235000012431 wafers Nutrition 0.000 claims description 88
- 238000005498 polishing Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000003754 machining Methods 0.000 claims description 3
- 238000006748 scratching Methods 0.000 abstract description 3
- 230000002393 scratching effect Effects 0.000 abstract description 3
- 239000002245 particle Substances 0.000 abstract description 2
- 239000013078 crystal Substances 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 229910003460 diamond Inorganic materials 0.000 description 6
- 239000010432 diamond Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003449 preventive effect Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
접합된 웨이퍼에 실리콘 결정 화학적 식각 방지막을 성장시키고 실리콘 웨이퍼 화학적 식각 방지막이 형성된 접합된 웨이퍼의 가장자리를 연마한 후에 가장자리가 일정 형태로 연마된 접합된 웨이퍼의 가장자리를 화학 약품을 이용하여 식각 및 그 실리콘 웨이퍼 화학적 식각 방지막을 제거하는 공정을 포함하는 SOI 또는 SDB 웨이퍼와 같은 다층구조 웨이퍼 가장자리의 가공방법은 웨이퍼 가장자리에서 이물질 입자가 생성하는 것을 방지하고 웨이퍼 가공시에 발생하는 가장자리 파손 및 긁힘을 방지하여 제조수율을 향상시키는 장점을 갖는다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도는 및 제1b도는 SOI(Silicon on Insulator) 웨이퍼의 개략적인 단면도.
제2a도 및 제2b도는 SDB(Silicon Direct-bonded) 웨이퍼의 개략적인 단면도.
제3도는 본 발명의 일실시예에 의한 SOI 웨이퍼 가장자리의 가공공정을 나타낸 개략적인 공정도.
제4도는 본 발명의 일실시예에 의한 SDB 웨이퍼 가장자리의 가공공정을 나타낸 개략적인 공정도.
제5도는 종래기술에 의한 다층구조 웨이퍼 가장자리의 가공공정을 나타낸 개략적인 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : SOI 층 2 : 절연층
3 : 웨이퍼 4 : 가장자리
5 : 식각 방지막
[발명의 상세한 설명]
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은 웨이퍼 가공방법에 관한 것으로서, 더욱 상세하게는 다층구조 웨이퍼 가장자리의 가공공정에서 발생하는 기계적 손상층으로 인한 가장자리의 파손 및 긁힘을 방지하고 공정시에 웨이퍼의 표면에 부착되는 이물질을 제거하여 최종 제품의 품질을 향상시키면서 보다 경제적인 방법으로 가공하는 SOI 및 SDB 등과 같은 다층구조 실리콘 웨이퍼 가장자리(edge)의 가공방법에 관한 것이다.
반도체의 집적 기술이 급속도로 발전되면서 반도체의 제조에 이용되는 실리콘 웨이퍼의 경우에도 두 장 이상의 웨이퍼를 접합하여 하나의 구조체를 형성하는 소위 다층구조를 갖는 실리콘 웨이퍼의 도입이 필요하게 되었다. 다층구조의 실리콘 웨이퍼의 하나인 SOI의 제작은 원리적으로는 두 장의 웨이퍼를 사용하여 각각의 웨이퍼에 절연층을 형성하고 두 장의 웨이퍼를 접합하고 소정의 열처리를 실시한 다음 다시 두 장의 웨이퍼 중 한쪽 면을 연마 및 식각하는 방법으로 제작한다. 이와 같은 방법에 의하여 제작되어진 다층 실리콘 웨이퍼는 절연층을 사이에 두고 두 장의 웨이퍼가 접합된 구조로 이루어짐으로써 실리콘 온 인슈레이터(Silicon on Insulator) 또는 SOI라고 부른다. 또한 다층구조 실리콘 웨이퍼의 한 형태로 접합하기 전의 두 웨이퍼에 절연층을 성장시키지 않고 접합한 뒤 열처리를 하면서 화학적 식각 방지막을 성장시켜서 접합하는 웨이퍼 사이에 절연층이 존재하지 않는 구조를 실리콘 디렉트-본디드(Silicon Direct-Bonded) 또는 SDB라고 한다. 상기의 SOI 또는 SDB 웨이퍼는 두 장의 경면 연마 웨이퍼(polished wafer)를 사용하여 소정의 화학적 처리를 실시한 후에 두 장의 웨이퍼를 접합하고 소정의 열처리를 실시한 다음, 접합된 웨이퍼의 가장자리를 반도체 소자 제조 여건에 적합한 형태로 두 장의 웨이퍼 중 한쪽 면을 일정 두께로 가공하는 방법으로 이루어지고 있다. 한편, 이와 같은 다층구조 실리콘 웨이퍼의 가장자리를 일정한 형태로 가공할 때에는 도 5에 보는 바와 같이 상부의 웨이퍼에만 화학적 식각 방지막을 성장시키고 가장자리를 다이아몬드 휠(diamond wheel)로 가공한다. 따라서, 일정 형태로 가공된 SOI 또는 SDB 웨이퍼의 가장자리에는 다이아몬드 휠로 인한 기계적 손상층이 존재하게 되는데, 이 기계적 손상층을 그대로 방치해 두면 두 장의 웨이퍼 중 한쪽 면을 일정 두께로 가공하기 위한 후속공정에서 웨이퍼의 가장자리가 파손되거나 웨이퍼 표면에 긁힘(scratch)이 발생되는 등의 문제가 발생하며 반도체 소자 제조를 위한 열처리 공정시 웨이퍼가 열충격에 의해 깨질 수 있는 원인이 되기도 한다. 또한 가장자리 가공이 진행되는 동안에 웨이퍼를 고정시키는 스테이지로부터 그 표면에 먼지 등의 이물질이 부착되어 반도체 소자 제조수율을 떨어뜨리는 문제점이 있다.
[발명이 이루고자 하는 기술적 과제]
본 발명은 상기와 같은 문제점을 해결하기 위해서 안출된 것으로서, SOI 또는 SDB 웨이퍼 등과 같은 다층구조 웨이퍼의 가장자리 공정시에 생기는 기계적 손상층으로 인한 가장자리의 파손 및 긁힘을 방지하고 열처리에 강하며 공정 중에 발생하는 이물질을 제거하여 제조수율을 향상시키는 다층구조 웨이퍼의 가장자리를 가공하는 방법을 제공하려는 데에 그 목적이 있다.
[발명의 구성 및 작용]
상기와 같은 목적을 달성하기 위하여, 본 발명은 하기와 같은 구성을 가진다. 본 발명에 있어서, 두 개의 웨이퍼를 접합 및 열처리한 다층구조 웨이퍼에 실리콘 웨이퍼 화학적 식각 방지막을 성장시키는 공정, 상기 화학적 식각 방지막이 형성된 다층구조 웨이퍼의 가장자리를 연마하는 공정, 상기 가장자리가 연마된 다층구조 웨이퍼의 가장자리를 화학적으로 식각하는 공정, 상기 화학적으로 식각한 다층구조 웨이퍼의 상부 부분을 가공하는 공정 그리고 상기 가공한 다층구조 웨이퍼를 세정하는 공정을 포함하는 다층구조 웨이퍼 가장자리의 가공방법을 제공한다. 상기한 다층구조 웨이퍼 가장자리의 연마 공정은 다층구조 웨이퍼에서 각각의 상부에 위치하는 화학적 식각 방지막을 유지함으로써 화학적 식각 공정에서 그 하부의 웨이퍼가 식각되지 않도록 하는 것이 바람직하다. 그리고 본 발명의 다층구조 웨이퍼는 SOI 또는 SDB인 것이 바람직하다. 도 3 및 도 4에서 왼쪽의 구조는 상부 웨이퍼를 가공한 후 가장자리 경면 가공을 실시하여 전체 모양을 웨이퍼 한 장의 모양과 같게하는 공정이고, 오른쪽의 구조는 다이아몬드 휠로 상부의 웨이퍼만 가공을하여 하부 웨이퍼에는 손상층이 생기지 않으며, 상부에 남는 가공되지 않은 층은 화학적 식각으로 제거하는 공정을 나타낸다.
[실시예]
본 발명의 도 3 및 도 4를 참고로 하여 바람직한 실시예를 제시한다. 그러나 하기의 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제시한 것일 뿐 본 발명이 하기에 실시예에 한정되는 것은 아니다.
[실시예 1]
본 발명에 따른 SOI 웨이퍼의 가장자리 가공방법은 도 3에 나타낸 바와 같이 4 단계의 공정으로 이루어진다. 두 개의 웨이퍼를 접합하고 열처리하여 제작된 SOI 웨이퍼의 가장자리를 가공하는 동안에 접합된 웨이퍼의 가장자리 이외의 다른 부분이 식각되는 것을 막기 위하여 실리콘옥사이드(SiO2)의 산화막으로 화학적 식각 방지막을 웨이퍼에 성장시킨다. 이 실리콘옥사이드 산화막은 이후의 공정인 화학적 식각 공정에서 포태슘하이드록사이드(KOH)가 사용될 경우에는 매우 효율적이다. 화학적 식각 방지막의 성장 및 두께 조절은 종래의 반도체 제조공정의 방법에 의하여 용이하게 실시할 수 있다. 그리고 나서 제 2공정으로 반도체 소자의 응용 분야에 맞는 형태가 되도록 다이아몬드 휠을 사용하여 다층구조 웨이퍼의 가장자리를 연마한다. 본 발명의 제 3공정은 다이아몬드 휠로 가장자리가 일정 형태로 연마 가공된 접합된 웨이퍼의 가장자리에 존재하는 기계적 손상층을 제거하기 위해서 포태슘하이드록사이드 등의 화학약품을 이용하여 웨이퍼를 식각하는 방법으로 진행하여 일정한 형태의 웨이퍼로 가공한다. 화학적 식각 후에 접합된 웨이퍼의 한쪽 면을 연마, 식각 및 폴리싱(polishing) 등의 웨이퍼 제조공정을 이용하여 일정 두께의 실리콘이 남도록 가공 및 세정하여 공정이 완료된 접합된 웨이퍼에 존재하는 실리콘 웨이퍼 화학적 식각 방지막 및 기타 이물질을 제거하는 제 4공정을 행함으로써 다층구조 웨이퍼를 제조한다. 상기한 본 발명의 실시예의 방법에 의해서 제조된 SOI 웨이퍼는 각각 도 1과 같은 구조를 갖는다.
[실시예 2]
본 발명에 따른 SDB 웨이퍼의 가장자리 가공방법은 도 4에 나타낸 것과 같이 4 단계의 공정으로 이루어진다. 상기 실시예 1에서 접합하기 전의 두 웨이퍼에 절연층을 성장시키지 않고 접합한 뒤에 열처리하면서 화학적 식각 방지막을 성장시킨 것을 제외하고는 실시예 1과 동일하게 실시하였다. 상기한 본 발명의 실시예의 방법에 의해서 제조된 SDB 웨이퍼는 도 2의 구조를 갖는다. 이와 같은 본 발명에 따른 SOI 및 SDB 등과 같은 다층구조를 갖는 웨이퍼는 가공공정시에 웨이퍼에 발생하는 이물질 입자를 제거하고 또는 웨이퍼 가공시의 가장자리 파손 및 긁힘을 방지함으로써 제조수율을 높일 수 있는 장점을 갖는다.
[비교예]
두 개의 웨이퍼가 접합 및 열처리된 다층구조 웨이퍼의 가장자리를 일정 형태로 다이아몬드 휠로 연마하고 웨이퍼의 한쪽 면을 연마, 식각, 폴리싱 및 세정 등의 웨이퍼 제조공정을 거쳐서 일정한 지름을 갖는 다층구조 웨이퍼를 제조한다.
Claims (3)
- 두 개의 웨이퍼를 접합 및 열처리한 다층구조 웨이퍼에 실리콘 웨이퍼 화학적 식각 방지막을 성장시키는 공정; 상기 화학적 식각 방지막이 형성된 다층구조 웨이퍼의 가장자리를 연마하는 공정; 상기 가장자리가 연마된 다층구조 웨이퍼의 가장자리를 화학적으로 식각하는 공정; 상기 화학적으로 식각한 다층구조 웨이퍼의 상부부분을 가공하는 공정; 그리고 상기 가공한 다층구조 웨이퍼를 세정하는 공정; 을 포함하는 다층구조 웨이퍼 가장자리의 가공방법.
- 제 1항에 있어서, 상기 다층구조 웨이퍼 가장자리의 연마 공정은 다층구조 웨이퍼에서 각각의 상부에 위치하는 화학적 식각 방지막을 유지함으로써 화학적 식각 공정에서 그 하부의 웨이퍼가 식각되지 않도록 하는 다층구조 웨이퍼 가장자리의 가공방법.
- 제 1항에 있어서, 상기 다층구조 웨이퍼는 SOI 또는 SDB인 다층구조 웨이퍼 가장자리의 가공방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960028021A KR980011747A (ko) | 1996-07-11 | 1996-07-11 | 다층구조 웨이퍼 가장자리의 가공방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960028021A KR980011747A (ko) | 1996-07-11 | 1996-07-11 | 다층구조 웨이퍼 가장자리의 가공방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980011747A true KR980011747A (ko) | 1998-04-30 |
Family
ID=66242356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960028021A KR980011747A (ko) | 1996-07-11 | 1996-07-11 | 다층구조 웨이퍼 가장자리의 가공방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980011747A (ko) |
-
1996
- 1996-07-11 KR KR1019960028021A patent/KR980011747A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3252702B2 (ja) | 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ | |
| US5897743A (en) | Jig for peeling a bonded wafer | |
| CN100508124C (zh) | 由选自半导体材料的材料层形成的多层晶片的表面处理 | |
| EP0854500B1 (en) | Method of manufacturing a bonded substrate | |
| JP2645478B2 (ja) | 半導体装置の製造方法 | |
| KR101487371B1 (ko) | 기판의 재활용 방법, 적층 웨이퍼 제작 방법 및 적합한 재활용 도너 기판 | |
| US20030077878A1 (en) | Method for dicing a semiconductor wafer | |
| KR102021160B1 (ko) | 투명 soi 웨이퍼의 제조 방법 | |
| US6113721A (en) | Method of bonding a semiconductor wafer | |
| KR100840428B1 (ko) | 에피탁시된 도너 웨이퍼 재활용 방법 | |
| JP2007214256A (ja) | Ｓｏｉウェーハ | |
| JPH0917984A (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| JPH0745485A (ja) | 接着半導体基板の製造方法 | |
| US5849636A (en) | Method for fabricating a semiconductor wafer | |
| JPH10242091A (ja) | 貼り合わせ基板の作製方法 | |
| JP2005082870A (ja) | 積層基板の洗浄方法および基板の貼り合わせ方法 | |
| JPH05226305A (ja) | 張合せウェハの製造方法 | |
| JP3787485B2 (ja) | 薄板の加工方法 | |
| JP2007214255A (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| KR980011747A (ko) | 다층구조 웨이퍼 가장자리의 가공방법 | |
| JPH10270298A (ja) | 張り合わせ基板の製造方法 | |
| JP2001338899A (ja) | 半導体ウエーハの製造方法及び半導体ウエーハ | |
| JP4531694B2 (ja) | 支持体に転移する材料から成る有用な層の面積を拡大する方法 | |
| JP3962972B2 (ja) | 張り合わせ基板の製造方法 | |
| JPH08107193A (ja) | Ｓｏｉ基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19960711 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19960711 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19990327 Patent event code: PE09021S01D |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 19990729 Patent event code: PE09021S01D |
|
| E601 | Decision to refuse application | ||
| PE0601 | Decision on rejection of patent |
Patent event date: 19991020 Comment text: Decision to Refuse Application Patent event code: PE06012S01D Patent event date: 19990729 Comment text: Notification of reason for refusal Patent event code: PE06011S01I Patent event date: 19990327 Comment text: Notification of reason for refusal Patent event code: PE06011S01I |