KR980011323A

KR980011323A - 표본 추출된 진폭 판독 채널에 있어서 타이밍 회복을 개선하기 위한 부호화

Info

Publication number: KR980011323A
Application number: KR1019970037118A
Authority: KR
Inventors: 크리소퍼 피. 주크
Original assignee: 로버트 에프. 도나휴; 씨러스 로직 인코포레이티드
Priority date: 1996-07-29
Filing date: 1997-07-29
Publication date: 1998-04-30
Also published as: US5838738A; EP0823708A2; JPH1092120A; EP0823708A3; JP3892945B2

Abstract

보다 정확한 위상 오류 추정을 제공함으로써 타이밍 회복을 개선하는 부호화 개략도를 포함하는 자기 기록을 위해 부분 응답 등급―4(PR4) 판독 채널이 개시되어 있다. 상기 판독 채널이 자기 디스크상에 기록된 플럭스 전이를 직접 제어하도록, 종래의 1/(1+D²) 프리코더는 (모호화 초기 상태를 피하기 위해) 본 발명에서는 사용되지 않는다. 이는 표본 간격으로 아날로그 판독 신호내에서 잘 정의된 경사도를 발생하는 특징에 따라 판독 채널이 유저 데이터를 엔코드하는 것을 가능케하고, 그에 의해 타이밍 회복 위상 오류 추정의 정확도를 향상한다.

대표도 : 제6도

Description

표본 추출된 진폭 판독 채널에 있어서 타이밍 회복을 개선하기 위한 부호화

본 발명은 컴퓨터 저장 시스템에 대한 표본 추출된 진폭 판독 채널에 있어서 타이밍 회복에 관한 것으로서, 특히, 본 발명은 타이밍 회복을 위해 위상 오류 추정의 정확도를 향상하는 표본예로 아날로그 판독 신호의 경사도를 제어한다.

본 출원은 또다른 공동 계루중인 미국 특허 출원, 즉 "Sampled Amplitude Read Channel Comprising Sample Estimation Equalization, Defect Scanning, Channel Quality, Digital Servo Demodulation, PID Filter for Timing Recovery, and DC Offset Control." 제목의 제 08/341,251 호와 "Improved Timing Recovery For Synchronous Parrial Response Recording." 제목의 제 08/313,491 호와 "Improved Fault Tolerant Sync Mark Detector For Sampled Amplitude Magetic Recording." 제목의 제 08/533,797 호의 출원 일련 번호와 관련된다.

본 출원은 또한 몇몇의 미국 특허, 즉, "Timing Recovery Circuit for Synchronous Waveform Sampling." 제목의 미국 특허 번호 제 5,359,631 호와 "Method and Apparatus for Reduced-Complexity Viterbi-Type Sequence Detectros." 제목의 5,291,499와 "Gain Control Circuit for Synchronous Waveform Sampling/" 제목의 제 5,297,184 호와 "Synchronous Read Channel" 제목의 제 5,424,881 호와 관련된다.

디지털 컴퓨터를 위한 자기 디스크 저장 시스템에 있어서, 판독 헤드(통상 유도성 코일)는 2진수 "1"또는 "0"의 시퀀스를 기록하기위해 자기 디스크의 표면상에 자기 플럭스(flux) 전이를 기록한다. 이 기록된 2진 데이터를 판독하기위해, 회전 자기 디스크에 아주 근접하게 위치한 판독 헤드는, 자기 플럭스 전이를 검출하고 대응 펄스를 아날로그 판독 신호로 발생한다. 그때 이러한 펄스는 판독 채널에 의해 검출되고 추정 2진 시퀀스로 디코딩된다. 오류가 없을 때는, 추정 2진 순서는 기록된 2진 시퀀스와 같지만, 추출 2진 시퀀스에 오류를 유도할 수 있는 아날로그 판독 신호의 신호대 잡음비를 감소할 수 있는 많은 요소들이 있다.

펄스 검출 처리에서의 오류는 대부분 종종 부호간 간섭(ISI) 및/또는 채널잡음에 의해 야기된다. 종래에는, 판독 채널은 아날로그 판독 신호에서 피크 신호를 검출하기 위한 단일 아날로그 피크 검출기로 구현된다. 하지만, 아날로그 피크 검출기의 정확도는 ISI 및 채널 잡음이 증가함에 따라 급격히 떨어진다.

이 달갑지 않은 효과를 완화하기 위해, 보다 최근의 저장 시스템은 검출 알고리즘에 있어서 ISI 및 채널 잡음의 효과를 고려하는 정교한 디지털 신호 처리 회로를 구비하는 표본 추출된 진폭 판독 채널을 채용한다.

이런 목적을 위해, 표본 추출된 진폭 판독 채널은 이산 시간 표본값을 발생하기 위해 아날로그 판독 신호를 표본 추출하는 표본화 장치와, 표본값를 보 속도(baud rate, 부호 비트율)로 동조시키는 타이밍 회복 회로를 구비한다. 그리고나서, 시퀀스 검출기는 추출된 2진 데이터에 대한 가장 적당한 시퀀스를 선택하기위해 전후관계에 있어서 동기 표본값을 평가한다. 최대 공산 시퀀스 검출(MLSD), 비터비 검출(MLSD의 근사값)을 갖는 부분 응답(PR), 판정 귀환 균등화(DFE), 강화된 판정 귀환 균등화(EDFE)와, 판정 귀환을 갖는 고정 지연 트리 탐색(FDTS/DF)을 포함하는 여러 가지의 잘 공지된 시간 시퀀스 검출 방법이 있다.

비록 MLSD(또는 그의 근사값)를 갖춘 이산 시간 시퀀스 검출기는 일정한 신호대 잡음비에서 비트 오류율을 현저히 향상할 수 있고, 또다른 형태의 판독 채널에 의해 여전히 제한된다. 예를 들면, 널리 공지된 비터비 유형의 시퀀스 검출기는, 판독 신호가 훌륭한 부분적인 응답과 균등하게 되고 타이밍 회복이 보 속도로 정확히 동조되는 경우에만 최적으로 동작한다. 타이밍 회복에서의 오류는, 검출 알고리즘에서의 오류를 야기할 수 있는 신호 잡음을 가져온다.

타이밍 회복 동작은 판독 채널의 다이펄스 응답과, 1비트 시간 동안에 기록 전류를 스위칭하기 위한 판독 채널의 응답으로부터 이해할 수 있다.

부분 응답 등급―4(PR4) 판독 채널의 다이펄스 응답은 도 3A에 도시되어 있다. 동조된 표본화 간격으로, 다이펄스 표본값은 ...0, 0, +1, 0, -1, 0, 0... , 이다. 자기 디스크에 유저데이타를 기록할 때, 1비트는 양의 전류(a(n)=+1)를 유도하고, 0비트는 음의 전류(a(n)=-1)을 유도하도록 데이타 비트는 기록 헤드 코일에서 전류를 변조한다. 결과의 아날로그 판독 신호 y(t)는 다음식,

y(t) = ∑a(n)·h(t-nT) (1)

과 같이 다이펄스 응답 h(t-T)의 선형 결합의 지연된 이형이고, 여기서 T는 보 속도 간격이다. 표본값이 단지 다이펄스 응답 +1, 0, -1(즉, 표본은 +2, 0, 혹은 -2의 값을 갖는다)의 함수가 되도록 타이밍 회복은, 보 속도에 대한 아날로그 판독 신호의 표본을 동조시키기를 시도한다.

통상적으로, 타이밍 회복은, 데이터 변조율에 대응하는 주파수에서 아날로그 판독 신호를 표본 추출하도록 표본화 장치(즉, 아날로그―디지탈 변환기)를 제어한다. 선택적으로, 상기 아날로그 판독 신호는 비동기적으로 표본추출될 수 있고 비동기 표본값은 동기 표본값을 발생하기 위해 보간된다.

만약 타이밍 회복이 보 속도로 동기화되지 않으면, 표본 추출된 다이펄스 응답에 있어서, 예를 들면, (...0, -0.1, +0.9, -0.1, 0...)의 오류와 판독 신호 표본값에서의 대응 오류가 존재할 것이다. 타이밍 오류 또는 위상 오류를 보상하기 위해, 위상 동기 루프(PLL)는, 상기 표본들이 보 속도로 동기화되기까지 표본화 주파수(또는 보간 간격)을 조절한다.

PR4 판독 채널의 위상 동기 루프에서, 위상 오류 ΔΘ는, Yκ가 실제 표본값이고 Xκ가 추정 또는 이상 PR4 표본값일 때, 타이밍 경사 알고리즘을 사용하여 통상 다음식,

ΔΘ=Y_k·(X_k-1) + Y_k-1·(X_k) (2)

과 같이 계산된다. 표본화 주파수가 동기화되기까지, 위상 오류 ΔΘ는 전압 제어 발진기(VCO)의 동작을 제어하고, VCO의 출력은 아날로그―디지탈 변환기(A/D)와 같은 표본화 장치의 표본화 주파수를 제어한다. 선택적으로, 보간 간격은 위상 오류 ΔΘ로부터 계산할 수 있고 보간 필터를 사용하여 동기 표본값을 발생하는데 익숙하다. 본 발명에 관련된 종래의 PR4 판독 채널의 또다른 성분은 입력 데이터 시퀀스를 디스크에 기록하기전에 프리코드하는 1/((1+D²)프리코더(precoder)이다. 종래 기술에 숙련된 사람들은, 1/(1+D²) 프리코더가 PR4 채널의 (1-D²) 전송 함수에 대해 보상하고 비트 오류 전파를 아지하는 것으로 이해한다. 그러나, 프리코더의 특성은 일정한 입력 시퀀스에 대해서, 프리코더의 초기 상태에 따라 4개의 가능한 출력 시퀀스가 있다는 것이다 (즉, D²지연 레지스터의 초기 상태 : 00, 01, 10, 11). 1/(1+D²) 프리코더의 4개의 초기 상태에 대응하는 4개의 아날로그 판독 신호 전체가 타이밍 회복에대해 파형의 최적 조건을 나타내는 것은 아니다. 식(2)의 타이밍 경사 알고리즘은 각 표본 간격으로 아날로그 판독 신호의 경사도를 어림잡아 위상 오류 ΔΘ를 계산한다.

그러나, 경사도 근사값은 제5도에 설명한 바에 좌우되는 데이터이다. 제5도는 종래의 PR4 판독 채널에서 디스크에 기입된 동일한 데이터 시퀀스에 대한 2개의 가능한 아날로그 판독 채널을 도시하고 있다 (즉, 2개의 가능한 아날로그 판독 채널은 1/(1+D²) 프리코더의 초기 상태에 의존한다). 표본 간격(3, 4)사이에, 상위 파형의 아날로그 판독 신호의 경사도는 하위 파형의 아날로그 판독 신호의 경사도보다 훨씬 더 정의되어 있다. 보는 바와같이, 이는 제2의 다이펄스 응답(점선으로 도시됨)의 극성에 따르는 부호간 간섭(ISI)의 서로다른 효과 때문이다. 따라서, 상위 파형은, 하위 파형보다도 식(2)의 위상 오류 추정에 대한 훨씬 더좋은 경사도 근사값을 제공한다.

따라서, 본 발명의 형태는, 타이밍 회복 PLL에서 위상 오류 추정을 최적화하도록 아날로그 판독 신호내에서 동일한 간격으로 펄스의 경사도를 제어할 능력을 갖춘 PR4 판독 채널을 제공한다.

부분 응답 등급―4 (PR4) 판독 채널은, 더 정확한 위상 오류 추정을 제공함으로써 타이밍 회복을 개선하는 부호화 일람표를 포함하는 자기 기록을 위해 개시되어 있다. 종래의 1/(1+D²) 프리코더는 (모호한 초기 상태를 피하기 위해) 본 발명에 사용되지 않고, 판독 채널은 자기 디스크상에 기록된 플럭스 전이를 직접 제어할 수 있게 된다. 이는, 아날로그 판독 신호에서 더욱 분명한 경사도를 야기하는 특징에 따라 판독 채널이 유저 데이터를 부호화할 수 있도록하고, 그 결과 타이밍 회복 위상 오류 추정의 정확도를 향상한다.

부호화 처리동안에, 입력 유저 데이터 부호는, 부호를 판독하여 얻어질 위상 오류 추정의 품질에 따라 등급이 매겨지게(graded) 된다. 만약 부호의 경사가 소정의 임계값 아래이면, 보다좋은 위상 오류 추정 결과를 가져오는 특징에 따라 매핑된다. "1"비트는 부호어가 매핑되는 것을 나타내는 매핑 부호에 추가된다. 만약 부호의 등급이 소정의 임계값보다 높으면, 결과의 위상 추정이 충분한 정확도일 것을 나타내고, 상기 부호는 매핑없이 직접 부호어로 부호화되고, "0"비트는 부호어가 매핑되지 않음을 나타내기 위해 추가된다. 1/(1+D²) 프리코더에 의해 프리코딩되는 것보다 잘 공지된 NRZI 형식에 따라 부호어는 그때 직접 디스크에 기록된다. 이러한 방법으로, 표본화 간격에서의 상기 아날로그 판독 신호의 경사도는 전술한 매핑 처리를 용이하게 하기위해 공지되어 있다.

인터리브 슬라이딩 임계값 검출기의 한 쌍으로서 리드백(readback)상에 구현된 PR4 비터비 검출기는, 추정된 NRZI 데이터 시퀀스를 발생하기 위해 NRZI 변환기를 통과시키는 예비 데이터 시퀀스를 출력한다. 그후에, 엔코더의 역동작을 충족시키는 디코더는 추정된 NRZI 시퀀스를 유저 데이터 시퀀스로 디코딩한다. 오류가 없을 때는, 추정된 유저 데이터 시퀀스는 원래 기록된 유저 데이터 시퀀스와 같다.

제1도는 종래의 표본 추출된 진폭 판독 채널의 블록도.

제2A도는 복수의 유저 데이터 섹터와 삽입된 서보 데이터 섹터를 갖는 복수의 집중 데이터 트랙을 구비하는 자기 디스크 저장 매체에 관한 전형적인 데이터 형식을 도시한 도면.

제2B도는 유저 데이터 섹터의 전형적인 형식을 도시한 도면.

제3A도는 타이밍 위상 오류τ를 구비한 PR4 판독 채널의 표본 추출된 다이펄스 응답을 도시한 도면.

제3B도는 PR4 판독 채널에 관하여 3개의 레벨 "아이―다이어그램"을 도시한 도면.

제4도는 위상 동기 루프에 사용하는 위상 오류 평가기를 구비하는 PR4 판독 채널에 관한 종래의 타이밍 회복 회로의 상세한 블록도.

제5도는 종래의 PR4 채널에 있어서 1/(1+D²) 프리코더를 사용할 때 동일한 유저 데이터 입력 순서에서 기인할 수 있는 2개의 아날로그 판독 파형을 설명하는 도면.

제6도는 본 발명의 개선된 표본 추출된 진폭 판독 채널의 블록도.

제7A도는 디코드 순서에 대해 NRZ 상태 전이도.

제7B도는 제7A도의 상태 전이도애 따라 동작하는 슬라이딩 임계값 비터비 시퀀스 디텍터의 구현을 도시한 도면.

제8A도는 위상 오류 평가기의 동작을 최적화하기위해 유저 데이터를 부호화하는 16/17 엔코더를 상세하게 도시한 도면.

제8B도는 검출된 NRZI 데이터 순서를 유저 데이터 순서로 해독함에 있어서 제8A도의 엔코더의 역동작을 구현하는 디코더를 상세하게 도시한 도면.

제9A도는 3개의 인터리브 ECC 코드명의 형태에 있어서 자기상에 기록된 데이터의 섹터를 설명하는 도면.

제9B도는 최소 간격 PR4 오류 사건이 어떻게 2개의 일련의 코드명의 중간비트에 걸칠 수 있는가를 설명하고, 그결과 해독된 출력 순서에서 4개의 바이트의 원형을 훼손된 것을 설명한 도면.

제9C도는 제9B도의 오류 전파를 방지하는 본 발명의 부호화 제약을 도시한 도면.

* 도면의 주요 부분에 대한 부호의 설명

2 : 유저 데이타 4 : 데이터 발생기

9 : 기록 회로 18 : 자기 기록 채널

20 : 아날로그 수신 필터 26 : 이산 등화기 필터

28 : 타이밍 회복 회로 50 : 이득 제어 회로

52 : 주파수 합성기 66 : 데이터 동기 검출기

170 : RLL/타이밍 엔코더 172 : NRZI 변조기

174 : PR4 시퀀스 검출기 180 : PR4/NRZI 변환기

182 : RLL/타이밍 엔코더 200 : 그레이더

210 : 비교기 224 : RL―검출기

212 : 8/8 엔코더

종래의 표본 추출된 진폭 판독 채널

이제 종래의 표본 추출된 진폭 판독 채널의 상세한 블록도인 도1에 관하여 설명한다. 기록 동작동안, 유저 데이터(2) 또는 데이터 발생기(4)로부터의 프리앰블 데이터(예를 들면 2T 프리앰블 데이터) 중 하나가 매체상에 기록된다. RLL 디코더(6)는 RLL 제약 조건에 따라 유저 데이터(2)를 2진 시퀀스 b(n)(8)으로 디코딩한다. 기록 채널(18)과 등화기 필터의 변환 기능을 보상하고 비트 오류 전파를 방지하기 위해, 1/(1+D²) 프리코더(10)는 2진 시퀀스 b(n)(8)을 프리코드한다. 프리코더(10)의 출력(프리코드 시퀀스 ∼b(n)(12))은, ∼b(N)=0을 a(n)=-1로, ∼b(N)=1을 a(N)=+1로 변조하는 NRZ 변조기(14)에 의해 표본 a(n)(16)으로 변환된다. 표본 a(n)(16)에 반응하는 기록 회로(9)는 2진 시퀀스를 매체로 기록하기 위해 보 속도 1/T로 기록 헤드 코일내에서 전류를 변조한다.

주파수 합성기(52)는 기록 회로(9)에 보 속도 기록 클럭(54)을 제공하고 기록 헤드가 넘치는 존(zone)에 따라 채널 데이터비 신호(CDR)(30)에 의해 조정된다.

매체로부터의 기록 2진 시퀀스를 판독하는 경우에, 타이밍 회복(28)은, 판독채널에 대한 입력으로서, 다중화 장치(60)을 통해 기길렀 클럭(54)을 선택함으로써 기록 주파수에 로크(lick)한다. 일단 기록 주파수에 로크되면, 기록된 유저 데이터에 앞서 디스크상에 기록된 포착 프리앰블을 얻기 위해, 다중화장치(60)는 판독 헤드로부터 판독 채널에 대한 입력으로서 신호(19)를 선택한다. 가변 이득 증폭기(22)는 아날로그 판독 신호(58)의 진폭을 조정하고, 아날로그 필터(20)는 감쇠 통칭 잡음 뿐만아니라 목표 응답을 향한 초기 균등화를 제공한다. 표본화 장치(24)는 아날로그 필터(20)로부터 아날로그 판독 신호(62)를 표본화하고, 이산 시간 등화기 필터(26)는 목표 응답을 향해 표본값(25)의 균등화를 더 제공한다. 부분 응답 기록에서, 예를 들면, 목표 응답은 종종 표1로부터 선택된다.

균등화후에, 균등화된 표본값(32)은, 판독 신호(58)의 진폭과 표본화 장치(24)의 주파수 및 위상을 조정하기 위해, 판정 유도된 이득 제어(50)와 타이밍 회복(28) 회로에 각각 적용된다. 타이밍 회복 회로는, 균등화된 표본(32)를 보 속도로 동기화하기 위해 회선(23)을 통해 표본화 장치(24)의 주파수를 조정한다. 온도와, 전압과, 처리 변수를 넘어선 타이밍 회복 주파수를 집중시키기 위해 주파수 합성기(52)는 진로 중심 주파수를 회선(64)을 통해 타이밍 회복 회로(28)에 설정하여 공급한다. 채널 데이터비(CDR)(30) 신호는 전류존에 대한 데이터비에 따라 합성기(52)의 주파수 범위를 조정한다.

이득 제어(50)는, 목표 부분 응답에 대한 채널의 주파수 응답의 진폭과와 매치하기 위해 회선(21)을 통해 가변 이득 증폭기(22)를 조정한다. 균등화된 표본(32)은, 또한 표본값으로부터 추정 2진 시퀀스 ＾b(n) (33)을 검출하는 PR4 시퀀스 검출기(34)(통상 인터리브드 한쌍의 슬라아딩 임계값 검출기로 구성됨)에 보내진다. 전체 RLL 디코더(36)는 PR4 시퀀스 검출기(34)에서부터 추정 유저 데이터(37)로 추정 2진 시퀀스 ＾b(n)(33)을 디코딩한다. 데이터 동기 검출기(66)는 RLL 디코더(36)의 프레임 동작을 위해 데이터 섹터(15)내의 동기 표시(70)(도 2B에 도시됨)를 검출한다. 오류가 없을 때, 추정 2진 시퀀스 ＾b(n)(33)은 기록 2진 시퀀스 b(n)(8)을 매치하고, 디코딩된 유저 데이터(37)는 기록된 유저 데이터(2)를 매치한다.

데이터 형식

제2A도는, 삽입 서보 쐐기(17)를 갖춘 복수의 섹터(15)를 구비한 일련의 집중데이타 트랙(13)을 포함하는 자기 매체의 전형적인 데이터 형식을 도시한다. 서보 제어기(도시되지 않음)는 서보 쐐기(17)내에서 서보 데이터를 처리하고, 그것에 대한 응답으로, 목표 트랙을 통해 판독/기록 헤드의 위치를 정한다. 또한, 상기 서보 제어기는, 데이터를 기록하고 판독하는 동안 목표 트랙의 중앙선을 통해 정렬된 상기 헤드를 유지하기 위해 서보 쐐기(17)내의 서보 버스트를 처리한다. 상기 서보쐐기(17)는 단일 이산 시간 펄스 검출기 또는 이산 시간 시퀀스 검출기(34)에 의해 검출될 수 있다. 만약 시퀀스 검출기(34)가 상기 서보 데이터를 검출하면, 그때 상기 서보 쐐기(17)의 형식은, 유저 데이터 섹터(15)와 닮은, 프리앰블과 동기 표시를 포함한다.

제2B도는 포착 프리앰블(68)과, 동기 표시(70)와, 데이터(72)로 이루어진 유저 데이터 섹터(15)의 형식을 도시한다. 타이밍 회복은 데이터(72)를 판독하기 전에 정확한 표본화 주파수와 위상을 얻기 위해 포착 프리앰블(68)을 처리하고, 상기 동기 표시(70)는 데이터(72)의 시작을 표시한다. 전체 저장 밀도를 높이기 위해, 상기 디스크는 트랙당 14개의 데이터 섹터를 구비하는 외부존(11)과, 트랙당 7개의 데이터 섹터로 이루어진 내부존(27)으로 분할된다. 실제로, 디스크가 각 존에서 서로다른 수의 섹터와, 각 존내의 서로다른 데이터비에서 기록되고 검출된 데이터를 갖춘 몇몇 존으로 분할된다.

종래의 타이밍 회복

제3A도는 결합된 기록 채널 q(t)(42)와, 아날로그 필터 f(t)(44)와, 이산시간 등화기 c(n)(46)의 PR4 다이펄스 응답 h(t)을 도시하고 있다. 만약 표본 주파수와 위상이 정확하면(τ=0), 균등화된 표본 시퀀스는 {0, 0, +1, 0, -1, 0, 0, ...｝이 될 것이고, 반면에 위상 오류 (τ!=0)는 균등화된 표본 시퀀스로 오류를 전한다. 예를 들면, 위상 오류를 갖춘 표본 시퀀스는 {+0.1, -0.2, +0.4, +0.8, +0.2, -0.1, ...｝이 될 것이다. 이러한 오류는 부호간 간섭(ISI)에 직면하여 증폭된다. 제3B도에 도시한 바와같이, 최적 표본화 간격은 ISI가 최소인 아이 다이어그램의 오프닝(48)에서 발생한다. 이상 PR4 기록 채널에 있어서, 상기 최적 표본화 위상은 τ=0이고, 즉, 판독 신호 표본이 보 속도로 동기화 될 때이다.

제1도의 종래의 PR4 판독 채널에서, 타이밍 회복 회로(28)는 표본화 장치를 동기화함으로써 판독 신호 표본값을 보 속도로 동기화한다. 제4도는 종래의 표본화 타이밍 회복 회로(28)이 개략도를 도시하고 있다. 가변 주파수 발진기(VFO)(164)는 통상 디지털 판독 채널내의 아날로그―디지탈 변환기(A/D)인 표본화 장치(24)이 표본화 클럭(23)을 제어한다. 다중화 장치(159)는 포착시의 균등화되지 않은 표본값(25)과 트래킹시의 균등화 표본값(32)을 선택하고, 그에 의해 관련 잠재 시간을 피하기 위해 포착시의 타이밍 루프로부터 이산 등화기 필터(26)를 제거한다. 위상 오류 추정기(155)는 회선(149)를 거쳐 수신된 표본값과 회선(143)을 거친 슬라이서와 같은 표본값 추정기(141)로부터의 추정 표본값 X_k에 답하여 위상 오류 추정을 발생한다. 루프 필터(160)는 표본화 클럭(23)과 보 속도와의 주파수 차분에 비례하는 값을 정하는 주파수 오프셋 Δf(167)를 발생하기 위해 위상 오류를 여과한다. 주파수 오프셋 Δf(167)는, 주파수 합성기(52)로부터의 중심 주파수 제어 신호(64)와 함께, 보 속도로 표본화를 동기화하기 위해 VFO(164)의 출력에서 표본화 클럭(23)을 조정한다.

제로 위상 개시 회로(162)는 표본화 클럭(23)과 판독 신호(62)와의 초기 위상 오류를 줄이기 위해 포착의 시작에서 VFO(164)의 동작을 일시 정지시킨다. 이는 VFO(164)의 기능을 억제하고, 아날로그 판독 신호(62)내의 제로 크로싱을 검출하고, 검출된 제로 크로싱과 제1 보 속도 표본사이에서 소정의 지연이 있은 후에 VFO(164)의 기능을 재부여함으로써 실현될 수 있다.

제4도의 위상 오류 추정기(155)는, Y_k가 실제 표본값(149)이고 X_k가 슬라이서(141)의 출력에서의 추정 표본값(143)일 때, 상기의 확률적 경사 식(2)에 따라 동작한다.

ΔΘ=Y_k·(X_k-1) + Y_k-1·(X_k) (2)

위상 오류 ΔΘ를 추정하기 위한 상기 식은 아날로그 판독 신호내의 펄스의 경사도를 표본 간격으로 접근시키는 것에 바탕을 두고 있다. 만약, 경사도가 잘 정의되지 않으면, 그때 상기 위상 추정은 퇴화할 것이다. 1/(1+D²) 프리코더(10)를 사용하는 제1도의 종래의 PR4 판독 채널에 있어서, 데이터 부호를 나타내는 아날로그 펄스의 경사도는, 상기 부호가 디스크에 기록될 때 프리코더(10)의 상태에 따라 부적절하게 정의될 수 있다. 이는 종래의 PR4 판독 채널내의 디스크에 기록된 동일한 데이터 부호에 대한 2개의 가능한 아날로그 판독 신호를 도시한 제5도에 설명되어 있다(즉, 2개의 가능한 아날로그 판독 신호는 1/(1+D²) 프리코더의 초기 상태에 따른다). 표본 간격(3,4)사이에서, 아래 파형내의 아날로그 판독 신호의 경사도보다 더 잘 정의된다. 볼 수 있는 바와같이, 이는 제2다이펄스 응답(점선으로 도시 됨)의 극성에 따른 부호간 간섭(ISI)의 서로다른 효과 때문이다. 따라서, 상위 파형은 아래 파형보다 식(2)의 위상 오류 추정에 대한 경사도 근사값을 보다많이 제공한다.

개선된 표본 진폭 판독 채널

제6도는 본 발명의 개선된 표본 진폭 판독 채널을 도시하고 있다. 엔코딩 개략도를 용이하게 하기 위해, 제1도의 종래의 RLL 엔코더(6)는 타이밍 위상 오류 추정을 후술하는 바와같이 향상하기 위한 본 발명의 RLL/타이밍 엔코더(170)으로 대체된다. 또한, 제1도의 1/(1+D²) 프리코더(10)와 NRZ 변조기(14)은 사용되지 않는다. 대신에, 앤코드된 데이터 부호 b(n)(8)은 NRZI 변조기(172)를 사용하여 자기 디스크에 직접 기록된다. 즉, 데이터 부호 b(n)(8)내의 "1" 비트에 대해, NRZI 변조기(172)는 기록 전류를 토글(toggle)하고(정에서 부로 또는 그 역으로), "0"비트에 대해서는, 기록 전류를 변화하지않게 한다.

기록된 2진 데이터를 판독할 때, 제6도의 판독 채널은 전술한 제1도의 종래 기술이 판독 채널과 같이 동작한다. 2개의 인터리브드로서 바람직하게 구현된 비터비유형의 PR4 시퀀스 검출기(174)와, 슬라이딩 임계값 검출기는, 제1도의 검출기(34)와 유사하게 균등화된 표본값(32)의 짝수 및 홀수의 인터리브를 처리한다. 그러나, 종래의 1/(1+D²) 프리코더(10)는 사용되지 않기 때문에, PR4 시퀀스 검출기(174)는 상기 데이터 시퀀스(176)에서 검출된 "1"에 대응하는 각 플럭스 전이에 대해 사인(sign) 비트(178)를 출력한다(즉, 시퀀스 검출기(174)는 사인된 PR4 데이터를 출력한다). 사인 비트(174)는 각 인터리브내에서 각 시퀀스 검출기(174)에 의해 출력된 각 "1" 및 "0" 비트와 관련된다. 예를 들면, 만약 양의 전이가 짝수와 인터리브에서 검출되면, 그때 시퀀스 검출기(174)는 음의 전이가 짝수의 인터리브내에서 검출되기까지 "+0"값에 뒤따라 "+1"을 출력한다. 표 2에 따라 결합의 논리로 구성된 NRZI 변환기(180)는, 사인된 PR4 데이터를 추정 사인된 NRZI 시퀀스(SNRZI) ＾b(n)(33)으로 변환하고, 디스크에 기록된 데이터 부호 b(n)(8)의 표시로 되돌아간다.

PR4 시퀀스 검출기(174)와 NRZI 변환기(180)에 대한 택일적 실시예는 제7A도와 제7B도에 도시되어 있다. 본 실시예에 있어서, 슬라이딩 임계값 비터비 검출기(174A, 174B)는 균등화 표본값(32)의 짝수 및 홀수의 인터리브를 각각 처리하지만, 전술한 바와같이(178) 사인 비트를 출력하지는 않는다. 대신에, 각 검출기는 제7A도에 도시된 NRZ 상태 전이도(오히려 종래의 NRZI 전이도)에 따라 동작하기 위해 수정된다.

2개의 상태(173A, 173B)는 NRZ 시퀀스의 상태, 즉, 플럭스의 전극을 나타낸다. 상기 전이 브랜치는, ±S/X가 신호 표본을 나타내고 X가 2진 NRZ 시퀀스를 나타내는 경우, 지정기 ±S/X로 분류된다. NRZ 시퀀스(175A, 175B)는 시프트 레지스터(181)로 시프트된 완전 NRZ 시퀀스(179)를 형성하기 위해, 다중화장치(177)에 결합된다. 그때 시프트 레지스터(176)의 출력은, 필터내의 가산기(183)가 베이스텐(XOR 게이트가 아님)인 경우에 1-D 필터(180)을 통해 NRZ 시퀀스(179)를 통과함으로써 사인된 NRZI 시퀀스 ＾b(n)(33)으로 변환된다.

추정 NRZI 시퀀스＾b(n)(33)은, 추정 유저 데이터 시퀀스(37)을 발생하기 위해 RLL/타이밍 인코더(170)의 역 매핑에 따라 RLL/타이밍 디코더(182)에 의해 디코드된다. 오류 검출 및 정정(EDAC) 회로 (184)는 추정 유저 데이터 시퀀스내의 오류를 검출하고 정정하며, 그에의해 정정된 유저 데이터 시퀀스(186)를 발생하여 호스트 컴퓨터로 전달한다.

전술한 바와같이, 제1도의 종래의 1/(1+D²) 프리코더(10)는 파이어 부호(Fire code)와 같은 바이트―형태로된(바이트―오리엔티드) 오류 검출 및 정정 부호를 채용하는 저장 시스템에 필요한 비트 오류 전파를 방지한다. 본 발명은 이하 설명될 유니크 인코더(170)과 디코더(184) 구현을 통해 비트 오류 전파 문제를 다루고 있다. EDAC 회로(184)는, 리드―솔로몬 부호와 같은 잘 공지된 바이트―형태로된(바이트―오리엔티드) 오류 정정 부호에 따라 동작하고, 그에 관한 상세한 설명은 종래 기술에 숙련된 사람들에게 잘 공지되어 있다.

엔코더

본 발명의 형태는, 디스크에 기록된 플럭스 전이를 제어하고, 그에 의해 리드백 동안 표본 간격으로 결과의 아날로그 펄스의 경사도를 제어함으로써 제6도의 타이밍 회복 회로(28)에서 위상 오류 추정을 향상하기 위해 데이터를 엔코드(170)하기 위한 것이다. 제1도의 종래의 PR4 판독 채널에 근거한 1/(1+D²) 프리코더(10)가 제6도의 PR4 판독 채널에 도시한 바와같이 사용되지 않기 때문에, 본 발명에 있어서, 플럭스 전이를 제어하는 것이 가능하다. 즉, 데이터 부호의 일정한 입력 시퀀스에 대해, 결과의 아날로그 판독 채널은 모호함없이 결정될 수 있고, 결과의 위상 오류 추정의 품질에 따라 계산될 수 있다.

따라서, 본 발명에 있어서, 각 유저 데이터 부호는 발생할 결과의 위상 오류 추정이 품질에 따라 등급이 매겨진다. 만약 데이터 부호에 대한 등급이 소정의 임계값을 초과하면, 결과의 위상 오류 추정이 충분히 정확할 것을 나타내며, 그때 상기 부호는 변형안된 디스크에 기록된다. 그러나, 만약 등급이 상기 임계값 아래에 있으면, 그때 상기 데이터 부호는 위상 오류 추정의 정학도를 향상할 새로운 부호로 앤코드된다.

본 발명의 RLL/타이밍 엔코더(170)의 상세한 블록도는 제8A도에 도시되어 있다. 유저 데이터(2)는, 저바이트(190)와 고바이트(192)를 갖춘 17비트 시프트 레지스터(188)를 적재할 때 16비트로 처리된다. 시프트 레지스터의 중간 비트(194)는 이전 부호어가 초기에 매칭됨을 나타내는 "0"으로 고정딘다. 이전의 부호어의 저바이트(196)는, 후술함에 따라 이해할 수 있는 바와같이, 현재 부호어가 분류될 수 있도록 레지스터(198)로 적재된다.

그레이더(200)은 회선(202)상에 시프트 레지스터(188)를 시프트 아웃함에 따라 현재 부호어의 각 비트의 등급을 매긴다. 부호어의 비트는 등급을 매긴후에 회선(202)을 통해 레지스터(188)로 시프트백된다. 비트 등급은 레지스터(206)에 누적되고(204), 전체 부호어 등급(208)은 비교기(210)에서 소정의 임계값과 비교된다. 임계값이 초과되는지 않되는지에 따라, 레지스터(188)로 시프트백된 현재 부호어는 새롭게 엔코드된다.

전술한 실시예에 있어서, 비교기(210)내의 임계값은 18이다. 만약 부호어 등급(208)이 18을 초과하면, 그때 정확한 위상 오류 추정을 이미 발생할 것이기 때문에 부호어 등급은 매핑되지 않는다. 역으로, 만약 부호어 등급(208)이 18아래이면, 그때 고바이트(192)와 저바이트(190)은, 표 4에 따라 동작하는 8/8 엔코더(212)와 무간하게, 보다나은 위상 오류 추정을 제공할 새로운 부호어(214)로 매핑된다. 선택 매팽은 등급 비교기(210)의 출력(218)과 맵 강제 신호(220)와 저지 신호(222)에 의해 제어됨에 따라 다중화장치(216)을 통해 구현되고 나중 신호등은 이하 상세히 설명된다.

부호어의 각 비트에 대한 비트 등급은 표 3에 따라 발생된다. 가장좋은 위상 오류 추정을 제공하는 비트 시퀀스에 대해서, 표3은 등급이 매겨지는 대응 비트에 관련된 등급값을 도시하고 있다. 즉, 제8A도의 그레이더(200)는 주변 비트와 관련하여 등급이 매겨지는 비트(202)를 평가한다. 만약 입력 시퀀스와 표3내의 시퀀스중 하나사이에 매치가 있으면, 그때 그레이더(200)은 등급이 매겨진 비트에 대한 대응 등급값를 출력하고, 그렇지않으면, 그레이더(200)는 제로 등급을 출력한다.

예를 들면, 이전 부호어와 현재 부호어를 고려해보면,

이전 부호어 ｜ 현재 부호어

...XXX01101 ｜ 1100101100111011

제8A도의 그레이더(200)는, 표3의 제1열 6행의 시쿠너스 01110의 제3비트이기 때문에 현재 부호어의 제1비트에 대해 2의 비트 등급을 출력할 것이다. 제1열 6행의 시퀀스 01110의 제4비트이기 때문에, 제2비트에 대해 2의 등급이 출력될 것이고, 표3의 어떤행과도 매치하지 않기 때문에 제2비트에 대해 0의 등급이 출력될 것이고, 2의 등급은 1행의 시퀀스에 매치되기 때문에 제4비트에 할당될 것이고, 기타 등등.

만약 표3의 시퀀스가 현재 부호어 이상으로 확장되지 않는 때만 매치가 발견된다. 예를 들면, 현재 부호어의 비트 16을 등급을 매길 경우, 전체의 또다른 시퀀스가 현재 부호어의 끝이상으로 확장되기 때문에, 단지 3행의 최후 열과 표3의 10행과 11행의 최초 열이 사용된다. 또한, 표3의 최후 행은, 결과적으로 또다른 매치가 발견되지 않는 현재 부호어의 등급 비트 13―16에 사용된다.

타이밍 회복을 위한 위상 오류 추정의 정확도를 최적화하기 위해 유저 데이터를 엔코딩하는 외에 또, RLL/타이밍 엔코더(170)는, 부호어가 다음의 제약, 1. 리드백하는중에, k 제로 표본들의 최대량이 판독 신호 표본값(k는 14인것에 대한 전술한 값)에서 일련의 논―제로 표본들간에서 발생하는 것을 보증하기 위한 제약과, 2. 리드백하는중에, 현재 부호어의 중간 비트를 따르는 비트와 함께 시작하고 다음의 부호어의 중간 비트와 함께 끝나는 17비트의 모든 시퀀스내의 짝수와 홀수의 인터리브에서 논―제로 표본값이 발생할 것을 보증하기 위한 제약을 갖는 것을 또한 보증해야만 한다.

상기 제1제약은 RLL (d,k)부호의 잘 공지된 k 제약과 유사하다. 즉, 논―제로 표본값이 등화기(26)의 출력에서 처리될 때에만 위상 오류 추정이 계산되기 때문에, PR4 판독 채널을 위한 타이밍 회복(28)의 적당 동작을 보증한다.

상기 제2제약은 PR4 시퀀스 검출기(34)에서 경로 폐쇄를 보증하고(즉, 준비극적 오류 결과를 코드아웃한다), PR4 시퀀스 검출기(34)에 의해 발생된 임의의 최소 간격 오류 결과가 3개의 부호어 바이트이상을 초래하지 않을 것이고, 그의 이득이 이하 준비한 EDAC회로(184)의 해설을 판독한후에 보다잘 이해될 것이라는 것을 보증한다.

제8A도에서, 런―렝스 검출기(224)는 전술한 2개의 제약이 만족되는지를 결정하기 위해 현재 부호어(188)의 고바이트(228)와 상기 이전 부호어(226)의 프리펜디드(prepended) 저바이트(198)와, 매핑된 부호어(214)를 평가한다. 전술한 제약들을 검사하기 위해, 상기 입력 시퀀스는 1+D 필터(도시안됨)를 통해 상기 시퀀스를 통과함으로써 PR4 형식으로 변환되어야만 한다.

만약 현재 부호어가 매핑되지 않고 전술한 런―랭스 제약이 위배되면, 그때 런―랭스 검출기(224)는 부호어가 다중화 장치(216)에서 매핑되게 강제하는 맵 강제 신호(220)를 주장한다. 표4에 도시한 바와같이 매핑을 위한 부호어 세트는, 만약 맵 강제 신호(220)가 활성화되면, 그때 매핑된 부호어가 전술한 제약을 만족할 것임을 보증한다.

만약 현재 부호어가 보다 나은 위상 오류 추정을 제공하기 위해 새로운 부호어(214)로 매핑되면(212), 그때 런―렝스 검출기(224)는, 전술한 2개의 제약이 만족 되는지를 검사하기 위해 매핑된 부호어(214)와 이전 부호어의 프리펜디드 저바이트(198)를 검사한다. 만약 매핑된 부호어(214)가 상기 제약을 위배하면, 그때 런―렝스 검출기(224)는 다중화 장치(216)에서 매핑을 저지하는 저지 신호(222)를 주장한다. 표4에서 매핑을 위한 부호어 세트는, 만약 저지 신호(222)가 활성화되면 그때 매핑안된 부호어이 상기 제약을 만족할 것을 보증한다.

8/8 엔코더(212)는 다음과 같이 표 4에 따라 매핑된 부호어(214)를 발생한다. 우선, 표4에 따라 레지스터(228)에 저장된 현재 부호어의 고바이트(192)를 맵한다. 그리고나서, 레지스터(230)에 저장된 현재 부호어의 저바이트(190)가 비트순으로 역전되고(232) 고바이트(228)과 동일한 매핑을 사용하여(즉, 표 4를 사용하여) 8/8 엔코더(212)에 의해 엔코드 된다. 다중화 장치(216)의 출력에서 매핑된/매핑안된 부호어(234)는 17비트 쉬프트 레지스터(226)으로 적재된다. 고바이트는 레지스터(236)로 적재되고, 저바이트는 비트순으로 역전되고(238) 레지스터(40)로 적재된다. 상기 쉬프트 레지스터(226)의 중간 비트(242)는, 다중화 장치(244)를 통해 만약 상기 부호어가 매핑되면 "1"로 적재되고, 만약 상기 부호어가 매핑 않되면 "0"으로 적재된다. 상기 중간 비트(242)는 판독 동작 동안 상기 부호어를 디코딩하기 위해 제6도의 디코더(182)에 의해 사용되며, 그에 대한 상세한 설명은 EDAC 회로(184)를 설명하는 다음 단락에서 제8B도와 관련하여 이하 설명된다.

오류 검출 및 정정

제6도에 도시된 본 발명의 판독 채널은, RLL/타이밍 디코더(182)에 의해 출력된 추정 데이터 시권스(37)에서 오류를 정정하기 위해 오류 검출 및 정정 회로(EDAC, 184)내의 바이트-형태로된 오류 정정 부호(ECC)를 구성한다. 리드-솔로몬 부호와 같은, 바이트 형태로 된 EDAC 시스템에 있어서, 상기 데이터는, 디스크에 기록된 부호어를 형성하기 위해 상기 데이터에 추가되는 용장성 부호를 발생하기 위해 정확하게 처리된다. 이러한 용장성 부호는 그때 추정 디코딩된 데이터 시퀀스(37)내의 오류를 검출하고 정정하기 위해 피드백하는 중에 사용된다.

다시 제2A도와 제2B도와 관련하여, 트랙(13)내의 각 센터(15)는 단일 ECC 부호어를 나타내고, 즉, 섹터의 데이터 필드(72)는 유저 데이터와 상기 유저 데이터의 끝에 추가된 용장성 부호를 포함할 수 있다. 그러나, 자기 기록 시스템에 발생하는 대부분의 공통 오류는 통상 2개 이상의 일련의 바이트에 걸치는 버스트 오류이다. 버스트 오류가 오히려 단일 부호어를 초래하는 다중 부로어를 통과해 뻗기 때문에 섹터내의 데이터를 인터리빙함으로써 EDAC 회로(184)의 실행을 향상하는 다중 부호어를 형성하는 것이 잘 공지되어 있다.

이는 3개의 인터리브드 부호어로 분할된 통상 512 바이트 섹터를 도시하는 제9A도에 설명되어 있다. 데이터 바이트 0은 부호어 1의 제1바이트이고 데이터 바이트 3은 제2 바이트이다. 데이타 바이트 1은 부호어 2의 제1바이트이고 데이터 바이트 4는 제2 바이트이고, 기타 등등... 만약 버스트 오류가 데이터 바이트 3에서 시작하고 데이타 바이트 5에서 끝나면, 그때 부호어당 단지 1개 바이트만이 오류 상태로 될 것이고 오히려 1개의 부호어의 3개 바이트는 논-인터리브드 시스템에서와 같이, 본 발명에 있어서, ED AC 회로(184)는 가급적 3개의 인터리브 리드-솔로몬 오류 정정 부호로써 구현되고, 그의 예는 본 발명과 같이 동일 실재에 할당되는 미국 특허 제5,446,743호에 개시되어 있다.

인터리브와 바이트 형태로된 부호를 사용하여 정정 오류에 관련된 종래 기술의 판독 채널의 또 다른 형태는 제1도에 도시된 RLL 엔코더(6)과 RLL 디코더(36,ENDEC)이다. 통상적으로, 종래의 ENDEC의 부호율은, 검출된 데이터 시퀀스내의 각 비트 오류가 디코딩된 출력 시퀀스내의 단지 1개의 바이트에 영향을 주도록 선택된다. 예를 들면, 전술한 미국 특허 제5,422,760호는, 각 9비트 부호어를 8비트 데이터 바이트로 디코드하고 그에 의해 디코딩된 출력 시퀀스내에서 9비트 오류에서 1개 또는 2개의 바이트까지 비트 오류 전파를 제한하는 8/9 ENDEC를 개시하고 있다.

그러나 종래 8/9 ENDECD에 관련된 약점은, 하위의 8/9 비율과 관련된 가공 때문에 저장 용량의 감소에 있다. 만약 16/17비율과 같은, 보다 높은 비율의 종래의 ENDEC가 구현되었으면, 2개의 부호어에 걸치는 버스트 오류는, 제9A도의 부호어중 하나가 오류상태로 2개의 바이트를 포함하도록 하는 디코딩된 시퀀스(37)내의 4개의 바이크에 걸칠 것이다. 본 발명은, 검출된 2진 시퀀스(33)내에 9비트 이하로 걸치는 임의의 버스트 오류가 디코딩된 출력 시퀀스(37)내의 최대 2개의 바이트에 영향을 주고, 17비트 이하의 오류가 최대 3개의 바이트에 영향을 주는 경우에 비율 16/17 ENDEC를 제공함으로써 이런 문제를 극복한다. 따라서, 제9A도의 각 인터리브드 부호어는 17 비트 이하에 걸치는 검출된 2진 시퀀스(33)내의 임의의 오류에 대해 오류상태로 최대 1개 바이트를 포함할 것이다.

이는 최후의 8개 비트와 괸계없이 제1의 8개 비트의 부호어를 디코딩함으로써 본 발명에 따라 실현된다. 본 발명의 디코더(182)는 제8B도에 도시되어 있다. PR4/NRZI 변환기(180)에 의해 출력된 추정 NRZI 시퀀스 ^b(n)(33)은 8비트 고바이트 레지스터(248)와, 중간 비트 레지스터(250)와, 저바이트 레지스터(252)를 구비하는 레지스터(246)로 연속적으로 이동된다. 일단 완전 17비트 부호어가 레지스터(246)로 이동되었으면, 상기 고바이트(248)는 다중화 장치(254)를 통해 표 5에 따라 디코딩된 바이트(258)를 출력하는 8/8 디코더(256)에 입력으로써 선택된다.

상기 중간 비트(250)는, 다중화 장치(260)를 통해, 수신된 부호어가 8/8 RLL/타이밍 엔코더(170)에 의해 엔코드됐는지 안됐는지에 따라 디코딩된 바이트(258) 또는 고바이트(262)를 선택한다. 다중화 장치(260)의 출력은 디멀티플렉서(263)를 통해 발송되고 16비트 레지스터(266)의 고바이트(264)내에 저장된다. 부호어의 저바이트(252)는 그때 비트순으로 역전되고(268), 다중화 장치(254)를 통해 발송되고, 표5에 따라 8/8 디코더(256)에 의해 매핑된다(즉, 상기 동일한 디코더는 상기 회로의 비용과 복잡성을 줄이는 부호어의 고바이트(248)와 저바이트(252)를 디코딩하기 위해 사용된다). 중간 비트(250)는, 상기 수신된 부호어가 제8A도의 8/8 RLL/타이밍 엔코더(170)에 의해 엔코드됐는지 안됐는지에 따라 디코딩된 바이트(258)와 저바이트(262)를 다중화 장치(260)를 통해 선택한다. 다중화장치(260)의 출력은 디멀티플렉서(262)를 통해 발송되고, 비트순으로 역전되고(270), 16비트 레지스터(266)의 저바이트(272)에 저장된다.

전술한 바에 의거하여, 본 발명의 디코더(182)는 고 및 저바이트 순으로 17비트 부호어를 디코딩한다. 즉, 종래 기술과 달리, 본 발명은, 만약 저바이트에 오류가 없으면 상기 부호어의 고바이트를 정확히 디코딩할 것이고, 그 역도 성립한다. 계속해서, 부호어의 제1비트에서 시작하고 제2부호어의 제1바이트를 통해 확장하는 오류(즉, 25비트 길이)는 디코딩된 출력에서 3개의 바이트에만 영향을 줄 것이다. 또한 17비트 이하를 걸치는 임의의 오류는, 17비트 오류가 최대로 1개의 중간 비트에만 영향을 줄 수 있기 때문에, 3개의 일련의 디코딩된 바이트에만 영향을 줄 것이다. 따라서, 17비트 이하에 걸치는 임의의 오류는 제9A도에 도시된 3개의 인터리브의 각 부호어의 1개 바이트에만 걸칠 것이다.

제6도의 PR4 시퀀스 검출기(34)내의 최소 간격 오류 결과가 17비트 이상으로 확장될 것이고, 그에 의해 일련의 부호어의 2개의 중간 비트에 걸치고 4개의 바이트를 디코딩된 출력애서 오류상태로 있게 하는 것이 가능하다. 이는, 1개의 인터리브내의 검출된 시퀀스와 디스크상에 기록된 대응 부호어(275)에 대한 격자도(274)를 도시하는 도 9B에서 설명된다. 이 예의 시퀀스에 있어서, 채널 잡음은 시퀀스 검출기로 하여금 상기 제1부호어(280)의 제5번째 비트에서 의사 양의 전이(276)를 검출하게 하고, 다음의 부호어(286)의 10번째 비트(284)에서 음의전이(282)를 검출하게 한다. 그 결과, PR4 시퀀스 검출기(34)에 의한 오류의 시퀀스 출력은 정확한 시퀀스인 ??0-,0-,0-,0-,0-,0-,0-,0-,0-,0-,0-,0-,??보다는 오히려 ??1+,0+,0+,0+,0+,0+,0+,0+,0+,0+,0+,a₁??이다. 비록 제1부호어(280)의 중간 비트(288)의 진폭이 정확히 "0"으로 검출될지라도, 사인 비트는 "+"로 부정확하게 검출될 것이고 PR4/NRZI 변환기(180)는 부정확한 값을 출력할 것이다. 따라서, 제1 부호어(280)의 양측 바이트는 틀리게 디코딩된다. 유사하게, 제2부호어(286)의 제1바이트의 사인 비트가 오류 상태에 있게 때문에, 상기 사인 비트 또한 PR4/NRZI 변환기(180)에 의해 틀리게 디코딩될 것이다.

마침내, 제2부호어(186)의 제2바이트는, 정확한 값인 "0-"대신에 "1-"로 검출된 제1비트(284) 내의 의사 음의 전이(282) 때문에, 틀리게 디코딩될 것이다. 따라서, 본 발명의 형태는 2개의 일련의 부호어의 중간 비트에 걸침으로부터 PR4 시퀀스 검출기에서 최소 간격 오류 결과를 방지하고, 그에 의해 오류 결과의 범위를 3개의 일련의 부호어 바이트로 강제한다.

본 발명은, 논-제로 표본값이 모든 17비트의 시퀀스 이내의 짝수 및 홀수의 인터리브에서 검출되는 것과 같이 입력 시퀀스롤 엔코딩하고, 17비트 부호어의 중간 비트(289)를 따르는 비트와 함께 시작하고 다음의 부호어의 중간 비트(290)와 함께 끝남으로써, PR4 검출기내의 최소 간격 오류 결과의 범위를 3개의 부호어 바이트로 강제한다. 이는 "1" 비트(300)가 제1부호어(294)의 제2바이트로 엔코드된 것을 제외하고는 제9B도와 같은 동일한 부호어 시퀀스에 대한 격자도(292)를 도시하는 제9C도에 설명되어 있다. 이같은 방법으로, 논-제로 표본값(296)이, 제1부호어(294)의 중간 비트(289) 뒤의 제1비트와 함께 시작하고 제2부호어(298)의 중간 비트(290)와 함께 끝나는 스팬내의 판독 신호 표본값에서 검출된다.

보는 바와 같이, (잡음 표본(276)은 제1부호어(294) 내에 "1"비트(300)에 의해 발생된 신호 표본(296)보다 크기에 있어서 더 작고, 발생할 것 같다고 가정하면) 이는 2개의 일련의 중간 비트에 걸치는 것으로부터 양의 잡음 표본(276)에 의해 야기된 최소 간격 오류 결과를 방지한다.

따라서, 전술한 바와 같이, 제8A도의 엔코더(170)는 현재 부호어(188)의 고바이트(228)를 평가하는 RL-검출기(224)와, 이전 부호어(226)의 프리펜디드 저바이트(198)와, 매핑된 부호어(214)를 구비한다. 만약 상기 제약이 만족되지 않으면 그때 상기 RL-검출기(224)는 전술한 바와 같이 (맵 강제 신호(220) 또는 저지 신호(220)를 통해) 상기 부호어가 매핑되게 강제하거나 매핑을 저지하거나 한다.

따라서, 서로 관계없는 각 부호어의 고바이트와 저바이트를 디토딩하고, 2개의 일련의 부호어의 중간 비크에 걸침으로부터 PR4 검출기내에서 최소 간격 오류 결과를 방지함으로써, 길이 17비트 이하의 오류 결과가 최대로 3개의 일련의 부호어 바이트를 변조할 것이다. 즉 제9A도의 3개의 인터리브 시스템에 대해서, 17비트 이하의 버스트 오류 결과가 각 부호어에서 1개의 바이트만을 변조할 것이다. 이러한 방법으로, 본 발명은 종래 기술의 16/17 ENDEC에 발생할 것과 같은 4개의 부호어 바이트에 걸쳐서 오류의 전파없이 효과적인 비율 16/17 ENDEC를 구현한다.

본 발명의 형태는 여기에 게시된 상기 실시예를 통해 충분히 이해되었다. 종래 기술에 숙련된 사람들은 본 발명의 다양한 형태가 본질적인 기능에서 벗어남없이 서로 다른 실시예를 통해 실현될 수 있음을 높이 평가할 것이다. 예를 들면, 제8A도에 도시된 엔코더(170)와 제8B도에 도시된 디코더(182)는 결합논리 또는 룩업표를 사용하여 구현할 수 있다. 이러한 또는 또다른 변형이 명백하고 단지 여기에 개시된 가르침의 견해에 있어서는 설계 선택의 문제가 있다. 개시된 특수 실시예는 실례가 되며 다음의 청구항으로부터 적절하게 파악된 바와 같이 본 발명의 범위를 한정하기 위해 의도된 것은 아니다.

표1

채 널	전 달 함 수	다 이 펄 스 응 답
PR4	(1-D) (1+D)	0, 1, 0, -1, 0, 0, 0, ...
EPR4	(1-D) (1+D)²	0, 1, 1, -1, -1, 0, 0, ...
EEPR4	(1-D) (1+D)³	0, 1, 2, 0, -2, -1, 0, ...

표2

PR4 출력D_n-1D_n	SNRZIS_n-1S_n	PR4 출력D_n-1D_n	SNRZIS_n-1S_n
+0 +0	+0 +0	+1 +0	+0 +0
+0 -0	+1 -1	+1 +1	+1 +0
-0 -0	-0 -0	+1 -1	+0 -1
-0 +0	-1 +1	-1 -0	-0 -0
+0 -1	+0 -1	-1 +1	-0 +1
-0 +1	-0 +1	-1 -1	-1 -0
+0 +1	+1 +0	+1 -0	+1 -1
-0 -1	-1 -0	-1 +0	-1 +1

표3

↓	등 급	↓
1001	2	1001
1	1	1000
10	2	10
1011	1	1101
110	2	110
01110	2	1110

11110	1	11110
111110	2	111110
1111110	1	111111
10X	1	for bit 16
11	1	for bits 13-16

표4

매핑안된 경우	매핑된 경우	매핑안된 경우	매핑된 경우
0	1010010	10000000	10101010
1	1001011	10000001	1010111
10	10101101	10000010	1011110
11	1010110	10000011	1000100
100	10101011	10000100	1011000
101	11001000	10000101	11000110
110	10111010	10000110	1001101
111	1001000	10000111	1010000
1000	10101000	10001000	110101
1001	100111	10001001	11111001
1010	11101000	10001010	110111
1011	10010011	10001011	10001101
1100	10101110	10001100	1000010
1101	10010001	10001101	10000010
1110	10100110	10001110	110100
1111	1001001	10001111	100101
10000	10010110	10010000	110010
10001	100011	10010001	11110111
10010	100000	10010010	10000001
10011	11000101	10010011	10111100
10100	11100010	10010100	110011
10101	1100000	10010101	111111
10110	11000100	10010110	10110000

매핑안된 경우	매핑된 경우	매핑안된 경우	매핑된 경우
10111	11101011	10010111	110001
11000	10101001	10011000	101110
11001	10111110	10011001	10011110
11010	10111000	10011010	10011000
11011	1101001	10011011	11110101
11100	10001010	10011100	101100
11101	11011001	10011101	11011
11110	10100010	10011110	101001
11111	1000101	10011111	1001100
100000	1110101	10100000	1000110
100001	100001	10100001	11001
100010	1011	10100010	11110011
100011	10100111	10100011	1111101
100100	1000	10100100	11110001
100101	11110000	10100101	11
100110	11010111	10100110	10001100
100111	11101	10100111	1101
101000	11010000	10101000	10000110
101001	11100000	10101001	1
101010	11001111	10101010	11111
101011	101	10101011	11101111
101100	10100011	10101100	1110111
101101	11000	10101101	11111110
101110	10011	10101110	10
101111	10001001	10101111	11110100
110000	10010101	10110000	100010
110001	10100001	10110001	1111100
110010	11001101	10110010	1111110
110011	1100101	10110011	11110010

매핑안된 경우	매핑된 경우	매핑안된 경우	매핑된 경우
110100	10011100	10110100	1110000
110101	100	10110101	11111100
110110	1101101	10110110	1110011
110111	10010111	10110111	1011111
111000	1110100	10111000	10110
111001	10001	10111001	11100111
111010	1001	10111010	11100011
111011	10010000	10111011	1000000
111100	10010100	10111100	10010
111101	1101011	10111101	1110001
111110	1110010	10111110	1010
111111	101010	10111111	100100
1000000	1011100	11000000	1010101
1000001	11111010	11000001	111010
1000010	1111011	11000010	11101110
1000011	10001110	11000011	11010101
1000100	1111001	11000100	11101001
1000101	11000000	11000101	111110
1000110	11000010	11000110	11101010
1000111	11110110	11000111	101101
1001000	1101111	11001000	11100101
1001001	0	11001001	11100001
1001010	1111	11001010	1111000
1001011	11000111	11001011	1001111
1001100	10111101	11001100	11011010
1001101	11000011	11001101	1000111
1001110	1100111	11001110	11100100
1001111	10001011	11001111	11010100
1010000	10110111	11010000	101011

공개특허 98―11323 17/29

매핑안된 경우	매핑된 경우	매핑안된 경우	매핑된 경우
1010001	10000000	11010001	110000
01010010	111	11010010	11011111
1010011	1100	11010011	1000011
1010100	11000001	11010100	111000
1010101	11111111	11010101	11111000
1010110	110	11010110	1000001
1010111	10111111	11010111	101111
1011000	10001000	11011000	11010110
1011001	10011111	11011001	1110
1011010	10001111	11011010	11100
1011011	1100011	11011011	11101101
1011100	11101100	11011100	11011100
1011101	1111111	11011101	111100
1011110	10000101	11011110	10110110
1011111	10110011	11011111	101000
1100000	1101010	11100000	1010100
1100001	10000100	11100001	100110
1100010	10110001	11100010	11010011
1100011	1100100	11100011	11001010
1100100	10101111	11100100	11010001
1100101	11111101	11100101	10111
1100110	1101000	11100110	10101100
1100111	1111010	11100111	10101
1101000	1101100	11101000	10100
1101001	10000111	11101001	11110
1101010	11111011	11101010	10000
1101011	11100110	11101011	11011011
1101101	1100001	11101100	11011010
1101101	1100001	11101101	111011

매핑안된 경우	매핑된 경우	매핑안된 경우	매핑된 경우
1101010	10100000	11101110	11001110
1101111	1011011	11101111	10110101
1110000	11011110	11110000	10100101
1110001	111101	11110001	11011101
1110010	111101	11110010	11001011
1110011	1100110	11110011	10110100
1110100	11011000	11110100	11001001
1110101	10000011	11110101	111001
1110110	10011011	11110110	1110110
1110111	11001100	11110111	10111011
1111000	1011101	11111000	10100100
1111001	110110	11111001	10111001
1111010	11010	11111010	10011101
1111011	1011001	11111011	10110010
1111100	1010001	11111100	10010010
1111101	10011001	11111101	1101110
1111110	1001110	11111110	1011010
1111111	11010010	11111111	1001010

표5

매핑된 경우	매핑안된 경우	매핑된 경우	매핑안된 경우
0	1001001	10000000	1010001
1	10101001	10000001	10010010
10	10101110	10000010	10001101
11	10100101	10000011	1110101
100	110101	10000100	1100001
101	101011	10000101	1011110
110	1010110	10000110	10101000
111	1010010	10000111	1101001

매핑된 경우	매핑안된 경우	매핑된 경우	매핑안된 경우
1000	100100	10001000	1011000
1001	111010	10001001	101111
1010	10111110	10001010	11100
1011	100010	10001011	1001111
1100	1010011	10001100	10100110
1101	10100111	10001101	10001011
1110	11011001	10001110	1000011
1111	1001010	10001111	1011010
10000	11101010	10010000	111011
10001	111001	10010001	1101
10010	10111100	10010010	11111100
10011	101110	10010011	1011
10100	11101000	10010100	111100
10101	11100111	10010101	110000
10110	10111000	10010110	10000
10111	11100101	10010111	110111
11000	101101	10011000	10011010
11001	10100001	10011001	1111101
11010	1111010	10011010	11101100
11011	10011101	10011011	1110110
11100	11011010	10011100	110100
11101	100111	10011101	11111010
11110	11101001	10011110	10011001
11111	10101010	10011111	1011001
100000	10010	10100000	1101110
100001	100001	10100001	110001
100010	10110000	10100010	11110
100011	10001	10100011	101100
100100	10111111	10100100	11111000

매핑된 경우	매핑안된 경우	매핑된 경우	매핑안된 경우
100101	10001111	10100101	1110000
100110	11100001	10100110	1110
100111	1001	10100111	100011
101000	11011111	10101000	1000
101001	10011110	10101001	11000
101010	111111	10101010	10000000
101011	11010000	10101011	100
101100	10011100	10101100	11100110
101101	11000111	10101101	10
101110	10011000	10101110	1100
101111	11010111	10101111	1100100
110000	11010001	10110000	10010110
110001	10010111	10110001	1100010
110010	10010000	10110010	11111011
110011	10010100	10110011	1011111
110100	10001110	10110100	11110011
110101	10001000	10110101	11101111
110110	1111001	10110110	11011110
110111	10001010	10110111	1010000
111000	11010100	10111000	11010
111001	11110101	10111001	11111001
111010	11000001	10111010	110
111011	11101101	10111011	11110111
111100	11011101	10111100	10010011
111101	1110010	10111101	1001100
111110	11000101	10111110	11001
111111	10010101	10111111	1010111
1000000	10111011	11000000	1000101

공개특허 98―11323 21/29

매핑된 경우	매핑안된 경우	매핑된 경우	매핑안된 경우
1000001	11010110	11000001	1010100
1000010	10001100	11000010	1000110
1000011	11010011	11000011	1001101
1000100	10000011	11000100	10110
1000101	11111	11000101	10011
1000110	10100000	11000110	10000101
1000111	11001101	11000111	1001011
1001000	111	11001000	101
1001001	1111	11001001	11110100
1001010	11111111	11001010	11100011
1001011	1	11001011	11110010
1001100	10011111	11001100	1110111
1001101	10000110	11001101	110010
1001110	1111110	11001110	11101110
1001111	11001011	11001111	101010
1010000	10000111	11010000	101000
1010001	1111100	11010001	11100100
1010010	0	11010010	1111111
1010011	1110000	11010011	11100010
1010100	11100000	11010100	11001111
1010101	11000000	11010101	11000011
1010110	11	11010110	11011000
1010111	10000001	11010111	100110
1011000	10000100	11011000	1110100
1011001	1111011	11011001	11101
1011010	11111110	11011010	11001100
1011011	1101111	11011011	11101011
1011100	1000000	11011100	11011100

매핑된 경우	매핑안된 경우	매핑된 경우	매핑안된 경우
1011101	1111000	11011101	11110001
1011110	10000010	11011110	1110001
1011111	10110111	11011111	11010010
1100000	10101	11100000	101001
1100001	1101101	11100001	11001001
1100010	1101100	11100010	10100
1100011	1011011	11100011	10111010
1100100	1100011	11100100	11001110
1100101	110011	11100101	11001000
1100110	1110011	11100110	1101011
1100111	1001110	11100111	10111001
1101000	1100110	11101000	1010
1101001	11011	11101001	11000100
1101010	1100000	11101010	11000110
1101011	111101	11101011	10111
1101100	1101000	11101100	1011100
1101101	110110	11101101	11011011
1101110	11111101	11101110	11000010
1101111	1001000	11101111	10101011
1110000	10110100	11110000	100101
1110001	10111101	11110001	10100100
1110010	111110	11110010	10110011
1110011	10110110	11110011	10100010
1110100	111000	11110100	10101111
1110101	100000	11110101	10011011
1110110	11110110	11110110	1000111
1110111	10101100	11110111	10010001
1111000	11001010	11111000	11010101

매핑된 경우	매핑안된 경우	매핑된 경우	매핑안된 경우
1111001	1000100	11111001	10001001
1111010	1100111	11111010	1000001
1111011	1000010	11111011	1101010
1111100	10110001	11111100	10110101
1111101	10100011	11111101	1100101
1111110	10110010	11111110	10101101
1111111	1011101	11111111	1010101

Claims

디스크 저장 매체 위에 위치한 판독 헤드로부터 아날로그 판독 신호의 펄스를 표본화하여 발생된 이산 시간 표본값의 시퀀스로부터 디지털 데이터를 판독하기 위한 표본 추출된 진폭 판독 채널에 있어서, (a) 아날로그 판독 신호에서 펄스의 경사도의 함수로서 발생된 타이밍 회복을 위한 오류 추정을 향상하는 제1매핑에 따라 기록 동작 동안 유저 데이터를 부호어로 엔코딩하는 엔코더와, (b) 이산 시간 표본값의 시퀀스를 발생하기 위해 판독 동작 동안 아날로그 판독신호를 표본화하는 표본화 장치와, (c) 이산 시간 표본값과 위상 오류 추정의 함수로서 동기 표본값을 발생하는 타이밍 회복 회로와, (d) 동기 표본값으로부터 부호어를 검출하는 이산 시간 검출기를 구비하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제1항에 있어서, 상기 제1매핑은 명세서의 표4에 따라 동작하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제1항에 있어서, 상기 제1매핑의 역인 제2매핑에 따라 판독동작 동안 부호어를 디코딩하는 디코더를 더 구비하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제3항에 있어서, 상기 제2매핑은 명세서의 표 5에 따라 동작한는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제1항에 있어서, 위상 오류 추정을, 다음식,

Y_k·(X_k-1) + Y_k-1·(X_k)

에 비례하여 발생하는 위상 오류 검출기를 더 구비하고, 여기서 Y_k는 실제 표본값이고 X_k는 추정 표본값인 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제1항에 있어서, (a) 유저 데이터에 의해 발생한 위상 오류 추정의 품질을 측정하는, 상기 유저 데이터에 반응하는 그레이더와, (b) 만약 측정된 품질이 소정의 임계값 미만이면 상기 제1 매핑에 따라 유저 데이터를 매핑하는 수단을 구비하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제6항에 있어서, 각 부호어가, 제1매핑에 따라 유저 데이터가 매핑되는지 안되는지를 나타내는 맵 비트를 구비하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제7항에 있어서, 상기 제1매핑의 역인 제2매핑에 따라 판독 동작 동안 부호어를 디코딩하는 디코더를 더 구비하고, 만약 맵 비트가 상기 제1매핑에 따라 유저 데이터가 매핑되지 않았음을 나타내면, 상기 디코더는 상기 제2매핑에 따라 부호어를 매핑하지 않는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제1항에 있어서, 표본 간격으로 아날로그 판독 신호의 경사도를 제어하는 수단을 더 구비하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제9항에 있어서, 상기 경사도를 제어하는 상기 수단은 상기 디스크에 부호어를 기록하기 위한 NRZI 변조기를 구비하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제1항에 있어서, 상기 엔코더는, (a) 상기 부호어가 소정의 런 렝스 제약을 위배하는지를 검출하는RLL 검출기와, (b) 상기 부호어가 런 렝스 제약을 위배하지 않도록 상기 부호어를 정정하는 수단을 더 구비하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제1항에 있어서, 부호어의 부호율은 16/17인 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
디스크 저장 매체 위에 위치한 판독 헤드로부터 아날로그 판독 신호에서 펄스를 표본화하여 발생된 이산 시간 표본값의 시퀀스로부터 2진 데이터를 판독하는 표본 추출된 진폭 채널에 있어서, 상기 2진 데이터는 제1매핑에 따라 엔코드된 부호어로 이루어지고, 상기 판독 채널은, (a) 이산 시간 표본값의 시퀀스를 발생하기 위해 아날로그 판독 신호를 표본화하는 표본화 장치와, (b) 이산 시간 표본값에 반응하고, 동기 표본값을 발생하는 타이밍 회복 회로로서, 표본 간격으로 아날로그 판독 신호에서 펄스의 경사도에 비레하여 위상 오류 추정을 발생하는 위상 오류 검출기를 구비하는 타이밍 회복 회로와, (c) 상기 동기 표본값으로부터 부호어를 검출하는 이산 시간 검출기와, (d) 상기 제1매핑의 역인 제2매핑에 따라 부호어를 디코딩하는 디코더로서, 상기 제1매핑은 타이밍 회복을 위한 상기 위상 오류 추정을 향상하는 디코더를 구비하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제13항에 있어서, (a) 만약 대응 위상 오류 추정의 품질이 소정의 임계값 미만이면 상기 2진 데이터는 상기 제1매핑을 사용하여 엔코드되고, (b) 만약 대응 위상 오류 추정이 소정의 임계값 미만이 아니면 상기 2진 데이터는 상기 제1매핑을 사용하여 엔코드되지 않고, (c) 각 부호어는, 상기 유저 데이터가 상기 제1매핑에 따라 매핑됐는지 안됐는지를 나타내는 맵 비트를 구비하고, (d) 만약 상기 맵 비트가 상기 제1매핑을 사용하여 상기 부호어가 엔코드되었음을 나타내면, 상기 디코더는 상기 제2매핑을 사용하여 각 부호어를 디코드하기 위해 상기 맵 비트를 사용하는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제13항에 있어서, 상기 부호어의 부호율이 16/17이 되는 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
제13항에 있어서, 상기 오류 추정은, 다음식

Y_k·(X_k-1) + Y_k-1·(X_k)

에 따라 동작하고, 여기서 Y_k는 실제 표본값이고 X_k는 추정 표본값인 것을 특징으로 하는 표본 추출된 진폭 판독 채널.
디스크 저장 매체위에 위치한 판독 헤드로부터 아날로그 판독 신호에서 펄스를 표본화함으로써 발생된 이산 시간 표본값이 시퀀스로부터 2진 데이터를 판독 하는 방법에 있어서, 상기 2진 데이터는 제1 매핑에 따라 엔코드된 부호어를 포함하고, (a) 이산 시간 표본값의 시퀀스를 발생하기 위해 상기 아날로그 판독 신호를 표본화하는 단계와, (b) 표본 간격으로 상기 아날로그 판독 신호에서 상기 펄스의 경사도에 비례하여 위상 오류를 추정하는 단계와, (c) 이산 시간 표본값과 단계(b)의 상기 위상 오류 추정에 답하여 동기 표본값을 발생하는 단계와, (d) 상기 동기 표본값으로부터 상기 부호어를 검출하는 단계와, (e) 타이밍 회복을 위해 상기 위상 오류 추정을 향상하는 상기 제1매핑의 역인 제2매핑에 따라 상기 부호어를 디코딩하는 단계를 구비하는 것을 특징으로 하는 2진 데이터를 판독하는 방법.
제17항에 있어서, 상기 위상 오류를 추정하는 단계는, 다음식,

Y_k·(X_k-1)+Y_k-1·(X_k)

에 따라 동작하고, 여기서, Y_k가 실제 표본값이고 X_k는 추정 표본값인 것을 특징으로 하는 2진 데이터 판독 방법.
제17항에 있어서, 상기 부호어는 엔코드되지않은 2진 데이터에 대응하는 상기 위상 오류의 측정한 품질에 따라 상기 제1매핑을 사용하여 선택적으로 엔코드되고, 상기 부호어가 상기 제1매핑에 따라 엔코드됐는지 안됐는지를 나타내는 부호어에서 맵 비트를 디코딩하는 단계를 더 구비하는 것을 특징으로 하는 2진 데이터 판독 방법.
제17항에 있어서, 상기 부호어는 16/17의 부호율로 엔코드되는 것을 특징으로 하는 2진 데이터 판독 방법

※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.