KR980007163A - Apparatus and method for checking time switch bits in an electronic switch having a time switch structure - Google Patents

Apparatus and method for checking time switch bits in an electronic switch having a time switch structure Download PDF

Info

Publication number
KR980007163A
KR980007163A KR1019960019680A KR19960019680A KR980007163A KR 980007163 A KR980007163 A KR 980007163A KR 1019960019680 A KR1019960019680 A KR 1019960019680A KR 19960019680 A KR19960019680 A KR 19960019680A KR 980007163 A KR980007163 A KR 980007163A
Authority
KR
South Korea
Prior art keywords
data
time switch
unit
input
bit error
Prior art date
Application number
KR1019960019680A
Other languages
Korean (ko)
Other versions
KR100214015B1 (en
Inventor
박진수
장병렬
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019960019680A priority Critical patent/KR100214015B1/en
Publication of KR980007163A publication Critical patent/KR980007163A/en
Application granted granted Critical
Publication of KR100214015B1 publication Critical patent/KR100214015B1/en

Links

Landscapes

  • Monitoring And Testing Of Exchanges (AREA)

Abstract

본 발명은 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법에 관한 것으로, 시간 스위치 구조를 갖는 전전자 교환기에서 채널 데이타 라인의 비트가 정상인지를 점검하는 동작과, 에러 발생시 에러에 대한 처리가 인위적인 명령을 통해 이루어져, 통화 잡음이나 데이타 유실등의 문제가 발생하는 것을, 시간 스위치 구조를 갖는 전전자 교환기에서 채널 데이타 라인의 비트가 정상인지를 점검하는 동작을 자동으로 수행하고, 또한 이중으로 수행하며, 에러 발생시 에러에 대한 이중화 수행으로 즉각 에러를 처리하는 장치 및 방법을 제시하여 개선시켰다.The present invention relates to an apparatus and method for checking time switch bits in an all-electronic switch having a time switch structure. The present invention relates to an operation of checking whether a bit of a channel data line is normal in an all-electronic switch having a time switch structure. The processing of the data is performed through artificial commands, so that a problem such as a call noise or data loss occurs, and automatically checks whether a bit of a channel data line is normal in an electronic switch having a time switch structure. In addition, the present invention has been improved by presenting an apparatus and method for performing an error and performing an error immediately by performing an error redundancy.

Description

시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치 및 방법Apparatus and method for checking time switch bits in an electronic switch having a time switch structure

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음As this is a public information case, the full text was not included.

제3도는 본 발명의 스위치 경로 시험 블록도.3 is a switch path test block diagram of the present invention.

Claims (5)

시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치에 있어서, 임의의 시험 패턴 데이타를 자동으로 발생하는 자동 임의 패턴 발생부(31)와, 프로세서(20)에서 출력되는 시험 패턴 데이타를 다중화 장치(10)로 전송하는 시험 데이타 발생부(21)와, 시험 데이타 발생부(21)에서 입력되는 데이타와 역다중화장치(14)에서 입력되는 데이타를 비교하는 데이타 비교부(32)와, 역다중화 장치(14)에서 입력되는 데이타를 프로세서(20)로 전송하는 시험 데이타 독취부(22)와, 시험 패턴 데이타를 출력하며 시간 스위치의 채널 데이타 라인의 에러발생 여부를 판단하고 처리하는 프로세서(20)와, 데이타 비교부(32)의 결과에 따라 계수를 카운팅하는 계수부(32)와, 계수부(33)에서 출력되는 값에 따라 시간 스위치의 채널 데이타 라인의 에러 발생 여부를 판단하는 비트 에러점검부(34)와, 시간 스위치의 채널 데이타 라인에 에러가 발생하면 비트 에러 경보를 발생하는 알람부(35)및, 시간 스위치의 채널 데이타 라인에 에러가 발생하면 이중화 절체를 수행하는 이중화부(36)로 구성됨을 특징으로 하는 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 장치.A time switch bit check apparatus in an all-electronic switch having a time switch structure, the automatic random pattern generator 31 automatically generating random test pattern data and the test pattern data output from the processor 20 are multiplexed. A test data generator 21 for transmitting to the apparatus 10, a data comparator 32 for comparing the data input from the test data generator 21 with the data input from the demultiplexer 14, and A test data reading unit 22 for transmitting data input from the multiplexing device 14 to the processor 20, and a processor 20 for outputting test pattern data and determining and processing an error of a channel data line of a time switch. ), The counting unit 32 counting the coefficients according to the result of the data comparing unit 32, and whether or not an error occurs in the channel data line of the time switch according to the value output from the counting unit 33. The unit performs redundancy switching when an error occurs in the bit error checking unit 34, a channel data line of the time switch, an alarm unit 35 which generates a bit error alarm, and an error in the channel data line of the time switch. Time switch bit check device in the electronic switch having a time switch structure, characterized in that consisting of a redundant section 36. 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 방법에 있어서, 자동 임의 패턴 발생부(31)에서 자동 시험 임의 데이타를 발생시켜 출력하면, 출력된 데이타는 시험 데이타 발생부(21)에 입력되고, 시험 데이타 발생부(21)에서는 입력된 데이타를 데이타 비교부(32)와, 시간 스위치의 다중화 장치(10)에 입력되고, 다중화 장치(10)에서는 직렬로 입력되는 8비트의 병렬 데이타로 변환한 후 송신 통화 메모리(11)로 출력하고, 송신 주소 제어 메모리(12)에서 제어 신호를 송신 통화 메모리(11)로 전송하면, 송신 통화 메모리(11)에서는 다중화 장치(10)에서 입력된 데이타를 송신 제어 메모리(12)의 제어 신호에 의해 링크(13)로 입력하고, 링크(13)에서는 송신 통화 메모리(11)에서 입력된 데이타는 루프 백 되어 수신 통화 메모리(15)에 입력되며, 수신 주소 제어 메모리(16)에서 제어 신호를 수신 통화 메모리(15)로 전송하며, 수신 통화 메모리(15)에서는 링크(13)에서 입력된 데이타를 수신 제어 메모리의 제어 신호에 의해 역다중화 장치(14)로 출력하고, 역다중화 장치(14)에서는 입력된 8비트 병렬 데이타를 직렬로 만들어 출력하며, 역다중화 장치(14)에서 출력된 데이타는 데이타 비교부(32)로 입력되고, 비교부에서 시험 데이타 발생부(21)에서 입력된 데이타와 역다중화 장치(14)에서 입력된 데이타를 비교하여 그 결과를 계수부(33)로 전송하면, 계수부(33)에서는 상기 비교부에서 전송된 결과에 의해 계수를 카운트하여 비트 에러 점검부로 그 결과를 입력하며, 비트 에러 점검부(34)에서는 카운트에서 입력된 데이타와 프로세서(20)에서 입력된 데이타를 비교하여 그 결과로 알람부(35)와 이중화부(36)를 제어하고, 비트 에러 점검부(34)의 결과가 에러 발생이면, 알람부(35)에서는 비트 에러 점거부(34)의 비트 에러 경보에 의해 프로세서로 경보 신호를 발생시켜 상태를 디스플레이하며, 이중화부(36)에서는 에러에 대한 이중화 절체를 수행하여 발생한 에러를 즉각 처리하여 자동으로 비트 에러 점검을 수행함을 특징으로 하는 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 방법.In the time switch bit checking method in an electronic switch having a time switch structure, when the automatic random test data is generated by the automatic random pattern generator 31 and outputted, the output data is input to the test data generator 21. The test data generator 21 inputs the input data into the data comparator 32 and the multiplexing device 10 of the time switch, and the multiplexing device 10 converts the data into 8 bits of parallel data. After conversion, the control signal is output to the transmission call memory 11, and the control signal is transmitted from the transmission address control memory 12 to the transmission call memory 11, and the data input from the multiplexing device 10 is transmitted from the transmission call memory 11. Is input to the link 13 by a control signal of the transmission control memory 12, and at the link 13, the data input from the transmission call memory 11 is looped back and input into the reception call memory 15, and the reception is performed.The address control memory 16 transmits a control signal to the reception call memory 15, and in the reception call memory 15 the data input from the link 13 is demultiplexed by the control signal of the reception control memory 14. The demultiplexer 14 outputs the 8-bit parallel data inputted in series, and outputs the data output from the demultiplexer 14 to the data comparator 32, and the test data from the comparator. When the data input from the generator 21 is compared with the data input from the demultiplexer 14 and the result is transmitted to the counter 33, the counter 33 according to the result transmitted from the comparator The count is counted and the result is input to the bit error check unit. The bit error check unit 34 compares the data input from the count with the data input from the processor 20, and as a result, the alarm unit 35 and the duplication unit Controlling 36 If the result of the bit error check unit 34 is an error, the alarm unit 35 generates an alarm signal to the processor by the bit error alarm of the bit error occupancy unit 34, and displays the state. In 36), a time switch bit check method in an electronic switch having a time switch structure is characterized in that a bit error check is performed automatically by immediately processing an error generated by performing a redundant switching on an error. 제2항에 있어서, 계수부(33)에서는 비교부에서 전송된 결과가 시험 데이타 발생부(21)에서 입력된 데이타와 역다중화 장치(14)에서 입력된 데이타가 동일하면 카운트하지 않고, 동일하지 않으면 카운트 업하여 비트 에러 점검부(34)에 입력함을 특징으로 하는 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 방법.3. The method according to claim 2, wherein in the counter 33, the result transmitted from the comparator is not counted if the data input from the test data generator 21 and the data input from the demultiplexer 14 are the same. If not, counts up and inputs the bit error check unit (34). 제2항에 있어서, 비트 에러 점검부(34)에서 알람부(35)와 이중화부(36)를 제어하는 방법은 계수부(33)에서 입력된 데이타 값이 프로세서(20)에서 입력된 데이타값보다 더 클 때는, 시간 스위치의 데이타 라인에 비트 에러가 있는 것으로 판단하여, 알람부(35)와 이중화부(36)로 비트 에러 경보를 발생시키고, 계수부(33)에서 입력된 데이타 값이 프로세서(20)에서 입력된 데이타 값보다 작을 때는, 1시간 동안 점검했는지를 판단하여, 1시간 안되었다면 자동 비트 점검을 계속 수행하고, 1시간이 지났으면 계수부(33)를 리셋함을 특징으로 하는 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 방법.The method of claim 2, wherein the bit error check unit 34 controls the alarm unit 35 and the redundancy unit 36 in which the data value input from the counter 33 is input from the processor 20. When it is larger, it is determined that there is a bit error in the data line of the time switch, and generates a bit error alarm to the alarm unit 35 and the redundancy unit 36, and the data value input from the counter unit 33 is a processor. When it is smaller than the data value input in (20), it is determined whether it has been checked for 1 hour, and if it is not within 1 hour, the automatic bit check is continued, and if the time has passed, the counter 33 is reset. Method of checking time switch bits in an electronic switch having a time switch structure. 제2항에 있어서, 자동으로 비트 에러 점검을 수행하는 방법과 시험 명령을 받아 비트 에러 점검을 수행하는 방법이 동시에 수행됨을 특징으로 하는 시간 스위치 구조를 갖는 전전자 교환기에서의 시간 스위치 비트 점검 방법.The method of claim 2, wherein the method of automatically performing bit error check and the method of performing bit error check by receiving a test command are simultaneously performed.
KR1019960019680A 1996-06-03 1996-06-03 Apparatus and method for checking time switch bit in electronic switching system having time switch structure KR100214015B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960019680A KR100214015B1 (en) 1996-06-03 1996-06-03 Apparatus and method for checking time switch bit in electronic switching system having time switch structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960019680A KR100214015B1 (en) 1996-06-03 1996-06-03 Apparatus and method for checking time switch bit in electronic switching system having time switch structure

Publications (2)

Publication Number Publication Date
KR980007163A true KR980007163A (en) 1998-03-30
KR100214015B1 KR100214015B1 (en) 1999-08-02

Family

ID=19460707

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960019680A KR100214015B1 (en) 1996-06-03 1996-06-03 Apparatus and method for checking time switch bit in electronic switching system having time switch structure

Country Status (1)

Country Link
KR (1) KR100214015B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408077B1 (en) * 2001-06-20 2003-12-03 주영정보통신 주식회사 T3 channel service unit with test pattern device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408077B1 (en) * 2001-06-20 2003-12-03 주영정보통신 주식회사 T3 channel service unit with test pattern device

Also Published As

Publication number Publication date
KR100214015B1 (en) 1999-08-02

Similar Documents

Publication Publication Date Title
KR910017799A (en) ISDN Communication Control Unit and Control Method
US6151691A (en) Remote reporting system for digital transmission line elements
KR980007163A (en) Apparatus and method for checking time switch bits in an electronic switch having a time switch structure
JP3042102B2 (en) Multiplexing transmitter
JPS6334662B2 (en)
EP1555642B1 (en) Method for forming and transmitting signals
GB2158326A (en) Testing arrangements of a digital switching systems
JPS63108828A (en) Monitoring method for digital line
RU2199187C2 (en) Method for controlling ring connections of servicing ring circuits
JP2859086B2 (en) Path monitoring device
JPH06224876A (en) Communication path monitoring circuit
KR0176401B1 (en) Data receive circuit of loop back test
KR100264858B1 (en) Method of checking section error in data transmission system
KR950035476A (en) Highway Rate Inverter of Electronic Switching System
KR100274083B1 (en) Tone test device method for use in private branch exchange
JP2586803B2 (en) Selector monitoring circuit
KR100286224B1 (en) Switch network bit error detecting apparatus of whole electronic telephone exchange
JPH0595387A (en) Line monitoring circuit
JP2746144B2 (en) Selective monitoring system
KR100315006B1 (en) Transmission system for digital signal
KR100419253B1 (en) Apparatus for Detecting E3 Data Frame Pulse Position
JPH0787429B2 (en) Alarm display signal transmission system
GB2051439A (en) Checking facility for data signalling systems
KR100394791B1 (en) A duplicated clock selecting apparatus
JP3181485B2 (en) Communication equipment monitoring system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee