KR980006391A - Method for manufacturing capacitor of semiconductor memory device - Google Patents

Method for manufacturing capacitor of semiconductor memory device Download PDF

Info

Publication number
KR980006391A
KR980006391A KR1019960026527A KR19960026527A KR980006391A KR 980006391 A KR980006391 A KR 980006391A KR 1019960026527 A KR1019960026527 A KR 1019960026527A KR 19960026527 A KR19960026527 A KR 19960026527A KR 980006391 A KR980006391 A KR 980006391A
Authority
KR
South Korea
Prior art keywords
forming
conductive layer
layer
insulating film
storage electrode
Prior art date
Application number
KR1019960026527A
Other languages
Korean (ko)
Other versions
KR100242471B1 (en
Inventor
허연철
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019960026527A priority Critical patent/KR100242471B1/en
Publication of KR980006391A publication Critical patent/KR980006391A/en
Application granted granted Critical
Publication of KR100242471B1 publication Critical patent/KR100242471B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Abstract

본 발명은 보다 간단한 공정을 통하여 좁은 영역에서 보다 큰 정전용량을 얻을 수 있도록 한 커패시터 제조 방법에 관한 것으로, 반도체기판상에 제1절연막을 형성하여 기판 표면을 평탄화시키는 단계와, 상기 절연막상에 제1도전층과 제2절연막을 형성하는 단계, 소정의 스토리지전극 영역에 해당하는 상기 제2절연막부분을 선택적으로 소정두께만큼 식각하는 단계, 상기 제2절연막과 제1도전층 및 제1절연막을 선택적으로 식각하여 기판 소정부분을 노출시키는 스토리지전극 콘택을 형성하는 단계, 기판 전면에 제2도전층을 형성하는 단계, 상기 제2도전층 상부의 소정영역에 마스크패턴을 형성하는 단계, 및 상기 마스크패턴을 이용하여 상기 제2도전층과 제2절연막 및 제1도전층을 차례로 식각하여 상기 제1도전층 및 제2도전층으로 이루어진 스토리지전극을 형성하는 단계를 포함하여 이루어지는 커패시터 제조방법을 제공한다.The present invention relates to a method of manufacturing a capacitor capable of obtaining a larger capacitance in a narrow region through a simpler process, comprising the steps of: forming a first insulating film on a semiconductor substrate to planarize the surface of the substrate; A step of selectively etching a portion of the second insulating film corresponding to a predetermined storage electrode region by a predetermined thickness, and a step of selectively etching the second insulating film, the first conductive layer, Forming a storage electrode contact to expose a predetermined portion of the substrate; forming a second conductive layer over the entire surface of the substrate; forming a mask pattern in a predetermined region above the second conductive layer; The second conductive layer, the second insulating layer, and the first conductive layer are sequentially etched using the first conductive layer and the second conductive layer, And forming an electrode on the surface of the capacitor.

Description

반도체 메모리장치의 커패시터 제조방법Method for manufacturing capacitor of semiconductor memory device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is a trivial issue, I did not include the contents of the text.

제2a도 및 제2d도는 본 발명의 제1실시예에 의한 반도체 메모리장치의 커패시터 제조방법을 도시한 공정순서도.FIGS. 2a and 2d are process flow diagrams illustrating a method of manufacturing a capacitor of a semiconductor memory device according to a first embodiment of the present invention.

Claims (26)

반도체기판상에 제1절연막을 형성하여 기판 표면을 평탄화시키는 단계와, 상기 절연막상에 제1도전층과 제2절연막을 형성하는 단계, 소정의 스토리지전극 영역에 해당하는 상기 제2절연막부분을 선택적으로 소정두께만큼 식각하는 단계, 상기 제2절연막과 제1도전층 및 제1절연막을 선택적으로 식각하여 기판 소정부분을 노출시키는 스토리지전극 콘택을 형성하는 단계, 기판 전면에 제2도전층을 형성하는 단계, 상기 제2도전층 상부의 소정영역에 마스크패턴을 형성하는 단계, 및 상기 마스크패턴을 이용하여 상기 제2도전층과 제2절연막 및 제1도전층을 차례로 식각하여 상기 제1도전층 및 제2도전층으로 이루어진 스토리지전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.A method of manufacturing a semiconductor device, comprising: forming a first insulating film on a semiconductor substrate to planarize a surface of the substrate; forming a first conductive layer and a second insulating film on the insulating film; Etching the second insulating layer, the first conductive layer, and the first insulating layer to form a storage electrode contact exposing a predetermined portion of the substrate, forming a second conductive layer on the entire surface of the substrate, Forming a mask pattern on a predetermined region of the second conductive layer; and etching the second conductive layer, the second insulating layer, and the first conductive layer in order by using the mask pattern, And forming a storage electrode made of a second conductive layer. 제1항에 있어서, 상기 제1절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.2. The method of claim 1, wherein the first insulating film is formed of an oxide film. 제1항에 있어서, 상기 제2절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The method of claim 1, wherein the second insulating film is formed of an oxide film or a nitride film. 제1항에 있어서, 상기 마스크패턴을 이용하여 상기 제2도전층과 제2절연막 및 제1도전층을 차례로 식각하는 단계는 상기 제2도전층을 이방성식각하고, 상기 제2절연막을 등방성식각한 후, 상기 제1도전층을 이방성식각하는 공정으로 이루어지는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The method of claim 1, wherein etching the second conductive layer, the second insulating layer, and the first conductive layer using the mask pattern comprises: anisotropically etching the second conductive layer; And anisotropically etching the first conductive layer after the step of forming the first conductive layer. 제1항에 있어서, 상기 제1 및 제2도전층은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.2. The method of claim 1, wherein the first and second conductive layers are formed of polysilicon. 제1항에 있어서, 상기 마스크패턴은 감광막, 고분자 화합물, SOG 및 산화막중에서 선택한 어느 하나로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The method of claim 1, wherein the mask pattern is formed of any one selected from the group consisting of a photoresist, a polymer, SOG, and an oxide. 제1항에 있어서, 상기 마스크패턴을 형성하는 단계는 기판 전면에 소정의 마스크물질층을 형성하고 에치백하여 소정의 스토리지전극 영역이외의 부분에 형성된 상기 마스크물질층을 식각하는 공정으로 이루어지는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The method according to claim 1, wherein the forming of the mask pattern comprises forming a predetermined mask material layer on the entire surface of the substrate and etching back the mask material layer formed on a portion other than the predetermined storage electrode region Wherein the step of forming the capacitor comprises the steps of: 제7항에 있어서, 상기 에치백공정시 상기 마스크물질층과 그 하부의 제2도전층의 식각선택비는 1:1이 되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.8. The method of claim 7, wherein the etching selectivity of the mask material layer and the underlying second conductive layer in the etch back process is 1: 1. 제1항에 있어서, 상기 제2절연막을 다층으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The method for manufacturing a capacitor of a semiconductor memory device according to claim 1, wherein the second insulating film is formed in multiple layers. 제1항에 있어서, 상기 스토리지전극을 형성하는 단계후에 그 표면에 반구형 폴리실리콘층을 형성하는 단계가 더 포함되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The method of claim 1, further comprising forming a hemispherical polysilicon layer on a surface of the storage electrode after forming the storage electrode. 제1항에 있어서, 상기 스토리지전극을 형성하는 단계후에 상기 스토리지전극 전면에 유전체막을 형성하고, 그 전면에 커패시터 플레이트전극을 형성하는 단계가 더 포함되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The method of claim 1, further comprising forming a dielectric film on the entire surface of the storage electrode after forming the storage electrode, and forming a capacitor plate electrode on the entire surface of the storage electrode. 반도체기판상에 제1절연막을 형성하여 기판 표면을 평탄화시키는 단계와, 상기 절연막상에 제2절연막을 형성하는 단계, 소정의 스토리지전극 형성에 해당하는 상기 제2절연막 부분을 선택적으로 식각하는 단계, 상기 제2절연막과 제1절연막을 선택적으로 식각하여 기판 소정부분을 노출시키는 스토리지전극 콘택을 형성하는 단계, 기판 전면에 도전층을 형성하는 단계, 상기 도전층 상부의 소정영역에 마스크패턴을 형성하는 단계, 및 상기 마스크패턴을 이용하여 상기 도전층과 제2절연막을 차례로 식각하여 상기 제1도전층으로 이루어진 스토리지전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.Forming a first insulating film on the semiconductor substrate to planarize the surface of the substrate; forming a second insulating film on the insulating film; selectively etching the second insulating film portion corresponding to the predetermined storage electrode formation; Forming a storage electrode contact to expose a predetermined portion of the substrate by selectively etching the second insulating layer and the first insulating layer, forming a conductive layer on the entire surface of the substrate, forming a mask pattern on a predetermined region of the conductive layer And forming a storage electrode made of the first conductive layer by sequentially etching the conductive layer and the second insulating layer using the mask pattern. 제12항에 있어서, 상기 제1절연막은 산화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.13. The method of claim 12, wherein the first insulating film is formed of an oxide film. 제12항에 있어서, 상기 제2절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.13. The method of claim 12, wherein the second insulating film is formed of an oxide film or a nitride film. 제12항에 있어서, 상기 도전층은 폴리실리콘으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.13. The method of claim 12, wherein the conductive layer is formed of polysilicon. 제12항에 있어서, 상기 마스크패턴은 감광막, 고분자 화합물, SOG 및 산화막중에서 선택한 어느 하나로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.13. The method of claim 12, wherein the mask pattern is formed of any one selected from the group consisting of a photoresist, a polymer, a SOG, and an oxide. 제12항에 있어서, 상기 마스크패턴을 형성하는 단계는 기판 전면에 소정의 마스크물질층을 형성하고 에치백하여 소정의 스토리지전극 영역 이외의 부분에 형성된 상기 마스크물질층을 식각하는 공정으로 이루어지는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.13. The method according to claim 12, wherein the forming of the mask pattern comprises a step of forming a predetermined mask material layer on the entire surface of the substrate and etching back the mask material layer formed in a portion other than the predetermined storage electrode region Wherein the step of forming the capacitor comprises the steps of: 제17항에 있어서, 상기 에치백공정시 상기 마스크물질층과 그 하부의 도전층의 식각선택비는 1:1이 되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.18. The method of claim 17, wherein the etching selectivity of the mask material layer and the underlying conductive layer in the etch back process is 1: 1. 제12항에 있어서, 상기 제2절연막을 다층으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.A method of manufacturing a capacitor of a semiconductor memory device according to claim 12, wherein the second insulating film is formed in multiple layers. 제12항에 있어서, 상기 스토리지전극을 형성하는 단계후에 그 표면에 반구형 폴리실리콘층을 형성하는 단계가 더 포함되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.13. The method of claim 12, further comprising forming a hemispherical polysilicon layer on a surface of the storage electrode after forming the storage electrode. 제12항에 있어서, 상기 제1절연막을 형성한 후, 상기 제2절연막을 형성하는 단계전에 상기 제1절연막상에 소정의 물질층을 형성하는 단계가 더 포함되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.13. The semiconductor memory device according to claim 12, further comprising a step of forming a predetermined material layer on the first insulating film after forming the first insulating film and before forming the second insulating film. A method of manufacturing a capacitor. 제21항에 있어서, 상기 물질층은 폴리실리콘층 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.22. The method of claim 21, wherein the material layer is formed of a polysilicon layer or a nitride film. 제12항 및 제22항에 있어서, 상기 물질층을 폴리실리콘층으로 형성하는 경우, 상기 마스크패턴을 이용하여 상기 도전층과 제2절연막을 차례로 식각하는 단계에서 상기 폴리실리콘층이 식각되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The method of claim 12 or claim 22, wherein, when the material layer is formed of a polysilicon layer, the polysilicon layer is etched in successively etching the conductive layer and the second insulating layer using the mask pattern Wherein the step of forming the capacitor comprises the steps of: 제12항 및 제22항에 있어서, 상기 물질층을 질화막으로 형성하는 경우, 상기 마스크패턴을 이용하여 상기 도전층과 제2절연막을 차례로 식각하는 단계에서 상기 질화막을 완전히 제거하는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The semiconductor device according to claim 12 or claim 22, wherein when the material layer is formed of a nitride film, the nitride film is completely removed in the step of successively etching the conductive layer and the second insulating film by using the mask pattern. A method of manufacturing a capacitor of a memory device. 제12항 및 제22항에 있어서, 상기 물질층을 질화막으로 형성하는 경우, 상기 마스크패턴을 이용하여 상기 도전층과 제2절연막을 차례로 식각하는 단계에서 상기 질화막을 식각하지 않는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.The semiconductor device according to claim 12 or claim 22, wherein, in the case of forming the material layer as a nitride film, the nitride film is not etched in successively etching the conductive layer and the second insulating film by using the mask pattern. A method of manufacturing a capacitor of a memory device. 제12항에 있어서, 상기 스토리전극을 형성하는 단계후에 상기 스토리지전극 전면에 유전체막을 형성하고, 그 전면에 커패시터 플레이트전극을 형성하는 단계가 더 포함되는 것을 특징으로 하는 반도체 메모리장치의 커패시터 제조방법.13. The method of claim 12, further comprising forming a dielectric film on the entire surface of the storage electrode after forming the story electrode, and forming a capacitor plate electrode on the entire surface of the storage electrode.
KR1019960026527A 1996-06-29 1996-06-29 Capacitor fabricating method of semiconductor memory device KR100242471B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026527A KR100242471B1 (en) 1996-06-29 1996-06-29 Capacitor fabricating method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960026527A KR100242471B1 (en) 1996-06-29 1996-06-29 Capacitor fabricating method of semiconductor memory device

Publications (2)

Publication Number Publication Date
KR980006391A true KR980006391A (en) 1998-03-30
KR100242471B1 KR100242471B1 (en) 2000-02-01

Family

ID=19465194

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026527A KR100242471B1 (en) 1996-06-29 1996-06-29 Capacitor fabricating method of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR100242471B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723771B1 (en) * 2000-11-16 2007-05-30 주식회사 하이닉스반도체 Capacitor of semiconductor device and fabrication method thereof

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381365A (en) * 1990-01-26 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory having stacked type capacitor and manufacturing method therefor
KR960015919A (en) * 1994-10-31 1996-05-22 김주용 Method for manufacturing charge storage electrode of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723771B1 (en) * 2000-11-16 2007-05-30 주식회사 하이닉스반도체 Capacitor of semiconductor device and fabrication method thereof

Also Published As

Publication number Publication date
KR100242471B1 (en) 2000-02-01

Similar Documents

Publication Publication Date Title
KR970060384A (en) Method for manufacturing capacitor of semiconductor device
KR980006391A (en) Method for manufacturing capacitor of semiconductor memory device
KR0147660B1 (en) Manufacturing method of semiconductor capacitor
KR100190057B1 (en) Method of forming pattern in semiconductor devices
KR960006001A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970018496A (en) Method for forming storage electrode of semiconductor device
KR980006350A (en) Method for manufacturing capacitor of semiconductor device
KR940027172A (en) Manufacturing method of stack capacitor of DRAM cell
KR970053946A (en) Semiconductor memory device and manufacturing method thereof
KR960026791A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960026864A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970030404A (en) Interlayer insulating film planarization method of semiconductor device
KR960043192A (en) Semiconductor Capacitors and Manufacturing Method Thereof
KR960026647A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970077654A (en) Method for manufacturing semiconductor device
KR970030485A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960026856A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970052320A (en) Method for forming charge storage electrode of semiconductor device
KR960026813A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960026741A (en) Capacitor Manufacturing Method of Semiconductor Device
KR970063725A (en) Method for manufacturing capacitor of semiconductor memory device
KR960026793A (en) Capacitor Manufacturing Method of Semiconductor Device
KR960026853A (en) Capacitor Manufacturing Method of Semiconductor Device
KR980006374A (en) Semiconductor capacitor manufacturing method
KR970030355A (en) Method of forming interlayer insulating film for forming highly reliable via contact

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee