KR980006057A - 반도체 소자의 소자분리 산화막 제조방법 - Google Patents
반도체 소자의 소자분리 산화막 제조방법 Download PDFInfo
- Publication number
- KR980006057A KR980006057A KR1019960024302A KR19960024302A KR980006057A KR 980006057 A KR980006057 A KR 980006057A KR 1019960024302 A KR1019960024302 A KR 1019960024302A KR 19960024302 A KR19960024302 A KR 19960024302A KR 980006057 A KR980006057 A KR 980006057A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- thickness
- sog
- trench
- silicon
- Prior art date
Links
Landscapes
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리 산화막 제조방법에 관한 것으로, 특히 트랜치 식각 마스크인 질화막 패턴과 트랜치를 매우는 산화막의 상측에 상기 산화막보다 CMP 연마속도가 느린 제2 절연막을 증착한 후, 상기 CMP 연마속도가 느린 제2 절연막을 제1 CMP 연마 정지층으로, 상기 질화막 패턴을 제2 CMP 연마정지층으로 하는 2스텝 CMP 공정을 사용하여 트랜치 식각 마스크이자 CMP 공정에서의 연마정지층이 되는 질화막 패턴의 간격과 폭에 관계없이 평탄화를 용이하게 실시하여 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도는 본 발명에 의한 소자분리 산화막의 제조공정단계를 도시한 단면도.
제2b도는 본 발명에 의한 소자분리 산화막의 제조공정단계를 도시한 단면도.
제2c도는 본 발명에 의한 소자분리 산화막의 제조공정단계를 도시한 단면도.
제2d도는 본 발명에 의한 소자분리 산화막의 제조공정단계를 도시한 단면도.
제2e도는 본 발명에 의한 소자분리 산화막의 제조공정단계를 도시한 단면도.
제2f도는 본 발명에 의한 소자분리 산화막의 제조공정단계를 도시한 단면도.
Claims (14)
- 반도체 기판상에 패드 산화막을 형성하는 공정과, 상기 패드 산화막 상부에 질화막을 소정두께로 형성하는 공정과, 반도체 기판에서 소자분리 영역으로 예정되어 있는 부분 상측의 질화막과 패드 산화막을 차례로 제거하여 실리콘 기판을 노출시키는 공정과, 상기 노출된 실리콘 기판을 소정깊이로 식각하여 트랜치를 형성하는 공정과, 상기 전체구조 상부에 산화막을 도포하여 트랜치를 메우는 공정과, 상기 산화막 상부에 상기 산화막 보다 CMP 공정에서의 연마속도가 느린 계열의 제2 절연막을 형성하는 공정과, 상기 제2 절연막을 CMP 공정에 의해 연마하되 단차가 높은 부분의 제2 절연막을 선택적으로 연마하여 하부의 산화막을 노출시키는 공정과, 습식 식각 공정에 의해 상기 노출된 부위의 산화막을 일정부분 식각하는 공정과, 잔류한 산화막과 제2 절연막을 CMP 연마에 의해 평탄화 시키는 공정으로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 패드 산화막의 두께는 100-500Å로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 질화막의 두께는 500-3000Å로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 트랜치는 실리콘 기판을 1500-6000Å 식각하여 형성하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 트랜치를 메우는 산화막은 CVD산화막인 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항 또는 제5항에 있어서, 상기 트랜치를 메우는 산화막은 2000-12, 000Å 두께로 증착되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 제2 절연막은 SOG 또는 실리콘 옥시나이트 라이드, 실리콘 나이트 라이드중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제7항에 있어서, 상기 SOG는 400-450℃에서 열처리하여 최종 두께가 2000-4000Å인 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제7항에 있어서, 상기 실리콘 옥시나이트 라이드나 실리콘 나이트 라이드의 두께는 500-2000Å인 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제7항에 있어서, 상기 실리콘 옥시나이트 라이드나 실리콘 나이트 라이드의 두께는 질화막 패턴 두께의 1/2이내인 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제7항에 있어서, 상기 SOG는 메틸기를 포함하는 메틸-실록산 계열이나, 페닐기를 포함하는 페닐-실록산 또는 메틸기와 페닐기가 동시에 포함된 메틸-페닐 실록산 계열의 SOG인 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제7항에 있어서, 상기 SOG는 실리콘 원자와 결합되어 있는 메틸기나 페닐기의 전체 농도가 전에 실리콘 원자에서 차지하는 비율이 몰비로 30%이상되는 SOG인 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제1항에 있어서, 상기 습식식각 용액으로 DHF 또는 BOE를 사용하는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.
- 제13항에 있어서, 상기 DHF는 순수와 HF를 10:1 이내의 혼합비로하여 형성되는 것을 특징으로 하는 반도체 소자의 소자분리 산화막 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024302A KR980006057A (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 소자분리 산화막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024302A KR980006057A (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 소자분리 산화막 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR980006057A true KR980006057A (ko) | 1998-03-30 |
Family
ID=66240604
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960024302A KR980006057A (ko) | 1996-06-27 | 1996-06-27 | 반도체 소자의 소자분리 산화막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR980006057A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020052472A (ko) * | 2000-12-26 | 2002-07-04 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| KR100414021B1 (ko) * | 2001-06-28 | 2004-01-07 | 동부전자 주식회사 | 섀로우 트랜치 분리막 형성 방법 |
-
1996
- 1996-06-27 KR KR1019960024302A patent/KR980006057A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020052472A (ko) * | 2000-12-26 | 2002-07-04 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| KR100414021B1 (ko) * | 2001-06-28 | 2004-01-07 | 동부전자 주식회사 | 섀로우 트랜치 분리막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5940716A (en) | Methods of forming trench isolation regions using repatterned trench masks | |
| US5492858A (en) | Shallow trench isolation process for high aspect ratio trenches | |
| US6541382B1 (en) | Lining and corner rounding method for shallow trench isolation | |
| US5910018A (en) | Trench edge rounding method and structure for trench isolation | |
| US6114219A (en) | Method of manufacturing an isolation region in a semiconductor device using a flowable oxide-generating material | |
| US5943590A (en) | Method for improving the planarity of shallow trench isolation | |
| US5976949A (en) | Method for forming shallow trench isolation | |
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| US20010021581A1 (en) | Patterning conductive lines in circuit structures | |
| US5217919A (en) | Method of forming island with polysilicon-filled trench isolation | |
| US6261923B1 (en) | Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP | |
| EP0872885B1 (en) | A method of filling shallow trenches | |
| KR100297734B1 (ko) | 반도체 집적회로의 트렌치 소자분리 방법 | |
| US20020004284A1 (en) | Method for forming a shallow trench isolation structure including a dummy pattern in the wider trench | |
| US6090683A (en) | Method of etching thermally grown oxide substantially selectively relative to deposited oxide | |
| US5854133A (en) | Method for manufacturing a semiconductor device | |
| KR0183854B1 (ko) | 반도체 장치의 트렌치 소자 분리 방법 | |
| US6794269B1 (en) | Method for and structure formed from fabricating a relatively deep isolation structure | |
| US6180489B1 (en) | Formation of finely controlled shallow trench isolation for ULSI process | |
| KR980006057A (ko) | 반도체 소자의 소자분리 산화막 제조방법 | |
| KR0172792B1 (ko) | 반도체소자의 소자분리 영역의 제조방법 | |
| US6309947B1 (en) | Method of manufacturing a semiconductor device with improved isolation region to active region topography | |
| US6103594A (en) | Method to form shallow trench isolations | |
| KR100247940B1 (ko) | 트렌치 소자분리방법 | |
| US7060573B2 (en) | Extended poly buffer STI scheme |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |